，主時(shí)鐘單元202供給模數(shù)轉(zhuǎn)換器203的LVCMOS時(shí)鐘頻率即采樣頻率為660MHz，主時(shí)鐘單元202供給數(shù)模轉(zhuǎn)換器204的LVCMOS時(shí)鐘頻率即采樣頻率為660MHz ο
[0027]主時(shí)鐘單元202提供擴(kuò)展的外接時(shí)鐘參考的功能，通過2個(gè)SMB接頭外接時(shí)鐘參考信號，目的使得多個(gè)處理單元參考可以同步。主時(shí)鐘單元202也可由母版上的晶振作為參考信號，方便測試。
[0028]將所需要的對數(shù)字基帶處理程序綜合、布局布線后生成的映像文件通過JTAG接口模塊213裝載至FPGA211中并通過靜態(tài)存儲(chǔ)器212存儲(chǔ)以便上電調(diào)用，F(xiàn)PGA211上的千兆速率收發(fā)器時(shí)鐘接收次時(shí)鐘單元206產(chǎn)生的時(shí)鐘頻率為125MHz的時(shí)鐘信號完成基帶數(shù)字信號的處理及傳遞。
[0029]模擬基帶信號經(jīng)過模擬接口接收，由模數(shù)轉(zhuǎn)換器采樣成數(shù)字信號，傳遞到FPGA進(jìn)行同步處理，再將數(shù)字信號打包由FPGA上的千兆速率收發(fā)器發(fā)送到光口模塊，轉(zhuǎn)換成光信號，由光纖傳遞至終端計(jì)算機(jī)處理。反之，數(shù)字信號由終端計(jì)算機(jī)經(jīng)過光口模塊傳遞到FPGA上的千兆速率收發(fā)器，解碼后在FPGA內(nèi)部進(jìn)行同步處理，發(fā)送到數(shù)模轉(zhuǎn)換器，由數(shù)模轉(zhuǎn)換器再生成模擬信號，經(jīng)過基帶濾波器輸出模擬基帶信號。光口模塊與FPGA的千兆速率收發(fā)器連接線的速率達(dá)到5G/lane，將數(shù)字信號轉(zhuǎn)換為光信號進(jìn)入終端計(jì)算機(jī)處理，解決了FPGA可能資源不足的缺陷。
[0030]本裝置工作時(shí)，通過單片機(jī)210配置模數(shù)轉(zhuǎn)換器203和數(shù)模轉(zhuǎn)換器204的工作模式。模數(shù)轉(zhuǎn)換器203的采樣射頻帶寬為540MHz，速率為440Mbps，采樣時(shí)鐘為660MHz，數(shù)據(jù)位為12位。數(shù)模轉(zhuǎn)換器204生成基帶波形的射頻帶寬為540MHz，刷新率為660MHz，數(shù)據(jù)位為16位。
[0031]圖2中為對應(yīng)于實(shí)施例的基帶濾波器205拓?fù)浣Y(jié)構(gòu)。該結(jié)構(gòu)采用電容Cl?C6、電感LI?L2等組成的一個(gè)五階差分巴特沃斯濾波器低通模型，端口阻抗為50歐姆，保證帶內(nèi)的最大平坦，同時(shí)盡可能的抑制鏡頻。其中電容C2將一部分共模電流分流到底，可以獲得優(yōu)于純差分濾波器的高頻信號共模抑制性能。其中，模數(shù)轉(zhuǎn)換器203部分的基帶濾波器205主要為了抑制射頻傳遞的雜散。數(shù)模轉(zhuǎn)換器204部分的基帶濾波器主要為了抑制數(shù)模轉(zhuǎn)換器204刷新率為660MHz引進(jìn)的鏡頻。由于毫米波射頻信道帶寬為540MHz，要求基帶信號帶寬為270MHz。數(shù)模轉(zhuǎn)換器204刷新頻率為660MHz，即鏡像頻率OHz時(shí)對應(yīng)于刷新頻率660MHzο因此基帶信號帶寬為O?270MHz，相應(yīng)的鏡像頻率為390MHz?660MHz。因而參考上述基帶信號帶寬和相應(yīng)的鏡像頻率，設(shè)置基帶濾波器通帶頻率為O?280MHz，其截止頻率為 380MHz ?660MHz。
[0032]圖3給出了將本發(fā)明用于單路毫米波通信系統(tǒng)的框圖。45G毫米波通信系統(tǒng)采樣MMO方式，多輸入多輸出，本發(fā)明的模擬基帶處理單元承擔(dān)模擬基帶信號的接收、處理、生成的功能。框圖為零中頻結(jié)構(gòu)，零中頻結(jié)構(gòu)是指信號直接由射頻變到基帶或者由基帶直接變頻到射頻，不經(jīng)過中頻的調(diào)制解調(diào)方法。只有一個(gè)射頻本振，直接消除了中頻的各種器件，相較于超外差結(jié)構(gòu)，零中頻結(jié)構(gòu)具有器件少，成本低的特點(diǎn)，同時(shí)由于缺少中頻濾波器，也對基帶信號的鏡像頻率抑制提出了更高的要求。
[0033]本發(fā)明特別對基帶信號提供了超寬帶基帶濾波器，截止頻率即為基帶信號的鏡像頻率，專門用于抑制基帶信號的鏡像頻率。
[0034]以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出:對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種用于毫米波通信系統(tǒng)的超寬帶模擬基帶處理單元，其特征在于:包括母板和安裝在母板上的FPGA (211)、單片機(jī)(210)、模數(shù)轉(zhuǎn)換器(203)、數(shù)模轉(zhuǎn)換器(204)、主時(shí)鐘單元(202)、次時(shí)鐘單元(206)、光口模塊(207)以及電源；所述FPGA(211)上連接有靜態(tài)存儲(chǔ)器(211)和JTAG接口模塊(213);所述單片機(jī)(210)上連接有JTAG接口模塊(214);所述模數(shù)轉(zhuǎn)換器(203)和數(shù)模轉(zhuǎn)換器(204)上分別連接有基帶濾波器(205)，基帶濾波器(205)上的低通濾波器上設(shè)置有模擬接口 ；所述主時(shí)鐘單元(202)連接到FPGA (211)、模數(shù)轉(zhuǎn)換器(203)和數(shù)模轉(zhuǎn)換器(204);所述次時(shí)鐘單元(206)連接到FPGA(211)，所述光口模塊(207)一端連接到FPGA(211)另一端連接到計(jì)算機(jī)終端； 所述單片機(jī)(210)通過JTAG接口模塊(214)下載接收單片機(jī)程序，由單片機(jī)程序配置主時(shí)鐘單元(202)的工作參數(shù)以及模數(shù)轉(zhuǎn)換器(203)和數(shù)模轉(zhuǎn)換器(204)的工作模式，主時(shí)鐘單元(202)輸出采樣頻率的LVCMOS時(shí)鐘至模數(shù)轉(zhuǎn)換器(203)以及刷新頻率的LVCMOS時(shí)鐘到數(shù)模轉(zhuǎn)換器(204)，同時(shí)輸出LVDS時(shí)鐘至FPGA(211)用于產(chǎn)生FPGA(211)的系統(tǒng)時(shí)鐘； 所述FPGA (211)通過JTAG接口模塊(213)裝載映像文件并通過靜態(tài)存儲(chǔ)器(211)存儲(chǔ)，F(xiàn)PGA(211)上的千兆速率收發(fā)器接收次時(shí)鐘單元(206)產(chǎn)生的時(shí)鐘信號并通過光口模塊(207)與計(jì)算機(jī)終端通信，進(jìn)行收發(fā)工作； 模擬基帶信號經(jīng)模數(shù)轉(zhuǎn)換器(203) —側(cè)的模擬接口采集并經(jīng)同側(cè)的基帶濾波器(205)濾波后由模數(shù)轉(zhuǎn)換器(203)轉(zhuǎn)換為數(shù)字信號，并通過FPGA(211)處理經(jīng)千兆速率收發(fā)器發(fā)送給光口模塊(207)，光口模塊(207)將數(shù)字信號轉(zhuǎn)換為光信號經(jīng)光纖傳遞給計(jì)算機(jī)終端；計(jì)算機(jī)終端發(fā)出的光信號經(jīng)光口模塊(207)轉(zhuǎn)換為數(shù)字信號傳遞給FPGA(211)，通過FPGA (211)處理經(jīng)千兆速率收發(fā)器發(fā)送給數(shù)模轉(zhuǎn)換器(204)，數(shù)模轉(zhuǎn)換器(204)將數(shù)字信號轉(zhuǎn)換為模擬信號后經(jīng)該側(cè)的基帶濾波器(205)濾波后從同側(cè)的模擬接口輸出。
2.根據(jù)權(quán)利要求1所述的用于毫米波通信系統(tǒng)的超寬帶模擬基帶處理單元，其特征在于:所述基帶濾波器(205)的通帶頻率為O?Flmax,其截止頻率為F2min?F 2max，其中，匕_基帶信號帶寬，F(xiàn)2min數(shù)模轉(zhuǎn)換器(204)的鏡像頻率，F(xiàn)2max為數(shù)模轉(zhuǎn)換器(204)的刷新頻率。
3.根據(jù)權(quán)利要求1所述的用于毫米波通信系統(tǒng)的超寬帶模擬基帶處理單元，其特征在于:所述模擬接口為射頻SMB接頭，且為差分接口，每個(gè)基帶濾波器(205)上設(shè)置有8個(gè)即4對模擬接口。
【專利摘要】本發(fā)明公開了一種用于毫米波通信系統(tǒng)的超寬帶模擬基帶處理單元，包括母板和安裝在母板上的FPGA、單片機(jī)、模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器、主時(shí)鐘單元、次時(shí)鐘單元、光口模塊以及電源；所述模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器上分別連接有基帶濾波器，基帶濾波器上的低通濾波器上設(shè)置有模擬接口；所述單片機(jī)下載單片機(jī)程序，由單片機(jī)程序配置主時(shí)鐘單元的工作參數(shù)，并輸出LVCMOS時(shí)鐘至模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器、輸出LVDS時(shí)鐘至FPGA；所述FPGA中裝載映像文件并完成基帶數(shù)字信號的處理及傳遞。本發(fā)明處理射頻信號帶寬達(dá)到550MHz，具有單獨(dú)4路IQ通道，可應(yīng)用于毫米波通信系統(tǒng)。
【IPC分類】H04L25-03, H04L25-02
【公開號】CN104639474
【申請?zhí)枴緾N201510061149
【發(fā)明人】周健義, 黃菲, 翟建峰
【申請人】東南大學(xué)
【公開日】2015年5月20日
【申請日】2015年2月6日