一種用于毫米波通信系統(tǒng)的超寬帶模擬基帶處理單元的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及毫米波通信領(lǐng)域，特別是一種超寬帶模擬基帶處理單元。
【背景技術(shù)】
[0002]近年來，60GHz短距高速無線通信成為通信領(lǐng)域的研宄熱點(diǎn)，并已有IEEE802.1 lad、IEEE 802.15.3c 等國際標(biāo)準(zhǔn)頒布。對于 45GHz 頻段的 Q-LINKPAN-S 或 IEEE802.1laj (45GHz)，由于信道特性變好以及器件性能的改善，更容易實(shí)現(xiàn)點(diǎn)對點(diǎn)或點(diǎn)對多點(diǎn)高速遠(yuǎn)距通信。45GHz頻段采用MMO技術(shù)代替波束形成技術(shù)，射頻信號帶寬選擇為540MHz。
[0003]現(xiàn)有的基帶處理單元大多采樣率較低，基帶信號的帶寬小于100MHz，鏡頻距離基帶較遠(yuǎn)，對基帶信號的干擾小，相應(yīng)的基帶濾波器可以采用貝塞爾低通濾波器或者不采用。以上特性要求模擬基帶處理單元要能處理較寬的信號，可能會有鏡頻的出現(xiàn)，同時(shí)能兼容MIMO技術(shù)，能夠兼容多通道的方案。

【發(fā)明內(nèi)容】

[0004]發(fā)明目的:為了克服現(xiàn)有技術(shù)中存在的不足，本發(fā)明提供一種用于毫米波通信系統(tǒng)的超寬帶模擬基帶處理單元，用于解決現(xiàn)有的基帶處理單元帶寬不夠、處理速度不夠的缺陷。
[0005]技術(shù)方案:為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案為:
[0006]一種用于毫米波通信系統(tǒng)的超寬帶模擬基帶處理單元，包括母板和安裝在母板上的FPGA、單片機(jī)、模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器、主時(shí)鐘單元、次時(shí)鐘單元、光口模塊以及電源；所述FPGA上連接有靜態(tài)存儲器和JTAG接口模塊；所述單片機(jī)上連接有JTAG接口模塊；所述模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器上分別連接有基帶濾波器，基帶濾波器上的低通濾波器上設(shè)置有模擬接口 ；所述主時(shí)鐘單元連接到FPGA、模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器；所述次時(shí)鐘單元連接到FPGA，所述光口模塊一端連接到FPGA另一端連接到計(jì)算機(jī)終端；
[0007]所述單片機(jī)通過JTAG接口模塊下載接收單片機(jī)程序，由單片機(jī)程序配置主時(shí)鐘單元的工作參數(shù)以及模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的工作模式，主時(shí)鐘單元輸出采樣頻率的LVCMOS時(shí)鐘至模數(shù)轉(zhuǎn)換器以及刷新頻率的LVCMOS時(shí)鐘到數(shù)模轉(zhuǎn)換器，同時(shí)輸出低頻LVDS時(shí)鐘至FPGA ；
[0008]所述FPGA通過JTAG接口模塊裝載映像文件并通過靜態(tài)存儲器存儲，F(xiàn)PGA上的千兆速率收發(fā)器接收次時(shí)鐘單元產(chǎn)生的時(shí)鐘信號并通過光口模塊與計(jì)算機(jī)終端通信，進(jìn)行收發(fā)工作；
[0009]模擬基帶信號經(jīng)過模擬接口接收，由模數(shù)轉(zhuǎn)換器采樣成數(shù)字信號，傳遞到FPGA進(jìn)行同步處理，再將數(shù)字信號打包由FPGA上的千兆速率收發(fā)器發(fā)送到光口模塊，轉(zhuǎn)換成光信號，由光纖傳遞至計(jì)算機(jī)終端處理。反之，數(shù)字信號由計(jì)算機(jī)終端經(jīng)過光口模塊傳遞到FPGA上的千兆速率收發(fā)器，解碼后在FPGA內(nèi)部進(jìn)行同步處理，發(fā)送到數(shù)模轉(zhuǎn)換器，由數(shù)模轉(zhuǎn)換器再生成模擬信號，經(jīng)過基帶濾波器輸出模擬基帶信號。光口模塊與FPGA的千兆速率收發(fā)器連接線的速率達(dá)到5G/lane，將數(shù)字信號轉(zhuǎn)換為光信號進(jìn)入終端計(jì)算機(jī)處理，解決了FPGA可能資源不足的缺陷。
[0010]進(jìn)一步的，在本發(fā)明中，所述基帶濾波器為超寬帶基帶濾波器。超寬帶基帶濾波器是指支持信道帶寬超過500MHz的基帶濾波器。由于毫米波射頻信道帶寬為540MHz，要求基帶信號帶寬為270MHz。數(shù)模轉(zhuǎn)換器刷新頻率由主時(shí)鐘單元給出，鏡像頻率OHz對應(yīng)于刷新頻率。因而設(shè)置基帶濾波器通帶頻率為O?Flmax，其截止頻率為F2min? F2max，其中，F(xiàn)lfflax^基帶信號帶寬，F(xiàn)2minS數(shù)模轉(zhuǎn)換器的鏡像頻率，F(xiàn)2max為數(shù)模轉(zhuǎn)換器的刷新頻率。
[0011]進(jìn)一步的，在本發(fā)明中，所述模擬接口為射頻SMB接頭，且為差分接口，每個(gè)基帶濾波器上設(shè)置有8個(gè)即4對模擬接口。
[0012]有益效果:
[0013]本發(fā)明的用于毫米波通信系統(tǒng)的超寬帶模擬基帶處理單元，具有以下優(yōu)勢:
[0014]1、由于毫米波射頻信道帶寬為540MHz，本發(fā)明處理射頻信號帶寬達(dá)到550MHz，因此本發(fā)明適用毫米波頻帶范圍；
[0015]2、由于本發(fā)明處理射頻信號帶寬達(dá)到550MHz，并且具有4路IQ通道，數(shù)據(jù)量相當(dāng)于采樣率4*12位，基帶處理帶寬寬，數(shù)據(jù)量大；
[0016]3、本發(fā)明的處理單元包含了基帶信號的接收和發(fā)射模塊，并且可進(jìn)行簡單的數(shù)據(jù)處理，單平臺即可支持簡單模擬基帶處理，相比于傳統(tǒng)的基帶處理平臺集成度高；
[0017]4、4路IQ通道的設(shè)計(jì)，使得本發(fā)明最大可支持4路差分基帶IQ信號，硬件可支持的應(yīng)用多，應(yīng)用范圍廣泛；
[0018]5、采用光口處理模塊，將數(shù)字信號轉(zhuǎn)換給光信號進(jìn)入終端計(jì)算機(jī)處理，解決了FPGA可能資源不足的缺陷。
[0019]6、將本發(fā)明應(yīng)用于毫米波通信時(shí)，能夠兼容MMO技術(shù)，并且由于對基帶信號提供了超寬帶基帶濾波器，截止頻率即為基帶信號的鏡像頻率，能有效地抑制基帶信號的鏡頻。
【附圖說明】
[0020]圖1是本發(fā)明的結(jié)構(gòu)示意圖；
[0021]圖2是本超寬帶模擬基帶處理單元的一個(gè)實(shí)施例的基帶濾波器的拓?fù)浣Y(jié)構(gòu)圖；
[0022]圖3是本發(fā)明用于毫米波通信系統(tǒng)的框圖。
【具體實(shí)施方式】
[0023]下面結(jié)合附圖及具體實(shí)施例的方案對本發(fā)明作更進(jìn)一步的說明。
[0024]如圖1所示，一種用于毫米波通信系統(tǒng)的超寬帶模擬基帶處理單元，包括母板和安裝在母板上的FPGA211、單片機(jī)210、模數(shù)轉(zhuǎn)換器203、數(shù)模轉(zhuǎn)換器204、主時(shí)鐘單元202、次時(shí)鐘單元206、光口模塊207、晶振參考源以及模擬電源208、數(shù)字電源209 ；所述FPGA211上連接有FLASH存儲器作為靜態(tài)存儲器212和JTAG接口模塊213 ;所述單片機(jī)210上連接有JTAG接口模塊214 ;所述模數(shù)轉(zhuǎn)換器203和數(shù)模轉(zhuǎn)換器204上分別連接有超寬帶的基帶濾波器205，其通帶頻率為O?280MHz，其截止頻率為由數(shù)模轉(zhuǎn)換器204的刷新頻率引進(jìn)的鏡像頻率，每個(gè)基帶濾波器205上的低通濾波器上設(shè)置有8個(gè)射頻SMB接頭構(gòu)成的模擬接口。
[0025]上述元器件中，F(xiàn)PGA211芯片為Kintex7系列的XC7K325T-2FFG900I ;靜態(tài)存儲器212為芯片為PC28F128P30TF65A ;單片機(jī)210芯片為C8051F340 ;模數(shù)轉(zhuǎn)換器203芯片為ADC12D1000 ;數(shù)模轉(zhuǎn)換器204芯片為DAC34SH84 ;主時(shí)鐘單元202芯片為CDCE72010 ;次時(shí)鐘單元206芯片為ADCLK944 ;光口模塊207為將千兆位電信號轉(zhuǎn)換為光信號的接口器件，選用型號1761327，并且光口模塊207與FPGA210的千兆速率收發(fā)器相連的速率為5G/lane ；模擬電平208以及數(shù)字電平209都由統(tǒng)一外接12V生成，分別生成邏輯電平4V、3.3V、3V、1.9V、1.35V、1.3V 以及數(shù)字電平 3.3V、2.5V、1.8V、1.2V、1V。
[0026]所述單片機(jī)210通過JTAG接口模塊214下載接收C語言編譯生成的單片機(jī)程序，由單片機(jī)程序配置主時(shí)鐘單元202的工作參數(shù)以及模數(shù)轉(zhuǎn)換器203和數(shù)模轉(zhuǎn)換器204的工作模式，主時(shí)鐘單元202輸出LVCMOS時(shí)鐘至模數(shù)轉(zhuǎn)換器203、數(shù)模轉(zhuǎn)換器204，同時(shí)輸出LVDS時(shí)鐘至FPGA211。具體的，主時(shí)鐘單元202供給FPGA211的LVDS時(shí)鐘頻率為41.25MHz用于產(chǎn)生FPGA211的系統(tǒng)時(shí)鐘