專利名稱：帶△－∑數(shù)模轉(zhuǎn)換器的具有高效硬件的收發(fā)機的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信系統(tǒng)。具體而言，本發(fā)明涉及用于通信網(wǎng)絡(luò)的收發(fā)機。
背景技術(shù)：
蜂窩電信系統(tǒng)的特征是多個移動收發(fā)機與一個或多個基站通信。每個收發(fā)機包括發(fā)射機和接收機。
在典型的收發(fā)機中，天線接收的模擬無線頻率(RF)輸入信號由RF部分下轉(zhuǎn)換至中頻(IF)。信號處理電路完成噪聲濾波并且借助模擬自動增益控制(AGC)電路系統(tǒng)調(diào)節(jié)信號的幅度。IF部分隨后將信號向下混頻成基帶并且將模擬信號轉(zhuǎn)換為數(shù)字信號。隨后數(shù)字信號被輸入基帶處理器以對輸入的語音或數(shù)據(jù)作進一步的處理。
同樣，發(fā)射機從基帶處理器接收數(shù)字輸入并且將輸入轉(zhuǎn)換為模擬信號。該信號隨后被濾波并被IF級上轉(zhuǎn)換為中頻。發(fā)射信號的增益經(jīng)過調(diào)整并將IF信號上轉(zhuǎn)換為RF供無線發(fā)送。
在發(fā)射和接收部分，一般在模擬域內(nèi)完成信號增益調(diào)整和混頻。由此需要實用多個本地振蕩器(L0)進行信號的下轉(zhuǎn)換、上轉(zhuǎn)換和混頻。模擬本地振蕩器體積大并且需要使用一個或多個鎖相環(huán)路。在本領(lǐng)域內(nèi)眾所周知的是，鎖相環(huán)路是龐大而昂貴的電路，消耗相當數(shù)量的功率。因此采用PLL將提升采用這些電路的模擬本地振蕩器和收發(fā)機的成本、尺寸和功耗。
因此在本領(lǐng)域內(nèi)需要在噪聲低并且功耗最小的前提下提供一種性價比高、節(jié)省空間的收發(fā)機。

發(fā)明內(nèi)容
本發(fā)明的收發(fā)機解決了本領(lǐng)域內(nèi)的需要。本發(fā)明的收發(fā)機包括將基帶信號轉(zhuǎn)換為中頻信號的數(shù)字電路。信號源提供了第一頻率的第一周期信號。直接數(shù)字合成器從第一周期基準信號提供了第二頻率的第二周期信號。上轉(zhuǎn)換電路以數(shù)字方式，利用第二周期信號將基帶信號上轉(zhuǎn)換為數(shù)字中頻信號。數(shù)模轉(zhuǎn)換器利用第一周期信號將數(shù)字中頻信號轉(zhuǎn)換為模擬中頻信號。
在收發(fā)機實施中，數(shù)字電路將第一發(fā)射信號從第一頻率上轉(zhuǎn)換為第二頻率以響應(yīng)第二周期信號并且提供數(shù)字發(fā)射信號以作出響應(yīng)。提供第二電路用于將數(shù)字發(fā)射信號轉(zhuǎn)換為模擬發(fā)射信號。提供發(fā)射和接收電路以分別發(fā)射模擬發(fā)射信號和接收模擬接收信號。
在具體實施例中，模擬接收信號以數(shù)字方式下轉(zhuǎn)換以提供數(shù)字接收信號，從而響應(yīng)第二周期信號。本發(fā)明的顯著特征在于向一個本地振蕩器提供了第一和第二周期信號。包含了直接數(shù)字合成器以從本地振蕩器輸出中產(chǎn)生其中一個基準信號。
發(fā)射電路包括包含第一周期信號作為輸入的德爾塔-西格馬數(shù)模轉(zhuǎn)換器。德爾塔-西格馬數(shù)模轉(zhuǎn)換器包含低位數(shù)模轉(zhuǎn)換器和德爾塔-西格馬調(diào)制器。
在示意性的實施例中，低位數(shù)模轉(zhuǎn)換器為1比特數(shù)模轉(zhuǎn)換器而德爾塔-西格馬調(diào)制器為第6階德爾塔-西格馬調(diào)制器。德爾塔-西格馬調(diào)制器包含大約下列增益的放大器3/2、-3/4、1/8。
發(fā)射電路包括用于調(diào)整第一信號增益的數(shù)字自動增益控制電路。自動增益控制電路的輸出被輸入帶德爾塔-西格馬數(shù)模轉(zhuǎn)換器。而且在發(fā)射電路中包含了數(shù)字低通濾波器、數(shù)字混頻器和數(shù)字加法器。數(shù)字加法器的輸出提供了自動增益控制電路的輸入。
通過采用直接數(shù)字合成器和德爾塔-西格馬數(shù)模轉(zhuǎn)換器省略本地振蕩器，使本發(fā)明的新設(shè)計更為方便。通過省略本地振蕩器，節(jié)省了功率和空間。
附圖簡述通過以下結(jié)合附圖對本發(fā)明的描述，可以進一步理解本發(fā)明的特征、目標和優(yōu)點，其中相同的部分采用相同的標號

圖1為現(xiàn)有技術(shù)收發(fā)機的框圖。
圖2為按照本發(fā)明構(gòu)造并且采用德爾塔-西格馬(Δ∑)數(shù)模轉(zhuǎn)換器(DAC)和直接數(shù)字合成器(DDS)的收發(fā)機的框圖。
圖3為圖2的Δ∑DAC的框圖。
實施發(fā)明的較佳方式雖然以下借助特定應(yīng)用的示意性實施例描述了本發(fā)明，但是應(yīng)該理解的是本發(fā)明并不局限于此。本領(lǐng)域技術(shù)人員在知悉本申請之后可以在本發(fā)明范圍內(nèi)作出各種修改、應(yīng)用和實施例。
為了便于理解本發(fā)明，以下回顧傳統(tǒng)的收發(fā)機。
圖1為已有技術(shù)收發(fā)機20的框圖。收發(fā)機20為雙轉(zhuǎn)換電信收發(fā)機并且包括接收和發(fā)射RF信號的天線21。與天線21連接的天線轉(zhuǎn)換開關(guān)22有利于從發(fā)射RF信號26中分離接收RF信號24。
接收RF信號24進入包含接收RF放大器28、RF-IF混頻器30、接收基帶濾波器32、模擬接收自動增益控制(AGC)電路34和模擬IF-基帶處理電路36的接收電路。接收RF信號24由接收放大器28放大，借助RF-IF混頻器30混頻至中頻，由接收帶通濾波器32濾波，由接收AGC34進行增益調(diào)整，隨后借助模擬IF-基帶處理電路36轉(zhuǎn)換至數(shù)字基帶信號48。數(shù)字基帶信號48隨后輸入數(shù)字基帶處理器46。
RF發(fā)射信號26從發(fā)射電路到達天線轉(zhuǎn)換開關(guān)22，發(fā)射電路包括發(fā)射RF放大器38、IF-RF混頻器40、發(fā)射基帶濾波器42和模擬基帶-IF處理電路44。數(shù)字基帶處理器輸出信號50由模擬基帶-IF處理電路44接收，在那里被轉(zhuǎn)換為模擬信號，混頻至IF信號后由發(fā)射帶通濾波器濾波，由IF-RF混頻器40混頻至RF，由發(fā)射放大器38放大并且隨后經(jīng)天線轉(zhuǎn)換開關(guān)22和天線21發(fā)送。
接收和發(fā)送電路與處理的接收的基帶數(shù)字信號48并輸出數(shù)字基帶處理器輸出信號50的數(shù)字基帶處理器46連接。基帶處理器46可以包含諸如信號-語音轉(zhuǎn)換和/或相反轉(zhuǎn)換的功能。
基帶處理器輸出信號50相互相差90°的相位并且對應(yīng)同相(I)和正交(Q)信號。輸出信號50被輸入模擬基帶-IF處理電路44內(nèi)的數(shù)模轉(zhuǎn)換器(DAC)52，在那里它們被轉(zhuǎn)換為模擬信號，隨后經(jīng)低通濾波器54濾波以供混頻。信號的相位分別經(jīng)90°移相器56、基帶-IF混頻器58和加法器60調(diào)整、混頻和求和。加法器60輸出IF信號62，該信號輸入模擬發(fā)送自動增益控制(AGC)電路64，在那里混頻IF信號62的增益經(jīng)調(diào)整以供發(fā)送帶通濾波器42濾波，經(jīng)IF-發(fā)送混頻器40混頻至RF，經(jīng)發(fā)送放大器38放大，并且最終經(jīng)天線轉(zhuǎn)換開關(guān)22和天線21無線發(fā)送。
基帶-IF處理電路44內(nèi)的DAC52由第一本地振蕩器(L01)66提供時鐘。DAC52的采樣速率由本地振蕩器66的頻率確定。本地振蕩器66還向模擬IF-基帶處理電路36提供時鐘信號，它被模擬IF-基帶處理電路36中的模數(shù)轉(zhuǎn)換器(ADC)68使用。
模擬-基帶處理電路44內(nèi)的混頻器58需要第二本地振蕩器(L02)70。第二本地振蕩器70輸出的時鐘信號具有與第一本地振蕩器66輸出不同的頻率。第二本地振蕩器70的工作頻率一般高于第一本地振蕩器66。
接收RF-IF混頻器30和發(fā)射IF-RF混頻器40的工作需要第三本地振蕩器72。一般是將相同的本地振蕩器72用于混頻器30、40。
模擬IF-基帶電路36內(nèi)的模擬混頻電路75使用第四本地振蕩器73以便模擬混頻電路72完成IF-基帶處理功能。
所有的本地振蕩器66、70、72、73需要一個或多個鎖相環(huán)路(PLL)。PLL一般是功耗過大的大型模擬電路。
收發(fā)機20的設(shè)計限制制約了數(shù)字域內(nèi)可以完成的信號處理量，并且需要增加諸如本地振蕩器和模擬AGC之類的大功耗模擬電路。例如，在基帶-IF處理電路44完成模擬信號混頻和濾波之前實現(xiàn)多比特DAC52。這部分因為如果在混頻之后實現(xiàn)則DAC將產(chǎn)生異常大的雜散噪聲。這是因為IF信號62的頻率較高，放大了轉(zhuǎn)換器波形干擾，從而增加了雜散噪聲。雜散噪聲一般是同相的并且難以借助轉(zhuǎn)換裝置濾除。
由于數(shù)模轉(zhuǎn)換必須在電路44進行基帶-IF轉(zhuǎn)換之前發(fā)生，因此基帶-IF處理電路44必須在模擬域內(nèi)實現(xiàn)。模擬混頻器58、濾波器54、加法器60和模擬AGC64比數(shù)字方案要大得多并且消耗更多的功率。而且模擬電路的低精度引起的失衡導致振蕩器信號70的饋入，這無法借助實際的裝置濾除。
此外，收發(fā)機20的設(shè)計導致必須采用至少三個本地振蕩器，即第一本地振蕩器66、第二本地振蕩器70和第三本地振蕩器72。振蕩器66、70和72包括大型高功耗的模擬PLL。
圖2為按照本發(fā)明構(gòu)造的收發(fā)機80的框圖。收發(fā)機80采用德爾塔-西格馬(Δ∑)數(shù)模轉(zhuǎn)換器(DAC)82和直接數(shù)字合成器(DDS)84。在收發(fā)機80中，圖1的模擬基帶-IF處理電路44和模擬IF-基帶處理電路36分別被重新設(shè)計的基帶-IF處理電路86和重新設(shè)計的IF-基帶處理電路88代替。這種替換省去了圖1的第二本地振蕩器70，大大減少了收發(fā)機的功耗和尺寸。
Δ∑DAC 82可以將數(shù)字IF信號轉(zhuǎn)換為模擬信號而不會產(chǎn)生多比特DAC的雜散噪聲問題。通過采用Δ∑DAC 82，可以在數(shù)字域內(nèi)完成基帶-IF信號的處理，避免振蕩器饋入。
數(shù)字基帶-IF處理電路86包括第一數(shù)字低通濾波器90和第二數(shù)字低通濾波器92，它們分別從來自基帶處理器46的正交(Q)94和同相(I)96信號中濾除不需要的信號。濾波后的同相信號被輸入第一數(shù)字混頻器98，而濾波后的正交信號被輸入第二數(shù)字混頻器100。第一混頻器98由來自DDS84的DDS時鐘信號102提供時鐘。DDS時鐘信號102由數(shù)字相位移相器106移相90°，提供移相的時鐘信號104以作出響應(yīng)。通過向混頻器98、100提供90°相位差的時鐘信號，I和Q信號處于同相?；祛l器98、100將I和Q信號轉(zhuǎn)換為IF信號，經(jīng)數(shù)字加法器108進行組合。加法器IF信號隨后被輸出至數(shù)字AGC110，其構(gòu)造是本領(lǐng)域內(nèi)眾所周知的。數(shù)字AGC110調(diào)整IF信號的增益并且將這些信號輸出至Δ∑DAC82。Δ∑DAC82將這些信號轉(zhuǎn)換為模擬信號一共代替濾波器42作進一步的濾波，由混頻器40混頻至無線頻率，由放大器38放大并且經(jīng)天線轉(zhuǎn)換開關(guān)22和天線21發(fā)射。
Δ∑DAC82利用一個本地振蕩器114產(chǎn)生的振蕩器信號112驅(qū)動Δ∑DAC82中的1比特DAC(以下詳細討論)。振蕩器信號112還被用作頻率控制信號以驅(qū)動合成DDS時鐘信號102的DDS84。DDS時鐘信號102的頻率與振蕩器信號112不同。
DDS84通過以振蕩器信號112的較高速率累加數(shù)字化正弦信號102的相位增量，從振蕩器信號112中產(chǎn)生對應(yīng)時鐘信號102的數(shù)字化正弦信號。累加相位經(jīng)查詢表(未畫出)被轉(zhuǎn)換為數(shù)字化正弦信號102。數(shù)字化正弦信號102被用作混頻器98、100的頻率基準以將基帶信號94、96轉(zhuǎn)換為IF。
DDS84的構(gòu)造在本領(lǐng)域內(nèi)是公知的并且在題為“直接數(shù)字合成器驅(qū)動鎖相環(huán)路頻率合成器”的美國專利No.4,965,533中有所描述，該專利已經(jīng)轉(zhuǎn)讓給了本發(fā)明的受讓人并且作為參考文獻包含在本文中。
本領(lǐng)域內(nèi)的技術(shù)人員將會認識到，DDS84可以作為可編程DDS實現(xiàn)，其輸出時鐘信號102可以調(diào)整以響應(yīng)振蕩器頻率漂移和/或其他相關(guān)誤差引起的發(fā)射或接收誤差。這種誤差測量可以由基帶處理器46內(nèi)的邏輯電路或者借助新增誤差檢測電路(未畫出)檢測。
利用DDS84來生成DDS時鐘信號102省去了帶附加PLL的附加本地振蕩器。DDS84遠遠小于本地振蕩器和PLL并且可以小型超大規(guī)模集成(VLSI)電路連同數(shù)字混頻器98、100、濾波器90、92、加法器108、AGC110和Δ∑DAC82容易地實現(xiàn)。此外，DDS84消耗相對少的功率。而且利用低噪聲的Δ∑DAC82省去了圖1收發(fā)機20中所需的附加的多比特DAC。
參見圖1和2，在本發(fā)明的收發(fā)機80中，數(shù)字DDS84替代了普通收發(fā)機20中用于基帶-IF轉(zhuǎn)換所需的分離的PLL振蕩器70。在本發(fā)明中，圖1的基帶-IF處理電路44的性能得到了改善。在本發(fā)明中，在數(shù)字電路中實現(xiàn)了模擬處理功能并且用1比∑ΔDAC82代替了偽多比特DAC52。
在本具體實施例中，振蕩器信號112還被用來向接收電路中的數(shù)字IF-基帶處理電路88提供時鐘信號。在本具體實施例中，數(shù)字IF-基帶處理電路88包括高速Δ∑模數(shù)轉(zhuǎn)換器(ADC)116、數(shù)字混頻電路117和頻率乘法器，用于將振蕩器信號112的頻率轉(zhuǎn)換為Δ∑DAC116采用的第二頻率。Δ∑ADC、數(shù)字混頻電路和頻率乘法器在本領(lǐng)域內(nèi)是眾所周知的。
在本實施例中，頻率乘法器117將振蕩器信號112的頻率(Fs)除以4并且向包含在Δ∑ADC116內(nèi)的1比特ADC(未畫出)提供最終的分頻的振蕩器信號作為時鐘。
振蕩器信號112向數(shù)字混頻電路117提供基準頻率供數(shù)字混頻電路117將Δ∑ADC116輸出的數(shù)字IF信號下轉(zhuǎn)換為基帶信號48。
本領(lǐng)域內(nèi)的普通技術(shù)人員將會認識到，數(shù)字IF-基帶處理電路88內(nèi)完成的數(shù)字下轉(zhuǎn)換功能可以按照類似數(shù)字基帶-IF處理電路86中完成上轉(zhuǎn)換功能的方式實現(xiàn)。而且模擬AGC34可以作為數(shù)字AGC在數(shù)字IF-基帶電路88中的Δ∑ ADC116之后實現(xiàn)。
接收電路的構(gòu)造可以按照1997年12月9日提交的題為“帶德爾塔-西格馬轉(zhuǎn)換器的接收機”的美國專利申請No.08/987,306實現(xiàn)，該申請已經(jīng)轉(zhuǎn)讓給本發(fā)明的受讓人并且作為參考文獻包含在本文中。
本領(lǐng)域內(nèi)的技術(shù)人員將會認識到，在不偏離本發(fā)明范圍的前提下可以用諸如模擬IF-基帶處理電路36的不同類型的電路代替數(shù)字IF-基帶處理電路86。而且，除了用在數(shù)字基帶-IF處理電路86中實現(xiàn)代替之外，數(shù)字基帶-IF處理電路86的DDS84可以在IF-基帶處理電路88中實現(xiàn)。即，DDS輸出102可以被下轉(zhuǎn)換電路和/或IF-基帶處理電路88中的ADC使用。此外，AGC電路110可以在Δ∑ DAC82之后以模擬域?qū)崿F(xiàn)而不偏離本發(fā)明的范圍。
圖3為圖2的Δ∑ DAC82的框圖。Δ∑ DAC82包括在Δ∑調(diào)制器122上輸出的1比特DAC120。Δ∑調(diào)制器為第6階Δ∑調(diào)制器。Δ∑調(diào)制器82具有三個級聯(lián)在一起的基本構(gòu)造塊124，也稱第二階諧振器。每個基本構(gòu)造塊124包括數(shù)字延遲(z-1)128、電壓增益為αi(這里i為0～5的整數(shù)指數(shù))的放大器130、加法器132和減法器134的組合。加法器132接收來自放大器130的輸出作為并行輸入。其中一個放大器130具有由數(shù)字延遲128提供的輸入，其輸入也是其他放大器130的輸入。該輸入由后續(xù)諧振器124內(nèi)的數(shù)字延遲128提供，或者在輸出基本塊124的情形下，由Δ∑調(diào)制器82的噪聲整形輸出127提供。
第一基本構(gòu)造塊124接收圖2的數(shù)字AGC110的輸出作為向加法器132的第三輸入。后續(xù)構(gòu)造塊124接收前述基本構(gòu)造塊124的輸出作為向加法器132的第三輸入。
本領(lǐng)域內(nèi)的技術(shù)人員將會認識到，構(gòu)造基本構(gòu)造塊124的方法在本領(lǐng)域內(nèi)時公知的并且可以利用可編程門陣列實現(xiàn)。
加法器132的輸出向減法器134提供輸入。加法器132的輸出通過數(shù)字延遲128設(shè)定，提供了諧振器124的輸出。諧振器124的輸出經(jīng)另一數(shù)字延遲128送出并且向構(gòu)成反饋環(huán)路的加法器132提供第二輸入。
建立的量化噪聲模型為線性噪聲單元126并且在噪聲整形輸出127之前進行。
放大器130的電壓增益被用來提供噪聲轉(zhuǎn)移函數(shù)和信號轉(zhuǎn)移函數(shù)，使Δ∑調(diào)制器82能夠滿足特定應(yīng)用對于噪聲整形穩(wěn)定性的需求。提取放大器130增益α的方法在本領(lǐng)域內(nèi)時眾所周知的。在本具體實施例中，增益為α0＝0，α1＝3/2，α2＝0，α3＝-3/4，α4＝0，α5＝1/8。
1比特DAC120由圖2的振蕩器信號112提供時鐘信號。本領(lǐng)域內(nèi)的技術(shù)人員將會看到，1比特DAC120可以用諸如2或3比特的低比特DAC代替而不偏離本發(fā)明的范圍。西格馬-德爾塔DAC和ADC的構(gòu)造在本領(lǐng)域內(nèi)是眾所周知的。
由此借助特定應(yīng)用的特定實施例描述了本發(fā)明。本領(lǐng)域技術(shù)人員在知悉本申請之后可以在本發(fā)明范圍內(nèi)作出各種修改、應(yīng)用和實施例。
因此，本發(fā)明的范圍由所附權(quán)利要求限定。
權(quán)利要求
1.一種用于將基帶信號轉(zhuǎn)換為中頻信號的數(shù)字電路，其特征在于包含信號源，用于提供第一頻率的第一周期信號；頻率合成裝置，用于從所述第一周期信號提供第二頻率的第二周期信號；上轉(zhuǎn)換裝置，用于以數(shù)字方式，利用所述第二周期信號將基帶信號上轉(zhuǎn)換為數(shù)字中頻信號；以及數(shù)模轉(zhuǎn)換器裝置，用于利用所述第一周期信號將所述數(shù)字中頻信號轉(zhuǎn)換為模擬中頻信號。
2.如權(quán)利要求1所述的數(shù)字電路，其特征在于所述信號源包括電壓受控振蕩器。
3.如權(quán)利要求1所述的數(shù)字電路，其特征在于所述頻率合成裝置為數(shù)字電路。
4.如權(quán)利要求3所述的數(shù)字電路，其特征在于所述頻率合成裝置包括直接數(shù)字合成器。
5.如權(quán)利要求1所述的數(shù)字電路，其特征在于所述上轉(zhuǎn)換裝置包括數(shù)字濾波器，用于從所述基帶信號和/或所述中頻信號中去除不需要的信號。
6.如權(quán)利要求1所述的數(shù)字電路，其特征在于所述上轉(zhuǎn)換裝置包括第一和第二數(shù)字混頻器。
7.如權(quán)利要求1所述的數(shù)字電路，其特征在于所述上轉(zhuǎn)換裝置包括數(shù)字自動增益控制電路。
8.如權(quán)利要求1所述的數(shù)字電路，其特征在于所述數(shù)模轉(zhuǎn)換器裝置包括德爾塔-西格馬數(shù)模轉(zhuǎn)換器。
9.如權(quán)利要求8所述的數(shù)字電路，其特征在于所述德爾塔-西格馬數(shù)模轉(zhuǎn)換器包括具有大于二階的德爾塔-西格馬調(diào)制器。
10.如權(quán)利要求9所述的數(shù)字電路，其特征在于所述德爾塔-西格馬數(shù)模轉(zhuǎn)換器為第6階德爾塔-西格馬數(shù)模轉(zhuǎn)換器。
11.如權(quán)利要求8所述的數(shù)字電路，其特征在于所述德爾塔-西格馬數(shù)模轉(zhuǎn)換器包括低位數(shù)模轉(zhuǎn)換器。
12.如權(quán)利要求11所述的數(shù)字電路，其特征在于所述數(shù)模轉(zhuǎn)換器為1比特數(shù)模轉(zhuǎn)換器。
13.一種用于將中頻信號轉(zhuǎn)換為基帶信號的數(shù)字電路，其特征在于包含信號源，用于提供第一頻率的第一周期信號；頻率合成裝置，用于從所述第一周期信號提供第二頻率的第二周期信號；下轉(zhuǎn)換裝置，用于以數(shù)字方式，利用所述第二周期信號將模擬中頻信號下轉(zhuǎn)換為數(shù)字基帶信號；以及模數(shù)轉(zhuǎn)換器裝置，用于利用所述第一周期信號將所述模擬中頻信號轉(zhuǎn)換為數(shù)字中頻信號。
14.如權(quán)利要求13所述的數(shù)字電路，其特征在于所述信號源包括電壓受控振蕩器。
15.如權(quán)利要求13所述的數(shù)字電路，其特征在于所述頻率合成裝置包括頻率乘法器。
16.如權(quán)利要求13所述的數(shù)字電路，其特征在于所述頻率合成裝置為數(shù)字電路。
17.如權(quán)利要求13所述的數(shù)字電路，其特征在于所述頻率合成裝置包括直接數(shù)字合成器。
18.如權(quán)利要求13所述的數(shù)字電路，其特征在于所述下轉(zhuǎn)換裝置包括數(shù)字混頻器。
19.如權(quán)利要求13所述的數(shù)字電路，其特征在于所述模數(shù)轉(zhuǎn)換器裝置包括德爾塔-西格馬模數(shù)轉(zhuǎn)換器。
20.一種收發(fā)機，其特征在于包括接收電路；發(fā)射電路；與所述接收電路和所述發(fā)射電路相連的基帶處理器；位于所述發(fā)射電路內(nèi)的數(shù)字電路，用于將來自所述基帶處理器的基帶信號轉(zhuǎn)換為數(shù)字中頻信號；以及位于所述發(fā)射電路內(nèi)的德爾塔-西格馬數(shù)模轉(zhuǎn)換器，用于將所述數(shù)字中頻信號轉(zhuǎn)換為模擬中頻信號。
21.如權(quán)利要求20所述的收發(fā)機，其特征在于進一步包括信號源，用于提供第一頻率的第一周期信號作為所述德爾塔-西格馬數(shù)模轉(zhuǎn)換器的輸入。
22.如權(quán)利要求21所述的收發(fā)機，其特征在于進一步包括直接數(shù)字合成器，用于將所述第一周期信號轉(zhuǎn)換為第二頻率的第二周期信號，所述第二周期信號輸入到所述數(shù)字電路。
23.一種收發(fā)機，其特征在于包括第一裝置，用于將第一信號從第一頻率上轉(zhuǎn)換至第二頻率以響應(yīng)第一基準信號并提供第一數(shù)字信號以作出響應(yīng)；第二裝置，用于將所述第二頻率的所述第一數(shù)字信號轉(zhuǎn)換為第一模擬信號；第三裝置，用于發(fā)射所述第一模擬信號；第四裝置，用于接收第二模擬信號；第五裝置，用于以數(shù)字方式將所述第二模擬信號下轉(zhuǎn)換為第二數(shù)字信號以響應(yīng)第二基準信號；以及鎖相環(huán)路，用于提供所述第一和所述第二基準信號。
24.如權(quán)利要求23所述的收發(fā)機，其特征在于進一步包括將所述本地振蕩器輸出作為輸入并且提供所述第一基準信號作為輸出的直接數(shù)字合成器。
25.如權(quán)利要求23所述的收發(fā)機，其特征在于進一步包括將所述本地振蕩器輸出作為輸入并且提供所述第二基準信號作為輸出的直接數(shù)字合成器。
26.一種收發(fā)機，其特征在于包括第一裝置，用于產(chǎn)生第一頻率的第一周期信號；第二裝置，用于以數(shù)字方式從所述第一周期信號產(chǎn)生第二頻率的第二信號；第三裝置，用于利用所述第一周期信號完成收發(fā)機的發(fā)射電路或接收電路內(nèi)信號的數(shù)模轉(zhuǎn)換或者模數(shù)轉(zhuǎn)換，所述第三裝置包括德爾塔-西格馬數(shù)模調(diào)制器；以及第四裝置，用于為所述收發(fā)機和/或所述接收機內(nèi)附加電路而利用所述第二信號，所述附加電路需要時鐘信號或基準頻率控制信號，所述時鐘信號或所述基準頻率控制信號由所述第二信號提供。
27.如權(quán)利要求26所述的收發(fā)機，其特征在于所述第一裝置包括振蕩器。
28.如權(quán)利要求26所述的收發(fā)機，其特征在于所述第二裝置包括直接數(shù)字合成器。
29.如權(quán)利要求26所述的收發(fā)機，其特征在于所述第三裝置包括低位德爾塔-西格馬數(shù)模轉(zhuǎn)換器。
30.如權(quán)利要求29所述的收發(fā)機，其特征在于所述低位德爾塔-西格馬數(shù)模轉(zhuǎn)換器為1比特數(shù)模轉(zhuǎn)換器。
31.如權(quán)利要求26所述的收發(fā)機，其特征在于所述德爾塔-西格馬調(diào)制器為第6階德爾塔-西格馬調(diào)制器。
32.一種收發(fā)機，其特征在于包括用于產(chǎn)生第一頻率的第一周期信號的裝置；用于接收模擬信號的裝置，所述接收裝置包括利用所述第一周期信號將所述接收模擬信號轉(zhuǎn)換為數(shù)字信號的裝置；用于以數(shù)字方式處理所述接收信號并且提供第一發(fā)射信號的裝置；用于發(fā)射所述第一發(fā)射信號的裝置，所述發(fā)射裝置包括利用所述第一周期信號對所述第一發(fā)射信號進行數(shù)模轉(zhuǎn)換的裝置；以及以所述第一周期信號驅(qū)動所述發(fā)射裝置和/或所述接收裝置內(nèi)的數(shù)字電路的裝置。
33.如權(quán)利要求32所述的收發(fā)機，其特征在于所述驅(qū)動裝置包括直接數(shù)字合成器，用于將第一頻率的所述第一周期信號轉(zhuǎn)換為第二頻率的第二周期信號，所述第二周期信號作為輸入提供給所述數(shù)字電路系統(tǒng)內(nèi)包含的數(shù)字電路中。
34.如權(quán)利要求33所述的收發(fā)機，其特征在于所述數(shù)字電路為數(shù)字混頻器。
35.如權(quán)利要求32所述的收發(fā)機，其特征在于所述數(shù)字電路系統(tǒng)包含直接數(shù)字合成器，用于從所述第一周期信號產(chǎn)生第二周期信號以供所述發(fā)射裝置內(nèi)的信號混頻電路使用。
36.如權(quán)利要求1所述的收發(fā)機，其特征在于所述直接數(shù)字合成器為可編程直接數(shù)字合成器。
37.如權(quán)利要求32所述的收發(fā)機，其特征在于所述發(fā)射裝置包括德爾塔-西格馬數(shù)模轉(zhuǎn)換器，所述數(shù)模轉(zhuǎn)換器具有所述第一周期信號作為輸入。
38.如權(quán)利要求37所述的收發(fā)機，其特征在于所述德爾塔-西格馬數(shù)模轉(zhuǎn)換器包括低位數(shù)模轉(zhuǎn)換器和德爾塔-西格馬調(diào)制器。
39.如權(quán)利要求38所述的收發(fā)機，其特征在于所述低位數(shù)模轉(zhuǎn)換器為1比特數(shù)模轉(zhuǎn)換器。
40.如權(quán)利要求38所述的收發(fā)機，其特征在于所述德爾塔-西格馬調(diào)制器為第6階德爾塔-西格馬調(diào)制器。
41.如權(quán)利要求40所述的收發(fā)機，其特征在于所述德爾塔-西格馬調(diào)制器包括帶大約以下增益的放大器3/2、-3/4、1/8。
42.如權(quán)利要求32所述的收發(fā)機，其特征在于所述發(fā)射裝置包括數(shù)字自動增益控制電路，用于調(diào)整所述第一發(fā)射信號的增益。
43.如權(quán)利要求42所述的收發(fā)機，其特征在于所述自動增益控制電路的輸出被輸入到所述德爾塔-西格馬模數(shù)轉(zhuǎn)換器。
44.如權(quán)利要求43所述的收發(fā)機，其特征在于所述發(fā)射裝置包括數(shù)字低通濾波器、數(shù)字混頻器和數(shù)字加法器，用于向所述自動增益控制電路提供輸入。
45.如權(quán)利要求32所述的收發(fā)機，其特征在于所述接收裝置包括德爾塔-西格馬模數(shù)轉(zhuǎn)換器。
46.如權(quán)利要求45所述的收發(fā)機，其特征在于所述接收裝置包括將所述第一周期信號作為輸入接收并提供頻率調(diào)整信號作為響應(yīng)的頻率乘法器。
47.如權(quán)利要求46所述的收發(fā)機，其特征在于所述頻率調(diào)整信號的頻率大約為所述第一周期信號頻率的1/4。
48.如權(quán)利要求46所述的收發(fā)機，其特征在于所述德爾塔-西格馬模數(shù)轉(zhuǎn)換器接收所述頻率調(diào)整信號作為輸入。
49.如權(quán)利要求32所述的收發(fā)機，其特征在于所述產(chǎn)生裝置包括電壓受控振蕩器。
50.如權(quán)利要求32所述的收發(fā)機，其特征在于所述處理裝置包括基帶處理器。
51.一種高性能、節(jié)省空間并且功效高的收發(fā)機，其特征在于包括天線裝置，用于接收和發(fā)射無線頻率信號；第一轉(zhuǎn)換裝置，用于將所述無線頻率信號轉(zhuǎn)換為中頻信號或者相反轉(zhuǎn)換；第二轉(zhuǎn)換裝置，用于將所述中頻信號轉(zhuǎn)換為基帶信號或者相反轉(zhuǎn)換，所述第二轉(zhuǎn)換裝置包含一個本地振蕩器；濾波裝置，用于從所述基帶信號和所述中頻信號去除不需要的信號；與所述濾波裝置通信的增益控制裝置，用于調(diào)整所述基帶信號和所述中頻信號的增益以方便信號處理；以及根據(jù)預定的收發(fā)機指令處理所述基帶信號的裝置。
52.如權(quán)利要求51所述的收發(fā)機，其特征在于所述第二轉(zhuǎn)換裝置借助數(shù)字混頻電路完成所述轉(zhuǎn)換。
53.如權(quán)利要求52所述的收發(fā)機，其特征在于所述第二轉(zhuǎn)換裝置包括直接數(shù)字合成器，用于產(chǎn)生頻率與所述第一本地振蕩器輸出不同的時鐘信號。
54.如權(quán)利要求51所述的收發(fā)機，其特征在于所述增益控制裝置包括與所述混頻電路通信的數(shù)字增益控制電路。
55.如權(quán)利要求51所述的收發(fā)機，其特征在于所述處理裝置為蜂窩電話基帶處理器。
56.如權(quán)利要求51所述的收發(fā)機，其特征在于所述濾波裝置包括發(fā)射基帶濾波器、接收基帶濾波器和至少一個低通濾波器。
57.如權(quán)利要求51所述的收發(fā)機，其特征在于所述第一轉(zhuǎn)換裝置包括第一本地振蕩器。
58.一種高性能、硬件功效高的收發(fā)機，其特征在于包括天線裝置，用于接收接收信號和發(fā)射發(fā)射信號；產(chǎn)生第一周期信號的振蕩器裝置；用于處理發(fā)射信號和接收信號的信號處理器；包含具有所述第一周期信號作為輸入的第一模數(shù)轉(zhuǎn)換器的接收電路，用于將所述接收信號轉(zhuǎn)換為基帶信號，所述基帶信號輸入至所述信號處理器；具有混頻電路的發(fā)射電路，用于將從所述信號處理器接收的發(fā)射基帶信號混頻至中頻信號；直接數(shù)字合成器，用于根據(jù)所述第一周期信號合成第二周期信號以向所述混頻電路提供時鐘節(jié)拍信號；位于所述發(fā)射電路內(nèi)的第一數(shù)模轉(zhuǎn)換器，具有所述第一周期信號作為輸入，用于將所述中頻頻帶信號轉(zhuǎn)換為模擬信號；以及轉(zhuǎn)換電路，用于將所述中頻頻帶信號轉(zhuǎn)換為適于廣播和產(chǎn)生發(fā)射信號的頻帶以作為響應(yīng)。
59.一種數(shù)字電路，用于在中頻頻帶與基帶之間轉(zhuǎn)換信號，其特征在于包括本地振蕩器，用于提供第一頻率的第一周期信號；德爾塔-西格馬轉(zhuǎn)換器，用于利用所述第一周期信號將模擬信號轉(zhuǎn)換為數(shù)字信號和/或相反轉(zhuǎn)換；直接數(shù)字合成器，用于根據(jù)所述第一周期信號提供第二周期信號，所述第二周期信號具有第二頻率；以及混頻裝置，用于利用所述第二周期信號在所述中頻頻帶與所述基帶之間轉(zhuǎn)換所述數(shù)字信號和/或所述模擬信號。
60.一種發(fā)射和接收信號的方法，其特征在于包括以下步驟以數(shù)字方式將第一信號從第一頻率上轉(zhuǎn)換至第二頻率以響應(yīng)第一基準信號并且提供第一數(shù)字信號以作出響應(yīng)；將所述第二頻率的所述第一數(shù)字信號轉(zhuǎn)換為第一模擬信號；發(fā)射所述第一模擬信號；接收第二模擬信號；以數(shù)字方式將所述第二模擬信號下轉(zhuǎn)換為第二數(shù)字信號以響應(yīng)第二基準信號；以及借助本地振蕩器提供所述第一和第二基準信號。
61.如權(quán)利要求60所述的方法，其特征在于進一步包括以下步驟經(jīng)具有所述本地振蕩器輸出的直接數(shù)字合成器提供所述第一基準信號作為輸入。
62.如權(quán)利要求60所述的方法，其特征在于進一步包括以下步驟經(jīng)具有所述本地振蕩器輸出的直接數(shù)字合成器提供所述第二基準信號作為輸入。
全文摘要
一種具有硬件效率的收發(fā)機。收發(fā)機(80)包括數(shù)字電路,用于將基帶信號轉(zhuǎn)換為中頻信號。信號源提供第一頻率的第一周期信號。直接數(shù)字合成器(84)根據(jù)第一周期基準信號提供第二頻率的第二周期信號。上轉(zhuǎn)換器電路以數(shù)字方式,利用第二周期信號將基帶信號上轉(zhuǎn)換為數(shù)字中頻信號。數(shù)模轉(zhuǎn)換器(82)利用第一周期信號將數(shù)字中頻信號轉(zhuǎn)換為模擬中頻信號。
文檔編號H04B1/38GK1338154SQ99809207
公開日2002年2月27日 申請日期1999年7月27日 優(yōu)先權(quán)日1998年7月30日
發(fā)明者D·K·巴特菲爾德 申請人:夸爾柯姆股份有限公司