專利名稱：Atm信元交換裝置及atm交換機(jī)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及ATM(異步轉(zhuǎn)移模式)信元交換裝置及ATM交換機(jī)。
近幾年來，為了實(shí)現(xiàn)ATM通信，進(jìn)行著ATM信元交換和采用這種交換的ATM交換機(jī)等的開發(fā)。
圖2給出了一般輸出緩沖型ATM信元交換的構(gòu)成。該輸出緩沖型ATM信元交換裝置由將輸入數(shù)據(jù)，尤其是將在ATM交換裝置中被稱為信元的固定長(zhǎng)分組進(jìn)行多路復(fù)用的功能以及邊參照信元內(nèi)映射的地址，邊從多路復(fù)用的總線中分離出主地址信元的功能構(gòu)成。
(1)輸出緩沖型ATM交換的信元多路復(fù)用單元(MUX)如圖2給出的那樣，輸出緩沖型ATM交換的信元多路復(fù)用單元100的功能在多路復(fù)用總線(TD總線113)上將輸入信元進(jìn)行信元多路復(fù)用。
MUX單元的基本構(gòu)成如圖3示出的那樣，可以實(shí)現(xiàn)順序地將輸入路由(輸入信元)的信元多路復(fù)用寫入信元多路復(fù)用存儲(chǔ)器200，并依次在TD總線上讀出。輸入信元的多路復(fù)用側(cè)也可以簡(jiǎn)單地實(shí)現(xiàn)。
在圖3的場(chǎng)合，將從輸入路由201-1至201-n的輸入信元信息順序?qū)懭胄旁嗦窂?fù)用存儲(chǔ)器200，加添必要的總線幅度交換(需要時(shí)進(jìn)行速率交換)后，輸出到TD總線210。
多路復(fù)用存儲(chǔ)控制電路220此對(duì)像簡(jiǎn)單的FIFO存儲(chǔ)器控制電路那樣工作。即，依次將各路由輸入的信元數(shù)據(jù)寫進(jìn)信元多路復(fù)用存儲(chǔ)器200，并只是從信元多路復(fù)用存儲(chǔ)器順序讀出。
信元輸入201-1～201-n是被適當(dāng)并行化(parallel)的信號(hào)。時(shí)鐘速率是用并行的程序除線路速度的值。例如，在處理155.52Mbps(＝STM－1、國(guó)際建議的傳輸速率)的信號(hào)時(shí)，若進(jìn)行8個(gè)并行化處理，則平均每1條信號(hào)線采用155.52Mbps/8＝19.44bit/s的處理速率。
由于CMOS系統(tǒng)可以用比較便宜的器件構(gòu)成，所以，象這樣的方法經(jīng)常被使用。鑒于上述同樣的道理復(fù)用后的數(shù)據(jù)由于所需的傳輸速率至少是信元輸入速率的n倍，所以，有必要加大TD總線的總線寬度。
在利用到目前世界上供應(yīng)的CMOS通用處理器的場(chǎng)合下，一般的方法是展開到40-160并行的程度。
(2)一方面，關(guān)于輸出緩沖型ATM信元交換的信元多路復(fù)用分離(DMUX)單元輸出緩沖單元(DMUX單元120A、120B)參照已在TD總線上被多路復(fù)用的各信頭信息150-1～150-3，識(shí)別出本DMUX地址的信元數(shù)據(jù)時(shí)，將其信元的全部?jī)?nèi)容寫入到本DMUX的緩沖存儲(chǔ)器121A…。
緩沖存儲(chǔ)器121是分別為相應(yīng)各輸出線125-1～125-m、…準(zhǔn)備的，作為相應(yīng)各輸出路由的FIFO(First In First Out先進(jìn)先出)存儲(chǔ)器工作。在緩沖存儲(chǔ)單元121A、121B中進(jìn)行與MUX單元相反的總線幅度變換后發(fā)送出信元數(shù)據(jù)。
還有，輸出緩沖型ATM信元交換由一個(gè)信元多路復(fù)用單元和多個(gè)輸出緩沖單元構(gòu)成。輸出緩沖單元的需要數(shù)量依賴于輸出緩沖單元接入的輸出路由數(shù)m，在n輸入，m輸出的交換中，需要n/m個(gè)輸出緩沖單元。各DMUX從功能而言引進(jìn)了TD總線的全部信息。
然而，上述的現(xiàn)有的技術(shù)存在著以下問題。(1a)關(guān)于輸出緩沖型ATM信元交換的信元多路復(fù)用單元(MUX)，在上述的MUX單元的構(gòu)成中，根據(jù)信元輸入的輸入時(shí)序條件，有在幀中所限定的時(shí)間內(nèi)集中寫到存儲(chǔ)器的可能性(圖4)。并且，多路復(fù)用存儲(chǔ)控制器電路(圖3的201-1～201-n、圖4的301-1～301-n)接收信元輸入數(shù)據(jù)經(jīng)并行比特寬度(總線寬度)變換后的信元數(shù)據(jù)，將信元寫入信元多路復(fù)用存儲(chǔ)器。在將比特寬度變換后的數(shù)據(jù)寫入存儲(chǔ)器時(shí)，如果輸入的幀相位差小就在某一特定的時(shí)間內(nèi)集中寫到存儲(chǔ)器中。
存儲(chǔ)器的功能一般具有寫入時(shí)功耗大，停止或讀時(shí)功耗較小的性質(zhì)。
在考慮功能具體化時(shí)，集中寫入會(huì)導(dǎo)致該功能引起的耗電的瞬時(shí)變動(dòng)增大。在功能(主板上的邏輯或一般為L(zhǎng)SI)外圍及內(nèi)部電源十分穩(wěn)定，能夠充分吸收急劇的電流變化時(shí)不存在這種問題。
然而，在考慮實(shí)際的裝置設(shè)計(jì)時(shí)，因?yàn)殡娫闯鰧?shí)際需要以上的強(qiáng)化會(huì)引起成本的上升，所以，不能說是上策。
存儲(chǔ)器寫入集中使功能內(nèi)的電源變動(dòng)增大，信號(hào)電平起伏，產(chǎn)生了至信號(hào)線的電源噪音重疊等課題。這種現(xiàn)象給裝置性能帶來不良影響，所以要求提供一種可以解決這種問題的ATM信元交換裝置的結(jié)構(gòu)。
(1b)關(guān)于輸出緩沖型ATM信元交換的信元分離(DMUX)單元輸出緩沖單元(DMUX)在其功能中包括了緩沖存儲(chǔ)器。輸出緩沖型ATM信元交換的緩沖存儲(chǔ)器被要求有大的容量。
這與裝置的各單元也有關(guān)系，對(duì)于一個(gè)輸出(輸出路由)需要配備64個(gè)信元緩沖器，根據(jù)場(chǎng)合，有時(shí)需要配備幾千個(gè)以上的緩沖器。在DMUX功能內(nèi)所需的存儲(chǔ)器考慮了LSI時(shí)，如果能夠被集成在LSI內(nèi)部，則不存在問題。在LSI內(nèi)部難以集成大規(guī)模存儲(chǔ)器時(shí)，應(yīng)在外部配備市場(chǎng)上銷售的存儲(chǔ)器等，構(gòu)成緩沖存儲(chǔ)器。
當(dāng)然，還需要新的控制外部存儲(chǔ)器的地址數(shù)據(jù)控制線。因此，DMUX功能所需的輸入輸出(I/O)數(shù)比MUX單元(由于存儲(chǔ)器比較小，在目前的技術(shù)水平范圍內(nèi)可能裝在LSI內(nèi)部)的I/O數(shù)多。(雖然如果簡(jiǎn)單地考慮，好像是MUX一方增大，但是，根據(jù)上述理由，是DMUX一方增大。)所以，在考慮功能的LSI化時(shí)，目前的現(xiàn)狀是由于LSI受I/O數(shù)的限制，所以難以實(shí)現(xiàn)LSI化。
為了避開這個(gè)問題，考慮了將DMUX使用的TD總線進(jìn)行分割的方法。然而，如同圖2的150示出的那樣，信元分離所需的信頭信息持有涉及多路復(fù)用總線的數(shù)個(gè)字節(jié)部分的范圍，在已分割的DMUX中只輸入一部分的可能性很大，難以進(jìn)行控制。
因此，需要提供一種易于進(jìn)行輸出緩沖型ATM信元交換裝置LSI化的結(jié)構(gòu)。
(2)還有關(guān)于部件互連問題當(dāng)考慮MUX單元和DMUX單元的連接(圖2的113)時(shí)，如同以上所述，TD總線寬度相當(dāng)大。在MUX-DMUX互連發(fā)生輸出驅(qū)動(dòng)單元/輸入接收單元的異常、總線的連接不良的場(chǎng)合下，要具體地指出總線不良場(chǎng)所是困難的。
為此，要求提供一種部件間的配線少、易于通過簡(jiǎn)單的構(gòu)成便能監(jiān)視多路復(fù)用TD總線的正常性的結(jié)構(gòu)。
(3a)還有MUX單元/DMUX單元的構(gòu)成以所處理的信元輸入速度與n線路具有相同的數(shù)據(jù)率為前提。
即，上述的輸出緩沖型ATM信元交換曾經(jīng)存在著不能處理多速率等級(jí)(已在155.52Mbit/s＝STM－1、622.08Mbit/s＝STM－4等國(guó)際建議中規(guī)定的速率序列)的問題。即，在構(gòu)成ATM信元交換的場(chǎng)合，希望能夠處理各種速率的數(shù)據(jù)，但不用進(jìn)行這種選擇的問題。
有鑒于此，既便是在已經(jīng)輸入了輸入傳輸速率不同的信元的場(chǎng)合，也要求提供一種進(jìn)行信元復(fù)用和信元復(fù)用分離，可以用規(guī)定的輸出速率輸出的結(jié)構(gòu)。
(3b)還有，在MUX-DMUX互連中，MUX單元和DMUX單元基本上同步動(dòng)作。MUX單元固定了向TD總線輸出的數(shù)據(jù)順序。
MUX單元輸出同表示多路復(fù)用總線數(shù)據(jù)的起始的幀信號(hào)(110、322、372、407、507、521、700、702、850、853、910、1030、1032、1421、1510、1541、1610、1641全都是相同的信號(hào))同步的數(shù)據(jù)。來自每個(gè)輸入的數(shù)據(jù)被映射到相應(yīng)的規(guī)定時(shí)隙上(圖5的408)。DMUX單元以輸入幀407為標(biāo)準(zhǔn)，判別信元數(shù)據(jù)定界符。
在ATM交換裝置中，由于異步地進(jìn)行信息交換，所以，特定路由緩沖存儲(chǔ)器有信元數(shù)據(jù)集中的情況(售元以最大讀出速率的n倍到達(dá))。如果緩沖存儲(chǔ)器有富余的容量，已經(jīng)到達(dá)的信元數(shù)據(jù)就全部寫入緩沖存儲(chǔ)器。
但是，如果寫到緩沖存儲(chǔ)器的信元數(shù)據(jù)集中持續(xù)，那么，則必然出現(xiàn)存在不能寫進(jìn)緩沖存儲(chǔ)器就被廢棄的數(shù)據(jù)。圖6表示其構(gòu)成。圖7表示圖6的工作時(shí)序圖。
在考慮在DMUX單元將信元數(shù)據(jù)寫到緩沖存儲(chǔ)器、從緩沖存儲(chǔ)器讀出信元數(shù)據(jù)時(shí)，只有緩沖存儲(chǔ)器讀出后的時(shí)隙數(shù)據(jù)527容易寫入緩沖器(以DMUX單元的結(jié)構(gòu)為起因的主要原因)。
也就是說，在很大程度上依賴于DMUX單元的制作方法。為了便于說明，這里雖進(jìn)行了這樣的假設(shè)，但是，根據(jù)硬件的制作方法，易于寫入的時(shí)隙會(huì)有所改變。然而，某一已規(guī)定的時(shí)隙易于寫入的現(xiàn)象不變。
例如，在考慮了n×n規(guī)模的輸出緩沖型ATM信元交換的場(chǎng)合，在DMUX從緩沖存儲(chǔ)器中讀1個(gè)信元部分的信息期間，有接受最大n信元部分的信元到達(dá)的機(jī)會(huì)。
在緩沖存儲(chǔ)器的容量已經(jīng)全部使用的場(chǎng)合下，只是n個(gè)輸入信元數(shù)據(jù)中特定時(shí)隙方面一致的信元數(shù)據(jù)(根據(jù)已讀1信元的情況)可以寫在一個(gè)空閑的緩沖存儲(chǔ)器中(529的時(shí)序)。
映射到剩下的n－1個(gè)時(shí)隙上的輸入信元數(shù)據(jù)被廢棄。例如，輸出緩沖單元的讀處理正處于讀時(shí)隙上的信元1時(shí)(526的時(shí)序)，信元時(shí)隙2(527的時(shí)序)的信元數(shù)據(jù)就可以寫入到存在的一個(gè)空閑的存儲(chǔ)器中，但在信元3以后，至下一個(gè)信元1為止，緩沖器無空閑，經(jīng)判斷予以廢棄。
這是關(guān)于多個(gè)接在一起的DMUX的共同問題。。由于全部的DMUX都與MUX生成的一個(gè)幀524同步，所以，在全部的DMUX中都易于寫入同一的時(shí)隙。以前的MUX是按輸入路由順序復(fù)用，所以，此時(shí)信元2的輸入502的優(yōu)先級(jí)看起來高。
在考慮通信平等性時(shí)，這是個(gè)大問題。為了均勻ATM交換的各輸入線的優(yōu)先級(jí)，需要解決以上問題。
也就是說，要求提供一種不偏于特定信元輸入線路的信元交換輸出，能夠確保通信平等性的結(jié)構(gòu)。
(3c)還有，如圖8所示，ATM交換機(jī)中包括了ATM交換器，當(dāng)然ATM交換機(jī)中也包括其他的功能。例如，具有接收線路卡LC601和發(fā)送線路卡LC602等等。
所以，在以ATM交換機(jī)的主信息系統(tǒng)為例時(shí)，(主信息603交換機(jī)交換的用戶信息＝信元數(shù)據(jù)，控制信息在交換機(jī)內(nèi)部用于主信息交換或維護(hù)的信息)，要求通過主信息交換本身或ATM交換，在接收線路卡LC601和發(fā)送線路卡LC602之間以信元為單位傳送與交換信元有關(guān)的相關(guān)信息(裝置內(nèi)信息604)。
為了滿足這種要求，如圖9示出的那樣，要在信元數(shù)據(jù)的縱方向追加相關(guān)信息。
然而，在向縱方向追加信息時(shí)，1個(gè)幀期間T中處理的字?jǐn)?shù)增加。在CCITT建議中，1個(gè)信元的長(zhǎng)度為53字節(jié)(octet)，這意味著進(jìn)行54字節(jié)以上的處理。
由于一個(gè)信元的幀間隔是固定的，所以，字?jǐn)?shù)的增加導(dǎo)致了提高的全部處理這個(gè)的ATM信元交換的工作速率需要。在假設(shè)輸入輸出單元(線路卡片LC單元)的工作速率和ATM信元交換內(nèi)部工作速率不同的場(chǎng)合，需要時(shí)鐘速率變換器、時(shí)鐘供給源、新的速率變換緩沖器，所以，增加了硬件量。
并且，追加字?jǐn)?shù)的限制大，難以進(jìn)行任意值的字追加。
因此，要求提供一種可以用更簡(jiǎn)單的方法由ATM交換機(jī)內(nèi)的輸入側(cè)將裝置(ATM交換機(jī))內(nèi)信息傳送給輸出側(cè)的結(jié)構(gòu)。
根據(jù)以上的那種現(xiàn)有技術(shù)的種種問題，需要提供與原來相比結(jié)構(gòu)簡(jiǎn)單、性能好、可靠性高的ATM信元交換裝置及ATM交換機(jī)的結(jié)構(gòu)。
(1)因此，第1點(diǎn)的發(fā)明是ATM信元交換裝置具有將輸入信元存儲(chǔ)到信元多路復(fù)用存儲(chǔ)器的信元復(fù)用單元，由信元復(fù)用單元進(jìn)行信元復(fù)用，邊交換邊進(jìn)行信元輸出，通過抑制輸入信元對(duì)信元多路復(fù)用存儲(chǔ)器同時(shí)寫入的同時(shí)寫入控制裝置，解決上述的課題(1a)。
(2a)第2點(diǎn)的發(fā)明是ATM信元交換裝置具有將輸入信元進(jìn)行信元復(fù)用輸出到多路復(fù)用總線的信元復(fù)用單元和暫時(shí)保持控制信元復(fù)用單元的復(fù)用總線輸出信元，進(jìn)行信元復(fù)用分離輸出的輸出緩沖單無，采用以下構(gòu)成。
即，將上述的多路復(fù)用總線分割為復(fù)數(shù)，由已經(jīng)分割的一個(gè)多路復(fù)用總線將信元供給主用輸出緩沖單元，由已分割的剩余多路復(fù)用總線將信元供給從用輸出緩沖單元。
主用輸出緩沖單元還獲取全部信元復(fù)用分離所需的信頭信息，進(jìn)行信元復(fù)用分離輸出，從用輸出緩沖單元通過主用輸出緩沖單元的控制信號(hào)接受信元復(fù)用分離控制，進(jìn)行信元復(fù)用分離，將信元供給主用輸出緩沖單元，解決上述課題(1b)。
(2b)第3點(diǎn)的發(fā)明是在具有將上述的(2a)的輸入信元進(jìn)行信元多路復(fù)用并輸出到多路復(fù)用總線的信元多路復(fù)用單元和暫時(shí)保持控制信元復(fù)用單元上的多路復(fù)用總線輸出的信元并進(jìn)行信元復(fù)用分離輸出的輸出緩沖單元的ATM信元交換裝置中，也希望采用以下的構(gòu)成。
即，將上述多路復(fù)用總線分割為復(fù)數(shù)，由已分割的一個(gè)復(fù)用總線將信元供給主用輸出緩沖單元，由已分割的剩余多路復(fù)用總線將信元供給從用的輸出緩沖單元。
而且，主用輸出緩沖單元通過獲取信元多路復(fù)用分離所需的全部信頭信息，進(jìn)行信元多路復(fù)用分離輸出，從用輸出緩沖單元獲取信元多路復(fù)用分離所需的全部信頭信息，進(jìn)行信元復(fù)用分離輸出，解決上述的課題(1b)。
(3)第4點(diǎn)的發(fā)明是在具有將輸入信元進(jìn)行信元多路復(fù)用并輸出到復(fù)用總線上的信元多路復(fù)用單元和暫時(shí)保持控制信元多路復(fù)用單元的多路復(fù)用總線輸出的信元并進(jìn)行信元多路復(fù)用分離輸出的輸出緩沖單元的ATM信元交換裝置中，采用以下的構(gòu)成。
即，具有輸出規(guī)定的監(jiān)視用數(shù)據(jù)的數(shù)據(jù)輸出裝置和在信元多路復(fù)用輸出中的信元數(shù)據(jù)未映射的部分插入該規(guī)定的監(jiān)視用數(shù)據(jù)后輸出到多路復(fù)用總線上的插入裝置。上述的輸出緩沖單元還具有由多路復(fù)用總線檢測(cè)出插入的規(guī)定監(jiān)視用數(shù)據(jù)，判斷數(shù)據(jù)是否正常的判斷裝置，解決上述課題(2)。
(4)第5點(diǎn)的發(fā)明是在上述的(2a)的構(gòu)成的ATM信元交換裝置中，通過采用下面的構(gòu)成，解決上述的課題(2)。
即，具備并行改變信元多路復(fù)用單元的輸出信元的信頭信息并輸出到可供給主用輸出緩沖單元的多路復(fù)用總線上的復(fù)用順序變換裝置，上述的主用輸出緩沖單元還具有檢測(cè)出來自多路復(fù)用總線的信頭信息，然而根據(jù)信頭信息地址控制主輸出緩沖單元或從用輸出緩沖單元的信元復(fù)用分離的控制裝置。
(5)第6點(diǎn)的發(fā)明是在具有將輸入信元進(jìn)行信元多路復(fù)用輸出到多路復(fù)用總線上的信元多路復(fù)用單元和暫時(shí)保持控制信元多路復(fù)用單元的多路復(fù)用總線輸出的信元并進(jìn)行信元多路復(fù)用分離輸出的輸出緩沖單元的ATM信元交換裝置中，通過采用以下構(gòu)成，解決上述的課題(3a)。
即，具有將輸入信元的傳輸速率變換為規(guī)定的速率，供給信元復(fù)用單元的第1速率變換裝置和使信元復(fù)用分離輸出的信元速率返回到規(guī)定的輸出速率的第2速率變換裝置。
(6)第7點(diǎn)的發(fā)明是在具有將輸入信元存儲(chǔ)到信元多路復(fù)用存儲(chǔ)器的信元多路復(fù)用單元，并在該信元多路復(fù)用單元中進(jìn)行信元多路復(fù)用，邊交換邊進(jìn)行信元輸出的ATM信元交換裝置中，通過采用以下構(gòu)成，解決上述的課題(3b)。
即，具有周期性改變信元多路復(fù)用單元的信元多路復(fù)用輸出順序或者周期性改變各組輸入信元的信元多路復(fù)用輸出順序的輸出順序變更裝置。
(7)第8點(diǎn)的發(fā)明是具有上述的(1)～(6)的構(gòu)成的ATM信元交換裝置的ATM交換機(jī)；ATM信元交換裝置的輸入線路上(line)具有信元接收裝置，ATM信元交換裝置的輸出線路上具有信元發(fā)送器(裝置)。
信元接收裝置在將接收到的信元供給ATM信元交換裝置的同時(shí)，并行地將與接收信元相關(guān)的信息供給ATM信元交換裝置，ATM信元交換裝置交換接收信元和與接收信元相關(guān)的信息，供給上述信元發(fā)送器。信元發(fā)送器根據(jù)ATM信元交換裝置發(fā)出的與接收信元有關(guān)的信息發(fā)送輸出信元，解決上述的課題(3c)。
還有，上述的「關(guān)于接收信元的信息」，指的是例如，規(guī)定如何在ATM交換機(jī)內(nèi)處理接收信元，是否保證交換機(jī)質(zhì)量或性能的信息等。更具體地講，例如可以列舉有關(guān)接收信元的處理延遲時(shí)間的規(guī)定信息、接收信元的信元丟失率等等信息。
根據(jù)上述(1)的發(fā)明構(gòu)成，可以回避在信元多路復(fù)用單元中由信元多路復(fù)用存儲(chǔ)器的寫入所引起的急劇電流變化，降低供電線路基準(zhǔn)電壓變動(dòng)產(chǎn)生的信號(hào)電平波動(dòng)以及對(duì)信號(hào)線的噪聲重疊等。
還可以期待通過簡(jiǎn)單的結(jié)構(gòu)構(gòu)成，實(shí)現(xiàn)供電電路。
根據(jù)上述的(2a)發(fā)明構(gòu)成，可以在功能實(shí)現(xiàn)時(shí)避免因輸入輸出(I/O)數(shù)限制引起的LSI的困難。并且，由于可以只在主用輸出緩沖器單元配置信元交換所需的輸出緩沖單元控制功能，所以，可以非常簡(jiǎn)單地構(gòu)成從用輸出緩沖單元。由于還可以按照多路復(fù)用總線的總線寬度(bit數(shù))設(shè)定必要的從用輸出緩沖單元的數(shù)量，提高了ATM信元交換裝置構(gòu)成上的靈活性。
還有，根據(jù)上述的(2b)發(fā)明構(gòu)成，在實(shí)現(xiàn)功能時(shí)，可以避免因輸入輸出(I/O)數(shù)限制產(chǎn)生的LSI化的困難。并且，輸出緩沖單元可以分別獨(dú)立工作，不需要構(gòu)成輸出緩沖單元間的信息傳遞路由。由于還可以按照多路復(fù)用總線的總線寬度(bit數(shù))設(shè)定必要的從用輸出緩沖單元的數(shù)量，可以提高ATM信元交換裝置的構(gòu)成上的靈活性。
根據(jù)上述的(3)的構(gòu)成發(fā)明，可以平時(shí)監(jiān)視多路復(fù)用總線的數(shù)據(jù)傳輸?shù)恼Ｐ?。還易于分析不正常的多路復(fù)用總線，查明故障時(shí)的原因。
作為上述的監(jiān)視用數(shù)據(jù)，認(rèn)為模擬隨機(jī)數(shù)據(jù)和固定數(shù)據(jù)等等是令人滿意的。
根述上述的(4)構(gòu)成的第5的發(fā)明，主用輸出緩沖單元可以從多路復(fù)用總線方面減少獲取信頭信息所需的配線數(shù)。由于可以只在主用輸出緩沖單元配置信元交換所需的輸出緩沖功能，從用輸出緩沖單元可以用非常簡(jiǎn)單的構(gòu)成實(shí)現(xiàn)。
根據(jù)上述的(5)構(gòu)成的第6發(fā)明，信元復(fù)用單元的輸入可以處理多速率序列，并能以規(guī)定的速率再次輸出。
根據(jù)上述的(6)構(gòu)成的第7發(fā)明，首先第1點(diǎn)是每個(gè)周期(例如幀周期)變更讀信元順序，在特定時(shí)隙上對(duì)應(yīng)的信元數(shù)據(jù)每個(gè)周期不同，特定的信元輸入線路的交換處理的可能性降低，根據(jù)這種結(jié)果認(rèn)為可以改善通信平等性。
第2，通過按照每個(gè)輸入信元組的各周期(例如幀周期)變更讀順序，不引起組內(nèi)的信元順序逆轉(zhuǎn)就能變更每組讀順序，所以，特定的信元輸入線路的交換處理的可能性低，根據(jù)這種結(jié)果認(rèn)為可以改善通信平等性。
根據(jù)上述的(7)構(gòu)成的第8發(fā)明，由于并行進(jìn)行接收信元交換機(jī)內(nèi)傳遞和有關(guān)接收信元的信息傳遞和有關(guān)接收信元的信息傳遞，與原來相比較，可以在交換機(jī)內(nèi)以相同的工作速率進(jìn)行處理，控制變得容易，由于不像原來那樣進(jìn)行速率交換，所以，構(gòu)成也變得簡(jiǎn)單。


圖1是本發(fā)明的實(shí)施例的信元多路復(fù)用單元的功能構(gòu)成圖；圖2是現(xiàn)有的信元多路復(fù)用單元-輸出緩沖的功能構(gòu)成圖；圖3是現(xiàn)有的信元多路復(fù)用單元的功能構(gòu)成圖；圖4是現(xiàn)有的同時(shí)寫入抑制電路的功能構(gòu)成圖；圖5是現(xiàn)有的MUX(信元多路復(fù)用)單元的功能構(gòu)成圖；圖6是現(xiàn)有的ATM信元交換的功能構(gòu)成圖；圖7是現(xiàn)有的ATM信元交換的工作時(shí)序圖；圖8是現(xiàn)有的ATM交換機(jī)的功能構(gòu)成圖；圖9是現(xiàn)有的裝置內(nèi)信息附加方法的說明圖10是實(shí)施例的ATM信元交換中的線路速率組合控制的說明圖；圖11是實(shí)施例的信元多路復(fù)用-輸出緩沖的功能構(gòu)成圖；圖12是實(shí)施例的裝置內(nèi)信息附加方法的說明圖；圖13是實(shí)施例的同時(shí)寫入抑制電路的功能構(gòu)成圖；圖14是實(shí)施例的信元多路復(fù)用單元-輸出緩沖的功能構(gòu)成圖；圖15是實(shí)施例的信元多路復(fù)用單元-輸出緩沖的功能構(gòu)成圖；圖16是實(shí)施例的信元多路復(fù)用順序變換電路的信元格式變換的說明圖；圖17是實(shí)施例的線路處理動(dòng)作的說明圖；圖18是實(shí)施例的輸出緩沖型ATM信元交換的功能構(gòu)成圖；圖19是實(shí)施例的輸出緩沖型ATM信元交換的工作時(shí)序圖；圖20是實(shí)施例的信元多路復(fù)用存儲(chǔ)器的功能構(gòu)成圖；圖21是實(shí)施例的輸出順序控制電路的說明圖；圖22是實(shí)施例的輸出順序控制電路的工作時(shí)序圖圖23是實(shí)施例的組輸出順序變化方式的說明圖；圖24是實(shí)施例的輸出順序控制電路的說明圖；圖25是實(shí)施例的輸出順序控制電路的工作時(shí)序圖；圖26是實(shí)施例的ATM交換機(jī)的功能構(gòu)成圖。
下面用圖面說明這種發(fā)明的適當(dāng)實(shí)施例。
「構(gòu)成(1)」關(guān)于「對(duì)存儲(chǔ)器的同時(shí)寫入控制」，關(guān)于各部件，圖1是這一實(shí)施例的信元多路復(fù)用單元的功能構(gòu)成圖。在圖1中，ATM信元交換裝置由線路處理單元250-1～250-n、線路速率設(shè)定電路251、同時(shí)寫入抑制電路252、同時(shí)寫入抑制控制電路253、信元多路復(fù)用存儲(chǔ)器254、輸出順序控制電路255、多路復(fù)用順序變換電路256、模擬隨機(jī)模式發(fā)生電路257和選擇器258構(gòu)成。
圖1中的特征是為了抑制對(duì)信元多路復(fù)用存儲(chǔ)器254的同時(shí)寫入，設(shè)有同時(shí)寫入抑制電路252以及控制這個(gè)電路的同時(shí)寫入抑制控制電路253。
動(dòng)作說明(1a)用圖13的詳細(xì)的同時(shí)寫入抑制電路的功能構(gòu)成圖，說明上述(1)的構(gòu)成的「對(duì)存儲(chǔ)器的同時(shí)寫入抑制」。
在圖13中，ATM信元交換裝置主要由總線寬度變換電路351-1～351-n、同時(shí)寫入抑制電路352、同時(shí)寫入抑制控制電路353、信元多路復(fù)用存儲(chǔ)器360、多路復(fù)用存儲(chǔ)器控制電路365構(gòu)成。
信元多路復(fù)用存儲(chǔ)器360由存儲(chǔ)器361-1～361-n、輸出選擇電路364構(gòu)成。同時(shí)寫入抑制電路352由分配電路392和移位寄存器393構(gòu)成。
在圖13中，同時(shí)寫入抑制電路352及同時(shí)寫入抑制控制電路353相當(dāng)于圖1的同時(shí)寫入抑制電路252及同時(shí)寫入抑制控制電路253。
圖1綜合性地表示了全部的構(gòu)成，圖13為了較具體地表現(xiàn)實(shí)施例的工作，進(jìn)行了所需最小限度的描述。
總線寬度變換單元351-1～351-n具有簡(jiǎn)單地將信元輸入#1～#n交換為適用于信元多路復(fù)用單元內(nèi)部處理的比特寬度的功能。在輸入數(shù)據(jù)的幀350-1～350-n相位比較接近時(shí)，到達(dá)(寫入)各存儲(chǔ)器361-1～361-n的數(shù)據(jù)幾乎按相同的時(shí)序?qū)懙酱鎯?chǔ)器。
如同圖4的時(shí)序圖331示出的那樣，幾乎按同一的時(shí)序進(jìn)行對(duì)存儲(chǔ)器331-1～331-n的寫入。為了避免這種情況，像圖13示出的那樣，設(shè)立了同時(shí)寫入抑制電路352和控制該電路的同時(shí)寫入抑制控制電路353，下面說明這些動(dòng)作。
圖13表示同時(shí)寫入抑制電路352的內(nèi)部構(gòu)成。這種電路需要最大輸入數(shù)n個(gè)電路部分(1個(gè)電路部分、根據(jù)場(chǎng)合數(shù)個(gè)電路部分可以省略)。
為了適當(dāng)?shù)剡x擇寄存器的通過段數(shù)，內(nèi)部有多個(gè)輸入(A、B、C、D、……在實(shí)施例中，圖中將輸入條數(shù)設(shè)為4條，但沒有特別限制)，由可以發(fā)生必要延遲的移位寄存器393和接受同時(shí)寫入抑制控制電路353的指示，將數(shù)據(jù)送到適當(dāng)?shù)囊莆患拇嫫鬏斎氲姆峙潆娐?92構(gòu)成。
同時(shí)寫入抑制控制電路353監(jiān)視各輸入的(寫入)數(shù)據(jù)聚齊的時(shí)序，為了寫入請(qǐng)求(寫脈沖)在時(shí)間上均等，進(jìn)行錯(cuò)開對(duì)存儲(chǔ)器的寫入定時(shí)的工作。
這里說明一個(gè)更為詳細(xì)的具體實(shí)施例。首先監(jiān)視輸入#1的寫入時(shí)序，不給與這個(gè)數(shù)據(jù)遲延(因此，這里可以省略1個(gè)電路部分)。然后，將輸入#2的寫入時(shí)序與輸入#1的寫入時(shí)序相比較，有相同的時(shí)序時(shí)，將該寫入延遲(單位時(shí)間部分可以解釋為1個(gè)時(shí)鐘部分)。
下面將#3輸入與輸入#1和給予了必要延遲后的輸入#2比較，如果同一時(shí)間內(nèi)有相同的定時(shí)，就使其延遲1個(gè)時(shí)鐘部分。再次比較延遲后的時(shí)序和那個(gè)以前設(shè)定的#1、#2間的時(shí)序，存在同一時(shí)間內(nèi)的相同時(shí)序時(shí)，進(jìn)一步延遲1個(gè)時(shí)鐘。一直使這種相同的處理重復(fù)到輸入#n為止。
但是，當(dāng)信元輸入數(shù)n大且分散的時(shí)鐘數(shù)小時(shí)，同一個(gè)時(shí)間內(nèi)存在多個(gè)寫脈沖則是不可避免的。例如，在構(gòu)成了16輸入的ATM信元交換的場(chǎng)合，如果假設(shè)允許寫入時(shí)序(時(shí)鐘)有8個(gè)時(shí)鐘部分(假設(shè)將內(nèi)部總線展開為8倍寬度)，那么，在同一時(shí)序上就有2個(gè)寫脈沖存在。
在這種場(chǎng)合，上述的處理是為同一時(shí)間內(nèi)不存在3個(gè)以上的寫入脈沖而工作的(由于最初不對(duì)2個(gè)輸入進(jìn)行控制，所以，此時(shí)可以省略2個(gè)電路部分)。
在同一時(shí)間內(nèi)最多可以設(shè)定n個(gè)寫脈沖數(shù)，很大程度上依賴于其硬件構(gòu)成，但不必變更基本的設(shè)想。
「構(gòu)成(1)、(1a)的效果」根據(jù)上述的對(duì)存儲(chǔ)器同時(shí)寫入抑制的構(gòu)成，通過在信元多路復(fù)用單元信元多路復(fù)用存儲(chǔ)器254的前段設(shè)定同時(shí)寫入抑制電路252、以及控制該電路的同時(shí)寫入抑制控制電路253，避免了信元多路復(fù)用單元中的以存儲(chǔ)器寫入為起因的急劇電流變化，所以，可以降低由電源電壓變動(dòng)產(chǎn)生的信號(hào)電平波動(dòng)以及到信號(hào)線上的噪音重疊等等。
由于不需要超出以上必需的電源單元的強(qiáng)化，所以，可以簡(jiǎn)單地構(gòu)成電源單元，制造容易，降低成本。
「構(gòu)成(2)」圖11是這一實(shí)施例的信元多路復(fù)用單元-輸出緩沖單元的功能構(gòu)成圖。在圖11中，ATM信元交換裝置主要由信元多路復(fù)用單元800和輸出緩沖單元主810A、輸出緩沖單元從820A、輸出緩沖單元主810B、輸出緩沖單元從屬820B、輸出緩沖主側(cè)多路復(fù)用(TD)總線855和輸出緩沖單元從屬側(cè)多路復(fù)用(TD)總線856所構(gòu)成。
信元復(fù)用單元800由信元多路復(fù)用存儲(chǔ)器801、模擬隨機(jī)模式發(fā)生電路802、信元多路復(fù)用順序變換電路803和選擇器804構(gòu)成。
輸出緩沖入單元主810A由分配電路811A、緩沖存儲(chǔ)器812A、隨機(jī)模式檢查電路813A、信元分配電路814A、地址參照電路815A和輸出緩沖控制電路816A構(gòu)成。輸出緩沖單元主810B也是相同的構(gòu)成。
輸出緩沖單元從820A由分配電路821A、緩沖存儲(chǔ)器822A和隨機(jī)模式檢查電路823A構(gòu)成。輸出緩沖單元從820B也是相同的構(gòu)成。
圖11的特點(diǎn)是為了易于實(shí)現(xiàn)DMUX(信元多路復(fù)用分離)功能，將DMUX單元分割成多塊810A、820A～810B、820B來構(gòu)成。
基于這種構(gòu)成，在第1實(shí)施例中，已經(jīng)進(jìn)行了復(fù)數(shù)分割的DMUX將其中的一個(gè)設(shè)定為主用，另外的控制一個(gè)或多個(gè)的為從用。
作為第2實(shí)施例，已經(jīng)進(jìn)行了復(fù)數(shù)分割的DMUX是在其功能上分別引入信元信頭信息并各獨(dú)立地工作而構(gòu)成的。
「動(dòng)作說明」(2a)關(guān)于上述的(2)的構(gòu)成「DMUX的分割」，首先說明「第1實(shí)施例和第2實(shí)施例共同的內(nèi)容」。這里與原來的構(gòu)成一樣，MUX單元在TD總線上將輸入#1～#n進(jìn)行信元復(fù)用后發(fā)出。實(shí)施例的圖14、圖15表示將DMUX(信元復(fù)用分離)分離成2個(gè)的例子。
此時(shí)，增加了多路復(fù)用總線1034、1035的結(jié)果與圖2的多路復(fù)用總線113相同。即，為了對(duì)復(fù)數(shù)DMUX分離信息，考慮了簡(jiǎn)單地分離多路復(fù)用總線。
例如，如果復(fù)用后的TD總線寬度為100比特寬，就由第1的DMUX處理第1比特～第m比特，由第2的DMUX處理第(m＋1)比特～第100比特的連接。此時(shí)，如圖2給出的那樣，信元數(shù)據(jù)交換所需的信頭信息在信元數(shù)據(jù)起始附近匹配，但是，信頭信息存在著分散為2個(gè)以上的DMUX輸入的可能性。
(第1實(shí)施例)圖14是第1實(shí)施例的信元多路復(fù)用單元-輸出緩沖單元的功能構(gòu)成圖。在圖14中，ATM信元交換裝置主要由信元多路復(fù)用單元1000、輸出緩沖單元主1010A、1010B、輸出緩沖單元從1020A、1020B、輸出緩沖主側(cè)多路復(fù)用(TD)總線1034、和輸出緩沖從屬側(cè)多路復(fù)用(TD)總線1035構(gòu)成。
信元多路復(fù)用單元1000由信元多路復(fù)用存儲(chǔ)器1001、信元多路復(fù)用順序變換電路1002、選擇器1003和模擬隨機(jī)模式發(fā)生電路1004構(gòu)成。
輸出緩沖單元主1010A由分配電路1011A、緩沖存儲(chǔ)器1012A、信元分配電路1013A和隨機(jī)模式檢查電路1014A、輸出緩沖控制電路1015A和地址參照電路1016A構(gòu)成。輸出緩沖單元1010B也是相同的構(gòu)成。
輸出緩沖單元從屬1020A由分配電路1021A、緩沖存儲(chǔ)器1022A和隨機(jī)模式檢查電路1024A構(gòu)成。輸出緩沖單元從屬1020B也是相同的構(gòu)成。
在這些已經(jīng)復(fù)數(shù)配備的DMUX中，將其中的一個(gè)定義為主，剩下的定義為從屬。只是主DMUX輸出TD總線上的全部信頭信息，(實(shí)線＋虛線如果只是實(shí)線覆蓋了信頭部分，就不需要)，進(jìn)行信元分離所需的信頭解析處理。根據(jù)這種處理結(jié)果，主DMUX進(jìn)行TD總線上的DMUX承擔(dān)的(被連接的)TD總線數(shù)據(jù)(實(shí)線)的處理(緩沖存儲(chǔ)器1012A、1012B控制)。
從屬側(cè)根據(jù)主側(cè)的指示處理已經(jīng)連接的TD總線(實(shí)線)剩余部分。緩沖存儲(chǔ)器1022A、1022B根據(jù)主用的指示進(jìn)行管理。并且，最后已經(jīng)分離的信元在圖14中通過數(shù)據(jù)線1050，作為由主側(cè)匯集的信元數(shù)據(jù)復(fù)原。
(構(gòu)成(2)、(2a)的第1實(shí)施例的效果)關(guān)于DMUX(信元多路復(fù)用分離)功能的分割，輸出緩沖型ATM信元交換裝置的輸出緩沖單元處理的多路復(fù)用總線分割為復(fù)數(shù)個(gè)DMUX，將其中的一個(gè)設(shè)定為主，將其他設(shè)定為從屬，主DMUX通過輸入信元分離所需的全部信頭信息，采用控制從屬DMUX的方法，可以消除功能實(shí)現(xiàn)時(shí)由于I/O(輸入輸出)數(shù)限制而難以實(shí)現(xiàn)LSI化的限制。
由于只在一個(gè)主DMUX配備信元交換所需的輸出緩沖控制功能，所以，從DMUX的硬件能做得非常小。
由于可以按照多路復(fù)用總線的總線寬度設(shè)定必須的從DMUX的數(shù)量，故可以期待提高交換裝置構(gòu)成方面的靈活性。
(第2實(shí)施例)圖15是第2實(shí)施例的信元多路復(fù)用單元-輸出緩沖單元的功能構(gòu)成圖。在圖15中，ATM信元交換裝置主要由信元多路復(fù)用單元1000、輸出緩沖單元主1010A、1010B、輸出緩沖單元從屬1020A、1020B、輸出緩沖單元主側(cè)多路復(fù)用(TD)總線1034、輸出緩沖從屬側(cè)多路復(fù)用(TD)總線1035構(gòu)成。
信元多路復(fù)用單元1000由信元多路復(fù)用存儲(chǔ)器1001、信元多路復(fù)用順序變換電路1002、選擇器1003、模擬隨機(jī)模式發(fā)生電路1004構(gòu)成。
輸出緩沖單元主1010A由分配電路1011A、緩沖存儲(chǔ)器1012A、信元分配電路1013A和隨機(jī)模式檢查電路1014A、輸出緩沖控制電路1015A、地址參照電路1016A構(gòu)成。輸出緩沖單元主1010B也是相同的構(gòu)成。
輸出緩沖單元從1020A由分配電路1021A、緩沖存儲(chǔ)器1022A、信元分配電路1023A、隨機(jī)模式檢查電路1024A、輸出緩沖控制電路1025A和地址參照電路1026A構(gòu)成。輸出緩沖單元從1020B也是相同的構(gòu)成。
在連接處理分割成的復(fù)數(shù)TD總線的數(shù)據(jù)的復(fù)數(shù)DMUX的輸出緩沖型信元交換裝置中，分別引入已分割的TD總線(實(shí)線)，并具有個(gè)別引入(虛線)含有TD總線信頭信息部分的構(gòu)成(在圖15中，用虛線表示的信息是引入實(shí)線部分連接得不到的信頭信息的路由)。
由于各DMUX分別輸入信元分離所需的信頭信息，所以，與其他的DMUX獨(dú)立動(dòng)作。由于可以分別獨(dú)立動(dòng)作，從而不需要各DMUX間的信息傳遞(圖15的從緩沖存儲(chǔ)器1022A、1022B延伸出的虛線表示可以將應(yīng)該輸出的信元數(shù)據(jù)集中到一個(gè)主側(cè))。
(采用(2)、(2a)的第2實(shí)施例的效果)關(guān)于DMUX的分割，輸出緩沖型ATM信元交換裝置的輸出緩沖單元將應(yīng)處理的多路復(fù)用總線分割為復(fù)數(shù)的DMUX，各DMUX通過輸入主DMUX要處理的已經(jīng)分割的多路復(fù)用總線和信元分離所需的信頭信息全部，采用分別獨(dú)立工作的方法，可以消除功能實(shí)現(xiàn)時(shí)由于I/O(輸入輸出)數(shù)限制而難以實(shí)現(xiàn)LSI化的限制。
由于各DMUX(信元多路復(fù)用分離)可以獨(dú)立工作，所以，不需要DMUX間的信息傳輸路由。
由于可以根據(jù)多路復(fù)用總線的總線寬度，設(shè)定必須的DMUX數(shù)量，可以提高交換裝置構(gòu)成上的自由度。
「構(gòu)成(3)」關(guān)于部件(parts)間的連接，為了平時(shí)可以監(jiān)視圖1的輸出TD總線259(圖11的855、856)的正常性，MUX單元由模擬隨機(jī)模式(或固定模式)發(fā)生電路257(或圖11的802)以及在與主信息不同的其他時(shí)隙將隨機(jī)模式(或固定模式)裝載到TD總線上的選擇器258(或圖11的804)而構(gòu)成。
為了在DMUX單元檢查模擬隨機(jī)(或固定)模式，設(shè)立了由主信息分離檢查信息的圖11的分配電路811A、821A～811B和檢查其內(nèi)容的隨機(jī)(或固定)模式檢查電路813A、823A～813B、823B。(3a)用圖11的信元多路復(fù)用-輸出緩沖單元的功能構(gòu)成圖說明上述(3)的構(gòu)成「TD總線正常性的平常監(jiān)視」。信元多路復(fù)用單元800將輸入信元多路復(fù)用輸出到多路復(fù)用總線855、856上。復(fù)用數(shù)據(jù)的起始根據(jù)信元輸出標(biāo)準(zhǔn)幀850、853送出。
在將輸入#1～#n多路復(fù)用輸出到多路復(fù)用總線上的場(chǎng)合，為了在下個(gè)標(biāo)準(zhǔn)幀的起始之前存在空閑區(qū)，而規(guī)定復(fù)用側(cè)(如果將TD總線的傳輸容量設(shè)定為高于輸入容量的總和，就可以簡(jiǎn)單地作成空閑區(qū)。例如，當(dāng)輸入容量為1Gbit/s時(shí)，可以將TD總線的傳輸容量設(shè)定為1.1Gbit/s等。要想不變更時(shí)鐘頻率達(dá)到上述目的，那么增加一些TD總線的總線寬度便能實(shí)現(xiàn))。
在此實(shí)施例中，對(duì)TD總線的信元數(shù)據(jù)未匹配的區(qū)域(空閑區(qū))，由選擇器804用空閑區(qū)的時(shí)序?qū)⑿旁嗦窂?fù)用單元800的模擬隨機(jī)模式發(fā)生電路802產(chǎn)生的模擬隨機(jī)模式裝載在TD總線上發(fā)送。
輸出緩沖單元810A、820A、810B、820B識(shí)別標(biāo)準(zhǔn)幀隨機(jī)圖象已經(jīng)匹配的區(qū)域(空閑區(qū))位置。
輸出緩沖單元的各分配電路811A、821A、811B、821B按空閑區(qū)的時(shí)序，將隨機(jī)模式的內(nèi)容傳送給隨機(jī)模式檢查電路813A、823A、813B、823B。
隨機(jī)模式檢查電路如果用與信元多路復(fù)用單元的模擬隨機(jī)模式發(fā)生電路802生成的模式(例如由X23＋1、X8＋X＋1等生成多項(xiàng)式導(dǎo)出的隨機(jī)數(shù))相同的生成多項(xiàng)式進(jìn)行檢驗(yàn)的話，就能檢出錯(cuò)誤。
在此實(shí)施例中，雖然表現(xiàn)為模擬隨機(jī)模式，但是，既便使用0→1→0的固定模式(包括最低1次0→1的變遷，最低1次1→0的變遷)，也沒有任何問題。此時(shí)，模擬隨機(jī)模式發(fā)生電路802改讀為固定模式發(fā)生電路好些。
由本實(shí)施例看出，既便不分割為復(fù)數(shù)DMUX，也可以像圖2中的那樣直接適用于DMUX還未分割的場(chǎng)合。
「構(gòu)成(3)、(3a)的效果」關(guān)于TD總線正常性的平時(shí)監(jiān)視問題，通過在信元多路復(fù)用單元設(shè)定模擬隨機(jī)(固定)模式發(fā)生電路802以及在多路復(fù)用總線的空閑區(qū)插入上述隨機(jī)(固定)模式的選擇器804、在輸出緩沖單元設(shè)定從多路復(fù)用總線的空閑區(qū)中選出隨機(jī)(固定)模式的分配電路811A、821A、811B、821B以及檢查其模式的隨機(jī)(固定)模式檢查電路813A、813B、823A、823B，可以平時(shí)監(jiān)視輸出緩沖型ATM信元交換裝置的多路復(fù)用總線單元的正常性。
由于容易進(jìn)行異常的多路復(fù)用總線單元的解析?？稍诠收习l(fā)生時(shí)縮短查明原因的期間，并能縮短大量生產(chǎn)時(shí)的出廠檢查工序。
「構(gòu)成(4)」由于容易進(jìn)行輸出緩沖器的控制，為了將已經(jīng)復(fù)數(shù)分離的TD總線855、856上的信頭信息集中在輸出緩沖單元主810A、810B側(cè)，在TD總線上設(shè)有轉(zhuǎn)換多路復(fù)用信頭信元多路復(fù)用順序的多路復(fù)用順序變換電路256(圖1)和圖11的803 。
在DMUX單元的輸出緩沖單元主810A、810B(圖11)，為了控制一個(gè)或多個(gè)輸出緩沖單元從820A、820B(圖11)，以已經(jīng)參照的地址為基礎(chǔ)，設(shè)有產(chǎn)生控制信號(hào)的輸出緩沖控制電路816A、816B(圖11)。(4a)關(guān)于上述的(4)的構(gòu)成的「信元數(shù)據(jù)的地址處理」，在像圖2那樣分割已經(jīng)復(fù)用的TD總線，像圖11那樣引入復(fù)數(shù)DMUX時(shí)，存在著表示信元地址等信頭信息分割為復(fù)數(shù)的DMUX輸入的情況。
例如，信頭在CCITT建議中有5字節(jié)＝40比特的部分。在與一個(gè)DMUX相連的TD總線的寬度未滿40比特時(shí)，信元交換所需的信頭信息要跨多個(gè)DMUX輸入。圖11是已經(jīng)集中在主側(cè)的圖。
由于使信頭信息集中在一個(gè)DMUX，所以，信元多路復(fù)用單元800的信元多路復(fù)用順序變換電路803在將輸入信元#1～#n復(fù)用時(shí)，信頭信息可以全部像在主側(cè)多路復(fù)用總線855側(cè)匹配那樣復(fù)用。
具體地講，如圖16(b)(實(shí)施例)示出的那樣，與簡(jiǎn)單多路復(fù)用(圖16(a)以前)的場(chǎng)合不同，為了能在主側(cè)多路復(fù)用總線上多路復(fù)用信頭信息的全部，改變了多路復(fù)用規(guī)則。圖16以字節(jié)(8比特)單位的多路復(fù)用規(guī)則為例給出，但未必需要按此單位復(fù)用。
而且，可以只在已分割的DMUX的主側(cè)有地址參照功能815A、815B(圖11)。DMUX主輸出緩沖控制電路816A、816B(圖11)讀信頭信息，判斷是否需要寫到主存儲(chǔ)器。
同時(shí)，對(duì)從屬側(cè)發(fā)送必要的緩沖存儲(chǔ)器控制信號(hào)。所以，從屬側(cè)不參照地址信息也能處理TD總線的復(fù)用數(shù)據(jù)。輸出緩沖控制電路816A、816B還控制緩沖存儲(chǔ)器的信元數(shù)據(jù)讀出。由主側(cè)、從屬側(cè)分別讀出的信元數(shù)據(jù)作為集中在主側(cè)的基礎(chǔ)信元數(shù)據(jù)再現(xiàn)。
「構(gòu)成(4)、(4a)的效果」關(guān)于信元數(shù)據(jù)的地址處理，在由一個(gè)信元多路復(fù)用單元和已經(jīng)復(fù)數(shù)分割的輸出緩沖單元構(gòu)成的輸出緩沖型ATM信元交換裝置中，輸出緩沖單元的主DMUX為了獲取必要的信頭信息的全部，通過在信元多路復(fù)用單元設(shè)立信元多路復(fù)用順序變換電路，可以從從屬DMUX中刪除引入信頭信息時(shí)所需要的無用的配線。
由于可以只在一個(gè)主DMUX中配備信元交換所需的輸出緩沖控制功能，可以將從屬DMUX的硬件減少到很小。
「構(gòu)成(5)」圖10是ATM信元交換裝置的功能構(gòu)成圖。在圖10中，ATM信元交換裝置主要由信元多路復(fù)用單元920、輸出緩沖單元927、信元多路復(fù)用(TD)總線932構(gòu)成。
信元多路復(fù)用單元920由線路處理單元903-1～903-n、信元多路復(fù)用存儲(chǔ)器907、線路速率設(shè)定電路912、輸出順序控制電路913構(gòu)成。輸出緩沖單元927由地址參照電路928、緩沖存儲(chǔ)器929、信元分配電路930、線路處理單元923-1～923-n、輸出緩沖控制電路931和線路速率設(shè)定電路925構(gòu)成。
其特征在于為了連接不同速率的線路，在MUX單元設(shè)立了線路處理單元903-1～903-n(圖10)以及控制線路處理單元用的線路速率設(shè)定電路912。還在DMUX單元(與MUX單元進(jìn)行相反的動(dòng)作)設(shè)定了線路處理單元923-1～923-n以及線路速率設(shè)定電路925。(5a)關(guān)于上述(5)的構(gòu)成的「不同速率線路的連接」，圖10是實(shí)施例的線路速率組合控制電路的功能構(gòu)成圖。在此圖中，首先說明信元的流程。由輸入電路901-1～901-n輸入的信元經(jīng)由信元多路復(fù)用單元920、TD總線932、輸出緩沖單元927、傳送到輸出線路921-1～921-n。
已由信元多路復(fù)用920輸入的信元數(shù)據(jù)供給線路處理單元903-1～903-n。在線路處理單元#1～#n，通過線路速度設(shè)定電路912的設(shè)定進(jìn)行線路處理，將信元送到信元多路復(fù)用存儲(chǔ)器907。在信元多路復(fù)用存儲(chǔ)器907中，根據(jù)輸出順序控制電路913的控制，將信元送到TD總線932。
TD總線932上的信元數(shù)據(jù)根據(jù)該地址信息進(jìn)入輸出緩沖單元927。在輸出緩沖單元927中，根據(jù)輸出緩沖控制電路931的控制，通過地址參照電路928、緩沖存儲(chǔ)器929、信元分配電路930送到線路處理單元923-1～923-n。在線路處理單元923-1～923-n中，根據(jù)線路速率設(shè)定電路925進(jìn)行了信元多路復(fù)用單元920的線路處理單元903-1～903-n的逆處理后，將信元發(fā)送到輸出線路。
以上是信元流的說明圖。下面具體說明信元多路復(fù)用單元920的線路處理單元903-1～903-n。
由于以信元輸入速率為同一數(shù)據(jù)率為前提，例如，如果現(xiàn)在將數(shù)據(jù)率設(shè)為mv，就可以將速率mv的信元收容到1線路，將速率V的信元收容到m線路。如果將線路處理單元903-1～903-n的總輸入條數(shù)規(guī)定為mb，速率mv的信元就可以用mb并聯(lián)輸入，速率v的信元用b并聯(lián)輸入。
這樣，不改變線路處理單元輸入的物理接口就可以通過適應(yīng)輸入信元速率的比特寬度來輸入信元，處理復(fù)數(shù)速率信元。
輸出緩沖單元927的線路處理單元923-1～923-n也是一樣，如果將總輸出條數(shù)規(guī)定為mb，那么，速率mv的信元就可以按mb并聯(lián)輸出，速率v的信元按b并聯(lián)輸出。這樣“不改變線路處理單元輸出的物理接口，就可以通過適應(yīng)輸出信元速率的比特寬度來輸出信元，處理復(fù)數(shù)速率信元”。
圖17(a)、(b)表示信元多路復(fù)用單元920的線路處理單元903-1～903-n的動(dòng)作，并且，在圖17(a)中，當(dāng)用1條線路輸入了速率mv的信元時(shí)，由線路處理單元輸出進(jìn)行了所需總線寬度變換(如果需要，就進(jìn)行速率變換)的信元數(shù)據(jù)。
在圖17(b)中，當(dāng)速率v信元進(jìn)行了4線輸入時(shí)，要由線路處理單元進(jìn)行信元多路復(fù)用，進(jìn)行必要的總線寬度變換(如果需要，就進(jìn)行速率交換)，從信元數(shù)據(jù)1開始，順序從前填塞，并列交換信元數(shù)據(jù)、輸出信元。此時(shí)，線路處理單元輸出數(shù)據(jù)1303和1313(圖17)的總線寬度x線路速率相同，相位也一致。
圖17(c)、(d)表示輸出緩沖單元927的線路處理單元923-1～923-n的動(dòng)作。并且進(jìn)行信元多路復(fù)用單元920的線路處理單元903-1～903-n的逆動(dòng)作。
下面，返回到圖10說明線路速率設(shè)定電路912及925。這些線路速率設(shè)定電路912、925具有保持寄存器，具有保持規(guī)定是在硬件上設(shè)定還是在軟件上設(shè)定線路速率的信息功能。根據(jù)其信息，對(duì)各線路處理單元發(fā)送設(shè)定值。
根據(jù)各線路處理單元設(shè)定的值，在信元多路復(fù)用單元920的線路處理單元中，判別輸入側(cè)的線路速率，在輸出緩沖單元中判別輸出側(cè)的線路速率，進(jìn)行信元多路復(fù)用/分離(如果需要，就進(jìn)行速率變換)。
下面說明輸出順序控制電路913。在將信元數(shù)據(jù)輸出到TD總線上時(shí)，需要對(duì)各條線路處理單元?dú)w納輸出。輸出順序控制電路913在讀出了線路處理單元(#1)903-1的信元數(shù)據(jù)組以后，變更控制信號(hào)，然后讀出線路處理單元(#2)903-2的信元數(shù)據(jù)組，以后進(jìn)行按順序讀出的控制。
「構(gòu)成(5)(5a)的效果」關(guān)于不同速率線路的接入，在信元多路復(fù)用單元中設(shè)有線路處理單元及控制線路處理單元的線路速率設(shè)定電路，同時(shí)，通過在輸出緩沖單元設(shè)定與信元多路復(fù)用單元相反動(dòng)作的線路處理單元以及控制線路處理單元的線路速度設(shè)定電路，可以在信元多路復(fù)用單元的輸入單元中處理復(fù)數(shù)的速率序列。
由于是利用相同硬件，可在軟件上設(shè)定線路速率的構(gòu)成(可以固定硬件)，所以，可以提高系統(tǒng)設(shè)計(jì)上的靈活性。
「構(gòu)成(6)」為了消除通信質(zhì)量的偏倚改變圖1的TD總線259上多路復(fù)用的信元順序，設(shè)置了用來變更由信元多路復(fù)用存儲(chǔ)器254讀出的順序的輸出順序控制電路255。(6a)關(guān)于上述(6)的構(gòu)成的「通信質(zhì)量均勻化」，圖18是用于第1實(shí)施例的通信質(zhì)量均勻化的功能構(gòu)成圖。在圖18中，ATM信元交換裝置主要由信元多路復(fù)用單元1404、輸出緩沖單元1409、1410、1411、…信元多路復(fù)用(TD)總線1408構(gòu)成。并且圖19是圖18的工作時(shí)序圖。
(第1實(shí)施例)首先，信元1～信元n 1401～1403由信元多路復(fù)用單元1404送出。信元1～信元n不需要相位一致。信元一旦由信元多路復(fù)用單元1404送出，就存儲(chǔ)到信元多路復(fù)用存儲(chǔ)器1405。已經(jīng)存儲(chǔ)的信元通過輸出順序控制電路1406的控制，作為輸出數(shù)據(jù)1407輸出到TD總線1408。
輸出順序控制電路1406具有按每1幀周期變更信元讀出順序的功能。例如，在圖19的工作時(shí)序圖中，如同信元多路復(fù)用單元輸出數(shù)據(jù)1425那樣，在某幀周期中，從信元1開始讀出，那么下個(gè)幀周期就從信元2開始讀出。
此時(shí)，能寫入到信元多路復(fù)用單元緩沖存儲(chǔ)器的信元數(shù)據(jù)在第1幀周期為信元2，在第2幀周期為信元3，每個(gè)幀周期都選擇不同的信元輸入線路。
圖20是本實(shí)施例的具體功能構(gòu)成圖。在圖20中，已由信元輸入#1～#n輸入的信元數(shù)據(jù)1501～1503分別存儲(chǔ)到存儲(chǔ)器1501～1507，通過輸出照序控制電路1509的控制，從輸出選擇電路1508讀出，將信元多路復(fù)用單元的輸出數(shù)據(jù)1510輸出到TD總線1511。
輸出順序控制電路1509也可以用圖21(a)和圖21(b)給出的構(gòu)成實(shí)現(xiàn)。在圖21(a)中，通過采用加法器1521和讀地址計(jì)數(shù)器1522，可以按每個(gè)幀周期將讀出信元的順序一周期一個(gè)地變?yōu)楹蠓?參照?qǐng)D22信元多路復(fù)用單元輸出數(shù)據(jù)1542)。
即，將表示信元起始的幀作為載入(LOAD)信號(hào)，從加法器1521讀出最初讀出的信元的地址(或輸出選擇電路的輸入路由號(hào))，然后按順序讀下去。加法器1521具有每來1幀就加一的構(gòu)造。
在圖21(b)中，可以用讀地址計(jì)數(shù)器1531按每個(gè)幀周期將讀出信元的順序一周期一個(gè)地變?yōu)榍胺?參照?qǐng)D22信元多路復(fù)用單元輸出數(shù)據(jù)1543)。即，將幀信號(hào)作為保持信號(hào)使用，在幀進(jìn)入的地方保持輸出轉(zhuǎn)換信號(hào)。因而此時(shí)，連續(xù)2次讀出相同地址(或輸出選擇電路的輸入路由號(hào))。
(第1實(shí)施例的效果)關(guān)于通信質(zhì)量的均勻化，由于在信元多路復(fù)用單元中設(shè)有輸出順序控制電路1509，具有按每1幀周期變更信元讀出順序的功能，所以，在某特定時(shí)隙上匹配的信元數(shù)據(jù)根據(jù)幀的周期而不同，設(shè)有了特定的信元輸入線路的優(yōu)先度高的情況，認(rèn)為保證了通信平等性。
(第2實(shí)施例)關(guān)于應(yīng)用于具有象上述第1實(shí)施例那樣的信元讀出順序變更，具有如圖10示出的那樣的線路處理單元并具有將輸入線路劃分為組構(gòu)成的裝置的場(chǎng)合，進(jìn)行說明如下。
在圖10那種構(gòu)成的裝置場(chǎng)合，如果簡(jiǎn)單地對(duì)每個(gè)信元變更讀出順序，則會(huì)因?yàn)榘l(fā)生信元順序逆轉(zhuǎn)而不令人滿意。例如，圖10在組(2)901-2的線路中，必順也將信元21、信元22、…信元2m的順序保持在TD總線932上。
然而，如果完全不進(jìn)行讀出順序變更，就會(huì)發(fā)生上述的特定的輸入線路的優(yōu)先級(jí)變高的問題，而不能保持通信的平等性。因此，這里提出了“不變更組內(nèi)信元讀出順序，而變更組間信元讀出順序的方法?！眻D23-圖25是第2實(shí)施例的說明圖。組1～組n的輸入線路分別與線路處理單元(#1)～(#n)1602-1～1602-n相連，線路處理單元(#1)～(#n)1602-1～1602-n與信元多路復(fù)用存儲(chǔ)器1607相連，信元多路復(fù)用存儲(chǔ)器1607的輸出與TD總線1612相連。
輸出順序控制電路1608與信元多路復(fù)用存儲(chǔ)器1607相連，將控制讀出順序的信號(hào)送給信元多路復(fù)用存儲(chǔ)器1607。輸出順序控制電路1608的構(gòu)成要能夠由每組讀出。在上述的第1實(shí)施例的電路中，像圖24(a)、(b)示出的那樣，追加使能(enable)(EN)信號(hào)，可以按組單位變化輸出轉(zhuǎn)換信號(hào)。
通過這種控制，可在圖24(a)的電路構(gòu)成中得到圖25的輸出數(shù)據(jù)1642，在圖24(b)的電路構(gòu)成中得到圖25的輸出數(shù)據(jù)1643，按組變更讀出順序，便能輸出數(shù)據(jù)。這里雖然以計(jì)數(shù)器為基礎(chǔ)構(gòu)成電路并按順序變更讀出線路，但也可以采用隨機(jī)模式發(fā)生電路等來隨機(jī)變更讀出的路由。
(第2實(shí)施例的效果)關(guān)于通信質(zhì)量均勻化，因?yàn)閷?duì)信元多路復(fù)用單元設(shè)立每組變更讀出順序的輸出順序控制電路913，在具有線路處理單元903、923等、采用復(fù)數(shù)速率序列的裝置中，由于不發(fā)生組內(nèi)的信元順序逆轉(zhuǎn)，就能變更每組的讀出順序，所以，不存在將特定的信元輸入線路優(yōu)先級(jí)提高的問題，可以保障通信的平等性。
「構(gòu)成(7)」如同圖12所示，為了采用與信元數(shù)據(jù)相同的處理而不增加信元字?jǐn)?shù)，傳遞與各信元數(shù)據(jù)相關(guān)的裝置內(nèi)信息，所以，采用在信元數(shù)據(jù)橫側(cè)附加所需的裝置內(nèi)信息的方式。
裝置內(nèi)(交換機(jī)內(nèi))信息是指為了規(guī)定例如如何在ATM交換機(jī)內(nèi)處理接收信元，是否確保該交換機(jī)的質(zhì)量或性能等的信息。更具體地可以列舉諸如規(guī)定有關(guān)接收信元的處理延遲時(shí)間的規(guī)定信息，規(guī)定接收信元的信元廢棄率等等的信息。(7a)關(guān)于上述(7)構(gòu)成的「裝置內(nèi)信息的給予方法」，圖26表示實(shí)施例的ATM交換機(jī)的裝置互連圖。信元數(shù)據(jù)653按照接收LC651、ATM交換650、發(fā)送LC652的順序通過。此時(shí)，與信元數(shù)據(jù)653同步由接收LC651將裝置內(nèi)信息659送到發(fā)送LC652。
裝置內(nèi)信息659不是追加到信元數(shù)據(jù)653，而是與信元數(shù)據(jù)653并行送出。由于這種構(gòu)成通過接收LC651、ATM交換650、發(fā)送LC652，不改變工作速率，所以可以用相同系統(tǒng)時(shí)鐘658進(jìn)行控制。
還可以減少速率變換緩沖器、時(shí)鐘速率變換器等硬件量。在裝置內(nèi)信息量增加時(shí)，容易對(duì)應(yīng)增加比特寬度等。
圖12是該實(shí)施例的ATM變換機(jī)內(nèi)的信元傳送格式。裝置內(nèi)信息703與信元數(shù)據(jù)705并行。因此，在標(biāo)準(zhǔn)幀702的1幀期間T，由于信元數(shù)據(jù)705的速率與附加裝置內(nèi)信息之前一樣，所以，控制較為容易。
在ATM信元交換中，如同圖11示出的那樣，可以設(shè)定為預(yù)先獲取裝置內(nèi)信息851的構(gòu)成。
「構(gòu)成(7)、(7a)的效果」關(guān)于裝置內(nèi)信息的給予方法。由于采用與信元數(shù)據(jù)有相同的處理、將與信元數(shù)據(jù)相關(guān)的裝置內(nèi)信息與信元數(shù)據(jù)并行送出的構(gòu)成，所以，可在整個(gè)裝置內(nèi)用相同的工作速率進(jìn)行通信，控制變得容易。
由于不進(jìn)行速率交換，可以減少進(jìn)行速率變換時(shí)需要的硬件，實(shí)現(xiàn)裝置小型化。
由于從信元數(shù)據(jù)中分離裝置內(nèi)信息，所以，可以適應(yīng)裝置內(nèi)信息量增加的場(chǎng)合。這樣可以提高ATM交換機(jī)的質(zhì)量或性能。
(其他實(shí)施例)(1)在以上實(shí)施例中，以輸出緩沖型ATM信元交換為例進(jìn)行了說明，但在用于其他共通緩沖型ATM信元交換時(shí)也是有效的。
(2)上述的緩沖存儲(chǔ)器也可以通過FIFO(Fast In Fast Out)存儲(chǔ)器等實(shí)現(xiàn)。還可以將SRAM、DRAM、移位寄存器等組合起來來實(shí)現(xiàn)。
(3)上述實(shí)施例的電路使用CMOS的IC和GaAs的IC等，可以實(shí)現(xiàn)低功耗、高速工作、高集成化。
「發(fā)明效果」如上面所述，第1發(fā)明的ATM信元交換裝置具有控制輸入信元同時(shí)寫入到信元多路復(fù)用存儲(chǔ)器的同時(shí)寫入控制裝置，由于不在特定時(shí)間內(nèi)集中對(duì)信元多路復(fù)用存儲(chǔ)器進(jìn)行信元寫入，可以避免以對(duì)信元多路復(fù)用存儲(chǔ)器寫入為起因的急劇電流變化，降低供電線路基準(zhǔn)電壓變動(dòng)引起的信號(hào)電平起伏及對(duì)信號(hào)線的噪聲重疊等。
第2發(fā)明的ATM信元交換裝置將多路復(fù)用總線進(jìn)行復(fù)數(shù)分割，由已經(jīng)分割的一個(gè)多路復(fù)用總線將信元供給主用輸出緩沖單元，由已經(jīng)分割的剩余多路復(fù)用總線將信元供給從用輸出緩沖單元，主用輸出緩沖單元獲取信元多路復(fù)用分離所需的信頭信息全部，進(jìn)行信元多路復(fù)用分離輸出，從用輸出緩沖單元通過主用輸出緩沖單元的控制信號(hào)接受信元多路復(fù)用分離控制，進(jìn)信元多路復(fù)用分離，將信元供給主用輸出緩沖單元。
采用這種構(gòu)成，容易進(jìn)行LSI化。
第3發(fā)明的ATM信元交換裝置，將多路復(fù)用總線復(fù)數(shù)分割，由已分割的一個(gè)多路復(fù)用總線將信元供給主用輸出緩沖單元，由已分割的剩余多路復(fù)用總線將信元供給從用輸出緩沖單元，主用輸出緩沖單元獲取信元多路復(fù)用分離所需的信頭信息的全部，進(jìn)行信元多路復(fù)用分離輸出，從用輸出緩沖單元獲取信元多路復(fù)用分離所需的信頭信息的全部，進(jìn)行信元多路復(fù)用分離輸出。
通過這種構(gòu)成，容易進(jìn)行LSI化。
第4發(fā)明的ATM信元交換裝置具有輸出規(guī)定的監(jiān)視用數(shù)據(jù)的數(shù)據(jù)輸出裝置和在信元多路復(fù)用輸出中的信元數(shù)據(jù)未被匹配的部分插入規(guī)定的監(jiān)視用數(shù)據(jù)并輸出到多路復(fù)用總線上的插入裝置，輸出緩沖單元具有從多路復(fù)用總線中檢出已插入的規(guī)定的監(jiān)視用數(shù)據(jù)，判斷數(shù)據(jù)是否正常的判斷裝置。
由于這種構(gòu)成，便于平時(shí)監(jiān)視多路復(fù)用總線的數(shù)據(jù)傳輸?shù)恼Ｐ裕?，可以維護(hù)裝置的可靠性。
第5發(fā)明的ATM信元交換裝置主要具有并列變換信元多路復(fù)用單元的輸出信元信頭信息并輸出到可供給主用輸出緩沖單元的多路復(fù)用總線上的復(fù)用順序并列變換裝置，在主用輸出緩沖單元中具有從多路復(fù)用總線中檢出信頭信息并按照該頭信息的地址控制主用輸出緩沖單元或從用輸出緩沖單元的信元多路復(fù)用分離的控制裝置。
通過這種構(gòu)成，可以減少裝置內(nèi)的連接配線數(shù)。
第6發(fā)明的ATM信元交換裝置具有將輸入信元傳送速率變換為規(guī)定速率，供給信元多路復(fù)用單元的第1速率變換裝置和使信元多路復(fù)用分離輸出的信元速率返回到規(guī)定的輸出速率的第2速率變換裝置。
通過這種構(gòu)成，既便是輸入了輸入傳送速率不同的信元，也可以進(jìn)行信元多路復(fù)用和信元多路復(fù)用分離，按規(guī)定的輸出速率輸出。
第7發(fā)明的ATM信元交換裝置具有每個(gè)周期變更信元多路復(fù)用單元的信元多路復(fù)用輸出順序，或者每個(gè)周期變更各輸入信元組的信元多路復(fù)用輸出順序的輸出順序變更裝置，可以不偏倚特定的信元輸入線路的信元交換輸出，保證通信的平等性。
第8發(fā)明的ATM交換機(jī)具有上述的ATM信元交換裝置，ATM信元交換裝置的入線具有信元接收裝置，ATM信元交換裝置的出線具有信元發(fā)送裝置，信元接收裝置在將接收信元供給ATM信元交換裝置的同時(shí)，使與接收信元相關(guān)的信息并行供給ATM信元交換裝置，ATM信元交換裝置交換接收信元和與接收信元有關(guān)的信息并供給信元發(fā)送設(shè)備，信元發(fā)送設(shè)備根據(jù)來自ATM信元交換裝置的與接收信元有關(guān)的信息發(fā)送輸出信元。
通過這種構(gòu)成，可以用比從前簡(jiǎn)單的構(gòu)成，從ATM交換機(jī)內(nèi)的輸入側(cè)將有關(guān)接收信元的信息傳送到輸出側(cè)。
因此，根據(jù)以上發(fā)明，可以通過比以前簡(jiǎn)單的構(gòu)成實(shí)現(xiàn)高功能，高可靠性的ATM信元交換裝置和ATM交換機(jī)。
權(quán)利要求
1.在具有將輸入信元存儲(chǔ)到信元多路復(fù)用存儲(chǔ)器的信元多路復(fù)用單元，并由這個(gè)信元多路復(fù)用單元進(jìn)行信元多路復(fù)用，邊交換邊進(jìn)行信元輸出的ATM信元交換裝置中，ATM信元交換裝置的特征在于具有抑制輸入信元同時(shí)寫入到信元多路復(fù)用存儲(chǔ)器的同時(shí)寫入抑制裝置。
2.在具有將輸入信元進(jìn)行信元多路復(fù)用并向多路復(fù)用總線上輸出的信元多路復(fù)用單元以及暫時(shí)保持抑制信元多路復(fù)用單元的多路復(fù)用總線輸出的信元，并進(jìn)行信元多路復(fù)用分離輸出的輸出緩沖單元的ATM交換裝置中，ATM信元交換裝置的特征在于將上述多路復(fù)用總線分割為復(fù)數(shù)，從已被分割的一個(gè)多路復(fù)用總線將信元供給主用的輸出緩沖單元，從已被分割的其它多路復(fù)用總線將信元供給從用的輸出緩沖單元，主用輸出緩沖單元獲取信元多路復(fù)用分離所需的信頭全部信息，進(jìn)行信元多路復(fù)用分離輸出，從用輸出緩沖單元根據(jù)來自主用輸出緩沖單元的控制信號(hào)接受信元多路復(fù)用分離控制，并進(jìn)行信元復(fù)用分離，將信元供給主用輸出緩沖單元。
3.在具有將輸入信元進(jìn)行信元多路復(fù)用并向多路復(fù)用總線上輸出的信元多路復(fù)用單元以及暫時(shí)保持控制信元多路復(fù)用單元的多路復(fù)用總線輸出的信元，并進(jìn)行信元多路復(fù)用分離輸出的輸出緩沖單元的ATM信元交換裝置中，ATM信元交換裝置的特征在于將上述多路復(fù)用總線分割為復(fù)數(shù)，從已被分割的一個(gè)多路復(fù)用總線將信元供給主用的輸出緩沖單元，從已被分割的其它多路復(fù)用總線將信元供給從用的輸出緩沖單元，主用輸出緩沖單元獲取信元多路復(fù)用分離所需的信頭全部信息，進(jìn)行信元多路復(fù)用分離輸出；從用輸出緩沖單元獲取信元多路復(fù)用分離所需的信頭全部信息，進(jìn)行信元多路復(fù)用分離輸出。
4.在具有將輸入信元進(jìn)行信元多路復(fù)用并向多路復(fù)用總線上輸出的信元多路復(fù)用單元以及暫時(shí)保持控制信元多路復(fù)用單元的多路復(fù)用總線輸出的信元，并進(jìn)行信元多路復(fù)用分離輸出的輸出緩沖單元的ATM信元交換裝置中，ATM信元交換裝置的特征在于具有輸出規(guī)定的監(jiān)視用數(shù)據(jù)的數(shù)據(jù)輸出裝置以及在信元多路復(fù)用輸出中的信元數(shù)據(jù)的未匹配的部分中插入該規(guī)定的監(jiān)視用數(shù)據(jù)并輸出到多路復(fù)用總線上的插入裝置；上述輸出緩沖單元具有從多路復(fù)用總線中檢出插入的規(guī)定監(jiān)視用數(shù)據(jù)并判斷數(shù)據(jù)是否正常的判斷裝置。
5.在權(quán)利要求2中所述的ATM信元交換裝置中，ATM信元交換裝置的特征在于具有并列改變信元多路復(fù)用單元的輸出信元的頭信息，然后輸出到能向主用輸出緩沖單元供給的多路復(fù)用總線上之多路復(fù)用順序并列交換裝置；以及在上述的主用輸出緩沖單元中檢出來自多路復(fù)用總線的信頭信息，遵從該頭信息的地址，控制主用輸出緩沖單元或從用輸出緩沖單元的信元多路復(fù)用分離的控制裝置。
6.在具有將輸入信元進(jìn)行信元多路復(fù)用并向多路復(fù)用總線上輸出的信元多路復(fù)用單元以及暫時(shí)保持控制信元多路復(fù)用單元的多路復(fù)用總線輸出的信元，并進(jìn)行信元多路復(fù)用分離輸出的輸出緩沖單元的ATM信元交換裝置中，ATM信元交換裝置的特征在于具有將輸入信元的傳輸速率變換為規(guī)定的速率并將其供給信元多路復(fù)用單元的第1速率變換裝置和使信元多路復(fù)用分離輸出的信元速率恢復(fù)到規(guī)定的輸出速率的第2速率變換裝置。
7.在具有將輸入信元存儲(chǔ)到信元多路復(fù)用存儲(chǔ)器的信元多路復(fù)用單元，并由這個(gè)信元多路復(fù)用單元進(jìn)行信元多路復(fù)用，邊交換邊進(jìn)行信元輸出的ATM信元交換裝置中，ATM信元交換裝置的特征在于具有每個(gè)周期變更信元復(fù)用單元的信元多路復(fù)用輸出順序或者每個(gè)周期變更輸入信元的各組信元多路復(fù)用輸出順序的輸出順序變更裝置。
8.具有權(quán)利要求項(xiàng)1-7所述的ATM信元交換裝置的ATM交換機(jī)，該ATM交換機(jī)的特征在于在上述的ATM信元交換裝置的輸入信元線路上具有信元接收裝置，在ATM信元交換裝置的輸出線路上具有信元發(fā)送裝置，上述信元接收裝置在將接收信元提供給ATM信元交換裝置的同時(shí)，并行地將與接收信元有關(guān)的信息提供給ATM信元交換裝置，ATM信元交換裝置交換接收信元和與接收信元相關(guān)的信息并提供給上述信元發(fā)送器，上述信元發(fā)送器根據(jù)ATM信元交換裝置發(fā)出的與接收信元有關(guān)的信息發(fā)送出輸出信元。
全文摘要
為了控制同時(shí)寫入信元多路復(fù)用存儲(chǔ)器254，設(shè)有同時(shí)寫入抑制電路252以及控制該電路的同時(shí)寫入抑制控制電路253。同時(shí)寫入抑制控制電路253監(jiān)視各輸入的(寫入)數(shù)據(jù)到齊的時(shí)序，為了寫入要求(寫脈沖)數(shù)在時(shí)間上變得均勻，進(jìn)行錯(cuò)開對(duì)存儲(chǔ)器的寫入時(shí)序的工作。
文檔編號(hào)H04L12/56GK1123495SQ9511535
公開日1996年5月29日 申請(qǐng)日期1995年8月9日 優(yōu)先權(quán)日1994年8月12日
發(fā)明者野入晃, 北村達(dá)彥, 村杉滿弘, 和田祐道 申請(qǐng)人:沖電氣工業(yè)株式會(huì)社