本發(fā)明涉及一種接收機前端電路。

背景技術：

隨著無線通信技術的不斷發(fā)展，手機、全球定位系統(tǒng)和無線寬帶網(wǎng)絡等設備在人們的日常生活中扮演日益重要的角色。對于移動通信的便攜設備，一般采用電池供電，要求在低電壓、低功耗下工作。由于低電壓、低功耗及小體積的需要，發(fā)展趨勢是將前端的模擬射頻電路與后端的數(shù)字電路集成于一個芯片上。目前數(shù)字系統(tǒng)的工作電壓及功耗可以做得非常低，而數(shù)字系統(tǒng)的低電壓不適合于模擬射頻電路的工作，因為當模擬射頻電路取與后端同樣大小的電壓時，射頻電路的動態(tài)范圍、線性度、工作頻率及增益大大受到限制。這樣就會有前端的射頻電路的工作電壓和功耗與后端的數(shù)字電路的工作電壓和功耗不一致的問題。

技術實現(xiàn)要素：

本發(fā)明的目的是提供一種接收機前端電路，所要解決的技術問題是：射頻電路的動態(tài)范圍、線性度、工作頻率及增益大大受到限制。

本發(fā)明解決上述技術問題的技術方案如下：一種接收機前端電路，包括全差分低噪聲跨導放大級模塊、25％占空比的開關混頻級模塊和跨阻放大級模塊；

所述全差分低噪聲跨導放大級模塊，采用源簡并電感共源電路結構，與外部輸入設備連接，接入射頻電壓，將射頻電壓轉化為射頻電流；

所述開關混頻級模塊，與全差分低噪聲跨導放大級模塊連接，接入本振信號，對射頻電流進行無源混頻和濾波，輸出中頻電流；

所述跨阻放大級模塊，與開關混頻級模塊連接，通過增益自舉和PMOS管分流將中頻電流轉換為中頻電壓輸出。

本發(fā)明的有益效果是：全差分低噪聲跨導放大級采用源簡并電感共源電路結構，具有較好的輸入匹配特性；開關混頻級模塊采用無源混頻的方式，不存在靜態(tài)功耗且消除了閃爍噪聲；跨阻放大級模塊中輸入NMOS管的等效跨導增強，輸入阻抗被進一步降低，提高了電流利用效率和端口隔離度；同時PMOS管分流，減小了負載電阻占用的電壓裕度，穩(wěn)定輸出靜態(tài)工作點，提高了線性度；實現(xiàn)降低了電路的工作電壓和功耗，克服了移動通信設備數(shù)-?；旌蠁纹上到y(tǒng)中的前端射頻電路與后端數(shù)字電路工作電壓和功耗不一致這一缺點；相比電壓模式射頻集成電路具有更高的速度、更好的抗干擾性、更低的功耗和更簡化的電路結構。

在上述技術方案的基礎上，本發(fā)明還可以做如下改進。

進一步，所述跨導放大級模塊包括NMOS管M1～NMOS管M6，電容C1～電容C6，電感L1～電感L6，電阻R1～R4，NMOS管M1的柵極經(jīng)電感L1與所述電容C1的一端連接，電容C1的另一端與射頻電壓信號正極端Vin1連接；NMOS管M1的漏極與NMOS管M3的源極連接，其源極經(jīng)電感L3接地，其源極還經(jīng)電容C3與其柵極連接；NMOS管M3的柵極接電源VDD，其漏極經(jīng)電感L5接電源VDD，還經(jīng)電容C6與開關混頻級模塊2連接；所述NMOS管M5的源極接地，其漏極經(jīng)電阻R1與電源VDD連接，其柵極與其漏極連接，其柵極還經(jīng)電阻R3連接至電容C1與電感L1之間的連線；

NMOS管M2的柵極經(jīng)電感L2與所述電容C2的一端連接，電容C2的另一端與射頻電壓信號負極端Vin2連接；NMOS管M2的漏極與NMOS管M4的源極連接，其源極經(jīng)電感L4接地，其源極還經(jīng)電容C4與其柵極連接；NMOS管M4的柵極接電源VDD，其漏極經(jīng)電感L6接電源VDD，還經(jīng)電容C5與開關混頻級模塊連接；所述NMOS管M6的源極接地，其漏極經(jīng)電阻R2與電源VDD連接，其柵極與其漏極連接，其柵極還經(jīng)電阻R4與電容C2連接。

進一步方案的有益效果：無需進行電壓與電流的轉換，避免了使用高阻節(jié)點，從而提高了降噪性能，并降低了功耗；同時，可以獲得比單端電路更好的性能；在單端下源極電感與地線之間會引入不確定的寄生電感從而破壞電路的輸入匹配，本電路結構完全避免了這種現(xiàn)象，并且有效地抑制了直流偏移。

進一步，所述開關混頻級模塊包括第一I路和第一Q路，所述第一I路和第一Q路連接。

進一步方案的有益效果：通過第一I路和第一Q路協(xié)調(diào)運作進行信號混頻，提升混頻效率和端口隔離度，避免了在任意一個時間節(jié)點上電流在不同的開關管之間分流而導致IQ兩路之間產(chǎn)生回路，提高了線性度。

進一步，所述第一I路包括電容C7、電容C8、電阻R5、電阻R6，NMOS管M7～NMOS管M10；

NMOS管M7的柵極經(jīng)電容C8接入本振信號VLo180，還經(jīng)電阻R6接入偏置電壓Vblo，其柵極還與NMOS管M10的柵極連接；其源級分別與第一Q路和電容C5連接，其漏極分別與NMOS管M9的漏極和跨阻放大級模塊連接；NMOS管M8的柵極經(jīng)電容C7接入本振信號VLo0，其柵極還經(jīng)電阻R5接入置電壓Vblo，其柵極還與NMOS管M9的柵極連接；其源級分別與第一Q路和電容C5連接，其漏極分別與NMOS管M10的漏極和跨阻放大級模塊連接；NMOS管M9和NMOS管M10的源極均與第一Q路連接，還同時與電容C6連接。

進一步方案的有益效果：在任意一個時間節(jié)點上，四個開關管只有一個開關管處于導通狀態(tài)，產(chǎn)生的射頻電流信號就會全部送入到這個導通的開關管中，從而避免了電流在不同的開關管之間的分流，因此就避免了第一I路和第一Q路之間回路的產(chǎn)生，線性度得到優(yōu)化。

進一步，所述第一Q路包括電容C9、電容C10、電阻R7、電阻R8，NMOS管M11～NMOS管M14；

NMOS管M14的柵極經(jīng)電容C10接入本振信號Vlo270，還經(jīng)電阻R8接入偏置電壓Vblo，其柵極還與NMOS管M11的柵極連接；其源級分別與NMOS管M7和NMOS管M8的源極連接；其漏極分別與NMOS管M12的漏極和跨阻放大級模塊連接；NMOS管M13的柵極經(jīng)電容C9接入本振信號Vlo90，其柵極還經(jīng)電阻R7接入置電壓Vblo，其柵極還與NMOS管M12的柵極連接；分別與NMOS管M7和NMOS管M8的源極連接；其漏極分別與NMOS管M11的漏極和跨阻放大級模塊連接；NMOS管M11和NMOS管M12的源極相連，其連接端分別與NMOS管M9和NMOS管M10的源極連接。

進一步方案的有益效果：在任意一個時間節(jié)點上，四個開關管只有一個開關管處于導通狀態(tài)，產(chǎn)生的射頻電流信號就會全部送入到這個導通的開關管中，從而避免了電流在不同的開關管之間的分流，因此就避免了第一I路和第一Q路之間回路的產(chǎn)生，線性度得到優(yōu)化。

進一步，NMOS管M7的漏極與NMOS管M10的漏極之間通過濾波電容C11連接；NMOS管M11的漏極與NMOS管M14的漏極之間通過濾波電容C12連接。

進一步方案的有益效果：電容C11和電容C12能使射頻信號近似交流接地，將射頻電流盡可能多地吸入開關混頻級模塊，同時利于下混頻產(chǎn)生的中頻信號注入跨阻放大級模塊并且減少本振信號到跨阻放大級模塊的饋通。

進一步，所述跨阻放大級模塊包括第二I路和第二Q路，所述第二I路與所述第一I路連接，所述第二Q路與第一Q路連接。

進一步方案的有益效果：通過第二I路和第二Q路分別與第一I路和第一Q路對接，分別運作進行信號混頻，提升混頻效率和端口隔離度，降低了跨阻放大級的輸入阻抗，穩(wěn)定輸出靜態(tài)工作點，提高了線性度。

進一步，所述第二I路包括NMOS管M15、NMOS管M16、NMOS管M17、NMOS管M18、PMOS管M19、PMOS管M20、電阻R9、電阻R10和第一輔助運放BP；

NMOS管M15的柵極和NMOS管M16的柵極均接入偏置電壓vb0，NMOS管M15的源極和NMOS管M16的源極均接地，NMOS管M15的漏極分別與NMOS管M17的源極、NMOS管M7的漏極和第一輔助運放BP輸入端連接；NMOS管M16的漏極分別與NMOS管M18的源極、NMOS管M10的漏極和第一輔助運放BP輸入端連接；

NMOS管M17的柵極和NMOS管M18的柵極分別與第一輔助運放BP的輸出端連接，NMOS管M17的漏極與電路輸出正端VI+和PMOS管M19的漏極連接；NMOS管M18的漏極與電路輸出負端VI-和PMOS管M20的漏極連接；

PMOS管M19的漏極經(jīng)電阻R9接入電源電壓VDD，PMOS管M19的源極接入電源電壓VDD，PMOS管M19的柵極和PMOS管M20的柵極均接入偏置電壓vb3；PMOS管M20的漏極經(jīng)電阻R10接入電源電壓VDD，PMOS管M20的源極接入電源電壓VDD。

進一步方案的有益效果：使用了增益自舉結構以及PMOS管分流技術，輸入NMOS管的等效跨導增強使得輸入阻抗被進一步降低，提高了電流利用效率和端口隔離度；PMOS管分流減小了負載電阻占用的電壓裕度，穩(wěn)定輸出靜態(tài)工作點，提高了線性度；有效地將中頻電流轉換為中頻電壓輸出，同時克服了帶有電阻負反饋的運算跨導放大器中功耗、增益和帶寬之間的制約、以及噪聲和射頻信號通過負載電容饋通至輸出端等缺陷。

進一步，所述第二Q路包括NMOS管M21、NMOS管M22、NMOS管M23、NMOS管M24、PMOS管M25和PMOS管M26、電阻R11、電阻R12和第二輔助運放BP；

NMOS管M21的柵極和NMOS管M22的柵極均接入偏置電壓vb0，NMOS管M21的源極和NMOS管M22的源極均接地，NMOS管M21的漏極分別與NMOS管M23的源極、NMOS管M11的漏極和第二輔助運放BP輸入端連接；NMOS管M22的漏極分別與NMOS管M24的源極、NMOS管M14的漏極和第二輔助運放BP輸入端連接；

NMOS管M23的柵極和NMOS管M24的柵極分別與第二輔助運放BP的輸出端連接，NMOS管M23的漏極與電路輸出正端VQ+和PMOS管M25的漏極連接；NMOS管M24的漏極與電路輸出負端VQ-和PMOS管M26的漏極連接；

PMOS管M25的漏極經(jīng)電阻R11接入電源電壓VDD，PMOS管M25的源極接入電源電壓VDD，PMOS管M25的柵極和PMOS管M26的柵極均接入偏置電壓vb3；PMOS管M26的漏極經(jīng)電阻R12接入電源電壓VDD，PMOS管M26的源極接入電源電壓VDD。

進一步方案的有益效果：使用了增益自舉結構以及PMOS管分流技術，輸入NMOS管的等效跨導增強使得輸入阻抗被進一步降低，提高了電流利用效率和端口隔離度；PMOS管分流減小了負載電阻占用的電壓裕度，穩(wěn)定輸出靜態(tài)工作點，提高了線性度；有效地將中頻電流轉換為中頻電壓輸出，同時克服了帶有電阻負反饋的運算跨導放大器中功耗、增益和帶寬之間的制約、以及噪聲和射頻信號通過負載電容饋通至輸出端等缺陷。

進一步，所述第一輔助運放BP與所述第二輔助運放BP結構一致，所述第一輔助運放BP包括NMOS管BPM₃、NMOS管BPM₄、NMOS管BPM₅、NMOS管BPM₆、PMOS管BPM₀、PMOS管BPM₁、PMOS管BPM₂、PMOS管BPM₇、PMOS管BPM₈、PMOS管BPM₉、PMOS管BPM₁₀、PMOS管BPM₁₁和PMOS管BPM₁₂；

所述PMOS管BPM₁的柵極與所述NMOS管M15的漏極連接，所述PMOS管BPM₂的柵極與所述NMOS管M16的漏極連接，所述PMOS管BPM₁的源極和PMOS管BPM₂的源極均與所述PMOS管BPM₀的漏極連接，所述PMOS管BPM₀的柵極接入偏置電壓vb2，所述PMOS管BPM₀的源極分別與所述PMOS管BPM₁₁的漏極和PMOS管BPM₁₂的漏極連接，所述PMOS管BPM₁₁的柵極與所述PMOS管BPM₈的漏極連接，所述PMOS管BPM₁₂的柵極與所述PMOS管BPM₇的漏極連接，所述PMOS管BPM₁₁和PMOS管BPM₁₂的源極均接入電壓VDD；

所述NMOS管BPM₃的漏極與所述NMOS管M17的柵極連接，所述PMOS管BPM₄的漏極與所述NMOS管M18的柵極連接，所述NMOS管BPM₃的柵極和NMOS管BPM₄的柵極均接入偏置電壓vb1，所述NMOS管BPM₃的源極分別與PMOS管BPM₁的漏極和NMOS管BPM₅的漏極連接；所述NMOS管BPM₄的源極分別與PMOS管BPM₂的漏極和NMOS管BPM₆的漏極連接；所述NMOS管BPM₅的柵極和NMOS管BPM₆的柵極均接入偏置電壓vb0，所述NMOS管BPM₅的源極和NMOS管BPM₆的源極均接地；

所述PMOS管BPM₇的漏極與所述NMOS管BPM₃的漏極連接，所述PMOS管BPM₈的漏極與所述NMOS管BPM₄的漏極連接，所述PMOS管BPM₈的柵極和PMOS管BPM₇的柵極均接入偏置電壓vb2，所述PMOS管BPM₇的源極與所述PMOS管BPM₉的漏極連接，所述PMOS管BPM₈的源極與所述PMOS管BPM₁₀的漏極連接，所述PMOS管BPM₉的柵極和PMOS管BPM₁₀的柵極均接入偏置電壓vb2，所述PMOS管BPM₉的源極和PMOS管BPM₁₀的源極均接入電壓VDD。

采用上述進一步方案的有益效果是：第一輔助運放BP和第二輔助運放BP用來改善輸入NMOS管的等效跨導，不需要太快的速度和建立時間；降低了整體運放的功耗和芯片面積。

附圖說明

圖1為本發(fā)明的模塊框圖；

圖2為本發(fā)明的電路原理示意圖；

圖3為本發(fā)明中跨導放大器的輸入匹配結構電路原理圖；

圖4為本發(fā)明中輔助運放BP結構示意圖；

圖5為本發(fā)明增益自舉技術原理圖；

圖6為本發(fā)明中噪聲跨導放大器的S參數(shù)仿真結果圖；

圖7為本發(fā)明中噪聲跨導放大器的噪聲系數(shù)仿真結果圖；

圖8為本發(fā)明轉換增益仿真結果圖；

圖9為本發(fā)明噪聲系數(shù)仿真結果圖；

圖10為本發(fā)明線性度仿真結果圖。

附圖中，各標號所代表的部件列表如下：

1、全差分低噪聲跨導放大級模塊，2、開關混頻級模塊，3、跨阻放大級模塊。

具體實施方式

以下結合附圖對本發(fā)明的原理和特征進行描述，所舉實例只用于解釋本發(fā)明，并非用于限定本發(fā)明的范圍。

如圖1所示，一種接收機前端電路，包括全差分低噪聲跨導放大級模塊1、25％占空比的開關混頻級模塊2和跨阻放大級模塊3；

所述全差分低噪聲跨導放大級模塊1，采用源簡并電感共源電路結構，與外部輸入設備連接，具有較好的輸入匹配特性，接入射頻電壓，將射頻電壓轉化為射頻電流；

所述開關混頻級模塊2，與跨導放大級模塊1連接，接入本振信號，對射頻電流進行無源混頻和濾波，輸出中頻電流；

所述跨阻放大級模塊3，與開關混頻級模塊2連接，通過增益自舉和PMOS管分流將中頻電流轉換為中頻電壓輸出。

可選的，作為本發(fā)明的一個實施例：如圖2所示，所述全差分低噪聲跨導放大級模塊1包括NMOS管M1～NMOS管M6，電容C1～電容C6，電感L1～電感L6，電阻R1～R4，NMOS管M1的柵極經(jīng)電感L1與所述電容C1的一端連接，電容C1的另一端與射頻電壓信號正極端Vin1連接；NMOS管M1的漏極與NMOS管M3的源極連接，其源極經(jīng)電感L3接地，其源極還經(jīng)電容C3與其柵極連接；NMOS管M3的柵極接電源VDD，其漏極經(jīng)電感L5接電源VDD，還經(jīng)電容C6與開關混頻級模塊2連接；所述NMOS管M5的源極接地，其漏極經(jīng)電阻R1與電源VDD連接，其柵極與其漏極連接，其柵極還經(jīng)電阻R3連接至電容C1與電感L1之間的連線；

NMOS管M2的柵極經(jīng)電感L2與所述電容C2的一端連接，電容C2的另一端與射頻電壓信號負極端Vin2連接；NMOS管M2的漏極與NMOS管M4的源極連接，其源極經(jīng)電感L4接地，其源極還經(jīng)電容C4與其柵極連接；NMOS管M4的柵極接電源VDD，其漏極經(jīng)電感L6接電源VDD，還經(jīng)電容C5與開關混頻級模塊2連接；所述NMOS管M6的源極接地，其漏極經(jīng)電阻R2與電源VDD連接，其柵極與其漏極連接，其柵極還經(jīng)電阻R4與電容C2連接。

上述實施例中，全差分低噪聲跨導放大級模塊1采用源簡并電感共源電路結構，輸出射頻電流，具有較好的輸入匹配特性；將差分輸入電壓轉化為差分電流，傳送到輸出端，不需要經(jīng)過電流—電壓—電流的轉化，而可以直接輸入后端的開關混頻級模塊2；全差分低噪聲跨導放大級模塊1的輸入匹配結構如圖3所示，全差分低噪聲跨導放大級模塊1輸入MOS管的源極采用電感負反饋，為了實現(xiàn)輸入阻抗為純電阻，需要在柵極串聯(lián)一個電感，以便與寄生的柵源電容Cgs，源極負反饋電感共同構成諧振回路；但是為了得到純電阻，必須使阻抗的虛部為零，使得所需柵極電感的值很大，難以在片上集成，而且大電感會產(chǎn)生很大的熱噪聲；為了便于集成，可以在柵源兩端并聯(lián)一個附加電容來減小柵源兩端的等效電容，從而減小了柵極電感；NMOS管M1、NMOS管M2的源極電感L3、電感L4形成去耦結構，柵極電感L1、電感L2調(diào)整輸入電路的諧振頻率，電感L1、電感L2和電感L3、電感L4完成輸入阻抗的匹配。

C_gs＝C_gs1+C3

Z_in(s)為全差分低噪聲跨導放大級模塊1的輸入阻抗，C_gs1為NMOS管M1柵源兩端的寄生電容，C_gs為NMOS管M1柵源兩端的等效電容，ω_T為NMOS管的特征頻率值，ω₀為諧振頻率，gm為NMOS管的跨導值,Rs為50Ω的匹配阻抗。在一定的偏置和器件尺寸條件下，選擇合適的電感L1和電感L3使得電路在工作頻率處輸入阻抗等于50Ω，從而實現(xiàn)輸入阻抗匹配；全差分低噪聲跨導放大級模塊1的有效跨導為：

g_m為輸入NMOS管的跨導，Cgs為NMOS管柵源兩端的等效電容。

可選的，作為本發(fā)明的一個實施例：如圖2所示，所述開關混頻級模塊2包括第一I路和第一Q路，所述第一I路和第一Q路連接。

可選的，作為本發(fā)明的一個實施例：如圖2所示，所述第一I路包括電容C7、電容C8、電阻R5、電阻R6，NMOS管M7～NMOS管M10；

NMOS管M7的柵極經(jīng)電容C8接入本振信號VLo180，還經(jīng)電阻R6接入偏置電壓Vblo，其柵極還與NMOS管M10的柵極連接；其源級分別與第一Q路和電容C5連接，其漏極分別與NMOS管M9的漏極和跨阻放大級模塊3連接；NMOS管M8的柵極經(jīng)電容C7接入本振信號VLo0，其柵極還經(jīng)電阻R5接入置電壓Vblo，其柵極還與NMOS管M9的柵極連接；其源級分別與第一Q路和電容C5連接，其漏極分別與NMOS管M10的漏極和跨阻放大級模塊3連接；NMOS管M9和NMOS管M10的源極均與第一Q路連接，還同時與電容C6連接。

可選的，作為本發(fā)明的一個實施例：如圖2所示，所述第一Q路包括電容C9、電容C10、電阻R7、電阻R8，NMOS管M11～NMOS管M14；

NMOS管M14的柵極經(jīng)電容C10接入本振信號Vlo270，還經(jīng)電阻R8接入偏置電壓Vblo，其柵極還與NMOS管M11的柵極連接；其源級分別與NMOS管M7和NMOS管M8的源極連接；其漏極分別與NMOS管M12的漏極和跨阻放大級模塊3連接；NMOS管M13的柵極經(jīng)電容C9接入本振信號Vlo90，其柵極還經(jīng)電阻R7接入置電壓Vblo，其柵極還與NMOS管M12的柵極連接；分別與NMOS管M7和NMOS管M8的源極連接；其漏極分別與NMOS管M11的漏極和跨阻放大級模塊3連接；NMOS管M11和NMOS管M12的源極相連，其連接端分別與NMOS管M9和NMOS管M10的源極連接。

可選的，作為本發(fā)明的一個實施例：如圖2所示，NMOS管M7的漏極與NMOS管M10的漏極之間通過濾波電容C11連接；NMOS管M11的漏極與NMOS管M14的漏極之間通過濾波電容C12連接。

上述實施例中，25％占空比的開關混頻級模塊2對全差分低噪聲跨導放大級模塊1輸出的射頻電流進行調(diào)制并濾波，輸出的中頻電流；其中，電容C11、電容C12構成高頻低阻抗節(jié)點，從而濾除混頻開關管輸出電流中的高頻分量；在任意一個時間節(jié)點上,第一I路和第一Q路內(nèi)的四個開關管只有一個開關管處于導通狀態(tài)，這樣全差分低噪聲跨導放大級模塊1產(chǎn)生的射頻電流信號就會全部送入到這個導通的開關管中，從而避免了電流在不同的開關管之間的分流，因此就避免了第一I路和第一Q路兩路之間回路的產(chǎn)生，線性度得到優(yōu)化。

可選的，作為本發(fā)明的一個實施例：如圖2所示，所述跨阻放大級模塊3包括第二I路和第二Q路，所述第二I路與所述第一I路連接，所述第二Q路與第一Q路連接。

可選的，作為本發(fā)明的一個實施例：如圖2所示，所述第二I路包括NMOS管M15、NMOS管M16、NMOS管M17、NMOS管M18、PMOS管M19、PMOS管M20、電阻R9、電阻R10和第一輔助運放BP；

NMOS管M15的柵極和NMOS管M16的柵極均接入偏置電壓vb0，NMOS管M15的源極和NMOS管M16的源極均接地，NMOS管M15的漏極分別與NMOS管M17的源極、NMOS管M7的漏極和第一輔助運放BP輸入端連接；NMOS管M16的漏極分別與NMOS管M18的源極、NMOS管M10的漏極和第一輔助運放BP輸入端連接；

NMOS管M17的柵極和NMOS管M18的柵極分別與第一輔助運放BP的輸出端連接，NMOS管M17的漏極與電路輸出正端VI+和PMOS管M19的漏極連接；NMOS管M18的漏極與電路輸出負端VI-和PMOS管M20的漏極連接；

PMOS管M19的漏極經(jīng)電阻R9接入電源電壓VDD，PMOS管M19的源極接入電源電壓VDD，PMOS管M19的柵極和PMOS管M20的柵極均接入偏置電壓vb3；PMOS管M20的漏極經(jīng)電阻R10接入電源電壓VDD，PMOS管M20的源極接入電源電壓VDD。

可選的，作為本發(fā)明的一個實施例：所述第二Q路包括NMOS管M21、NMOS管M22、NMOS管M23、NMOS管M24、PMOS管M25和PMOS管M26、電阻R11、電阻R12和第二輔助運放BP；

NMOS管M21的柵極和NMOS管M22的柵極均接入偏置電壓vb0，NMOS管M21的源極和NMOS管M22的源極均接地，NMOS管M21的漏極分別與NMOS管M23的源極、NMOS管M11的漏極和第二輔助運放BP輸入端連接；NMOS管M22的漏極分別與NMOS管M24的源極、NMOS管M14的漏極和第二輔助運放BP輸入端連接；

NMOS管M23的柵極和NMOS管M24的柵極分別與第二輔助運放BP的輸出端連接，NMOS管M23的漏極與電路輸出正端VQ+和PMOS管M25的漏極連接；NMOS管M24的漏極與電路輸出負端VQ-和PMOS管M26的漏極連接；

PMOS管M25的漏極經(jīng)電阻R11接入電源電壓VDD，PMOS管M25的源極接入電源電壓VDD，PMOS管M25的柵極和PMOS管M26的柵極均接入偏置電壓vb3；PMOS管M26的漏極經(jīng)電阻R12接入電源電壓VDD，PMOS管M26的源極接入電源電壓VDD。

可選的，作為本發(fā)明的一個實施例：如圖2所示，所述第一輔助運放BP與所述第二輔助運放BP結構一致，所述第一輔助運放BP包括NMOS管BPM₃、NMOS管BPM₄、NMOS管BPM₅、NMOS管BPM₆、PMOS管BPM₀、PMOS管BPM₁、PMOS管BPM₂、PMOS管BPM₇、PMOS管BPM₈、PMOS管BPM₉、PMOS管BPM₁₀、PMOS管BPM₁₁和PMOS管BPM₁₂；

所述PMOS管BPM₁的柵極與所述NMOS管M15的漏極連接，所述PMOS管BPM₂的柵極與所述NMOS管M16的漏極連接，所述PMOS管BPM₁的源極和PMOS管BPM₂的源極均與所述PMOS管BPM₀的漏極連接，所述PMOS管BPM₀的柵極接入偏置電壓vb2，所述PMOS管BPM₀的源極分別與所述PMOS管BPM₁₁的漏極和PMOS管BPM₁₂的漏極連接，所述PMOS管BPM₁₁的柵極與所述PMOS管BPM₈的漏極連接，所述PMOS管BPM₁₂的柵極與所述PMOS管BPM₇的漏極連接，所述PMOS管BPM₁₁和PMOS管BPM₁₂的源極均接入電壓VDD；

所述NMOS管BPM₃的漏極與所述NMOS管M17的柵極連接，所述PMOS管BPM₄的漏極與所述NMOS管M18的柵極連接，所述NMOS管BPM₃的柵極和NMOS管BPM₄的柵極均接入偏置電壓vb1，所述NMOS管BPM₃的源極分別與PMOS管BPM₁的漏極和NMOS管BPM₅的漏極連接；所述NMOS管BPM₄的源極分別與PMOS管BPM₂的漏極和NMOS管BPM₆的漏極連接；所述NMOS管BPM₅的柵極和NMOS管BPM₆的柵極均接入偏置電壓vb0，所述NMOS管BPM₅的源極和NMOS管BPM₆的源極均接地；

所述PMOS管BPM₇的漏極與所述NMOS管BPM₃的漏極連接，所述PMOS管BPM₈的漏極與所述NMOS管BPM₄的漏極連接，所述PMOS管BPM₈的柵極和PMOS管BPM₇的柵極均接入偏置電壓vb2，所述PMOS管BPM₇的源極與所述PMOS管BPM₉的漏極連接，所述PMOS管BPM₈的源極與所述PMOS管BPM₁₀的漏極連接，所述PMOS管BPM₉的柵極和PMOS管BPM₁₀的柵極均接入偏置電壓vb2，所述PMOS管BPM₉的源極和PMOS管BPM₁₀的源極均接入電壓VDD。

上述實施例中，跨阻放大級模塊3采用增益自舉結構以及PMOS管分流技術，實現(xiàn)低輸入阻抗和高跨阻增益以及大的動態(tài)范圍；第二I路中NMOS管M17、M18的柵極和源極之間接第一輔助運放BP，第二Q路中NMOS管M23、NMOS管M24的柵極和源極之間接第二輔助運放BP；加入第一輔助運放BP使NMOS管M17和NMOS管M18等效跨導變大，加入第二輔助運放BP使NMOS管M23和NMOS管M24的等效跨導變大，使NMOS管M17、NMOS管M18以及NMOS管M23和NMOS管M24的源級輸入阻抗變小，從而實現(xiàn)低阻抗輸入節(jié)點；此外，PMOS管M19、PMOSM20以及PMOSM25、PMOSM26分流減小了負載電阻占用的電壓裕度，穩(wěn)定輸出靜態(tài)工作點，增大了動態(tài)范圍，提高了線性度。利用電路自身的差分特性，克服了帶有電阻負反饋的運算跨導放大器中功耗、增益和帶寬之間的制約、以及噪聲和射頻信號通過負載電容饋通至輸出端等缺陷，并使得跨阻放大級具有結構簡單、低功耗、低噪聲等特點。

圖1中的第一輔助運放BP和第二輔助運放BP可以用全差分折疊式共源共柵電路實現(xiàn)，如圖4所示；PMOS的輸入級PMOS管BPM1、PMOS管BPM2接在主運放的M17、M18以及M23、M24的源極，信號經(jīng)過第一輔助運放BP放大后接在MOS管M17和MOS管M18的柵極，信號經(jīng)過第二輔助運放BP放大后接在MOS管M23和MOS管M24的柵極，第一輔助運放BP為NMOS管M17和NMOS管M18提供工作在飽和區(qū)的偏置電壓，第二輔助運放BP為NMOS管M23和NMOS管M24提供工作在飽和區(qū)的偏置電壓，因此不需要太大的輸出擺幅；第一輔助運放BP和第二輔助運放BP主要是用來改善輸入NMOS管的等效跨導，因此它們不需要太快的速度和建立時間；因此輔助運放BP的尾電流一般為主運放尾電流的1/10～1/4就可以滿足設計的要求，這樣大大地降低了整體運放的功耗和芯片面積。

增益自舉的原理如圖5所示，輔助放大器的輸入信號為晶體管M1的漏極電壓，其增益為A_v，運放的輸出信號控制晶體管M1的柵極；假設晶體管M1的源極交流電位變化V_in，經(jīng)過輔助運放放大后為A_vV_in，

則MOS管M1的柵源電壓變?yōu)閂_gs1＝(A_v-1)V_in≈A_vV_in；

則晶體管M1的漏電流i＝g_m1V_gs1＝g_m1A_vV_in，則i/V_in＝g_m1A_v；

MOS管M1的跨導g_m1變?yōu)樵瓉淼腁_v倍，因此從M1的源極看進去的等效輸入阻抗由1/g_m1變?yōu)椋?/p>

1/g_m1A_v

因此加入增益自舉技術后可以減小等效輸入阻抗，提高從開關混頻級模塊2到跨阻放大級模塊3的電流利用率。

以第二I路跨阻放大級模塊3為例，其跨阻為：

Z_T＝R9||r_o19||Ag_m17r_o17r_o15≈R9

其中，r_o19,r_o17,r_o15分別為PMOS管M19，NMOS管M17、M15的輸出阻抗，A為輔助運放BP的增益。

整個運放的增益為：

其中，f_out為輸出中頻頻率，f_in為輸入射頻頻率，g_meff1,2為全差分低噪聲跨導放大級模塊1的有效跨導。

由圖6可以看出，本發(fā)明的全差分低噪聲跨導放大級模塊1當輸入2.4GHz射頻信號時的S21為12dB，S11為-16dB，具有較好的輸入匹配特性；由圖7可以看出，本發(fā)明全差分低噪聲跨導放大級模塊1的噪聲系數(shù)僅為3.2dB，具有較好低噪聲特性；由圖8可以看出，本發(fā)明當輸入2.4GHz射頻信號時，在2MHz中頻輸出頻率附近的轉換增益可達37.5dB，具有高轉換增益的性能；由圖9可以看出，本發(fā)明單邊帶噪聲系數(shù)為9.5dB；由圖10可以看出，本發(fā)明的IIP3為3.4dBm，OIP3為26.5dBm，具有較好的線性度性能；因此，本發(fā)明具有高增益、較好的線性度和低噪聲的特點。

以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。