本發(fā)明涉及一種發(fā)射機內(nèi)部PCM信號測試系統(tǒng)。

背景技術(shù)：

發(fā)射機指標測試時需要外部供電和施加PCM信號，PCM信號常使用函數(shù)信號發(fā)生器模擬，輸出規(guī)則的“01010101……”碼和長“0”、長“1”信號，才能測試發(fā)射機調(diào)制指數(shù)這一重要指標。而發(fā)射機所有試驗均需要函數(shù)信號發(fā)生器為其模擬PCM碼，使產(chǎn)品正常工作。這樣一來發(fā)射機試驗占用函數(shù)信號發(fā)生器時間非常長，尤其是溫度循環(huán)和老練試驗，使函數(shù)信號發(fā)生器磨損較大。發(fā)射機在外場測試或排查問題時，函數(shù)信號發(fā)生器短缺，導致工作不易開展。同時每種型號發(fā)射機需要施加的PCM信號碼率和信號幅度基本不相同，碼率范圍在409.6kbps至10Mbps，信號幅度有0～3.3V、0～5V、±2.5V、RS422電平等，對于試驗人員要求較高，若函數(shù)信號發(fā)生器模擬的PCM信號設(shè)置錯誤，會使產(chǎn)品工作不正常，嚴重時還會損壞產(chǎn)品。

在該背景下，需要采取有效措施解決發(fā)射機指標測試依賴函數(shù)信號發(fā)生器問題，使產(chǎn)品測試方便，降低試驗人員信號加錯幾率，盡可能少占用函數(shù)信號發(fā)生器測試時間，甚至不依賴函數(shù)信號發(fā)生器。產(chǎn)品在不影響原有功能和接口的條件下，通過測試口引出控制線，使發(fā)射機內(nèi)部自供產(chǎn)品需要的PCM信號供測試使用。

技術(shù)實現(xiàn)要素：

為解決上述技術(shù)問題，本發(fā)明提供了一種發(fā)射機內(nèi)部PCM信號測試系統(tǒng)。

本發(fā)明通過以下技術(shù)方案得以實現(xiàn)。

本發(fā)明提供的一種發(fā)射機內(nèi)部PCM信號測試系統(tǒng)；包括外部開關(guān)控制單元、發(fā)射機單元，所述發(fā)射單元包括依次連接的上拉保護電阻網(wǎng)絡、控制掃描單元、PCM選通單元、信號輸出單元，所述PCM選通單元上還連接有PCM同步接收單元和模擬PCM信號產(chǎn)生單元，所述開關(guān)控制單元通過測試口與上拉保護電阻網(wǎng)絡連接，所述PCM同步接收單元還設(shè)置有外部PCM輸入接口。

所速開關(guān)控制單元設(shè)置有KZ1和KZ2兩路開關(guān)信號，測試口和掃描控制單元之間連接有兩路信號。兩路信號上均設(shè)置有保護電阻R3、R4并通過上拉電阻R1和R2連接至電源VCC。

所述PCM同步接收單元、控制掃描單元、模擬PCM信號產(chǎn)生單元、PCM選通單元組成FPGA。

本發(fā)明的有益效果在于：電路簡單，在發(fā)射機內(nèi)部只需要額外增加4個電阻，外部測試電纜只需要2個二選一開關(guān)即可實現(xiàn)本發(fā)明。發(fā)射機采用內(nèi)部自身提供PCM測試信號形式，測試時省去函數(shù)信號發(fā)生器，免去函數(shù)信號發(fā)生器復雜的設(shè)置，能有效避免試驗人員加錯信號導致測試數(shù)據(jù)錯誤或?qū)Ξa(chǎn)品帶來的風險，不僅降低儀器使用費用，同時采用該方法后，采取該方案的發(fā)射機在外場試驗時測試非常方便。

附圖說明

圖1是本發(fā)明的結(jié)構(gòu)示意圖；

圖2為本發(fā)明自供PCM測試信號設(shè)計原理框圖；

具體實施方式

下面進一步描述本發(fā)明的技術(shù)方案，但要求保護的范圍并不局限于所述。

一種發(fā)射機內(nèi)部PCM信號測試系統(tǒng)；包括外部開關(guān)控制單元、發(fā)射機單元，所述發(fā)射單元包括依次連接的上拉保護電阻網(wǎng)絡、控制掃描單元、PCM選通單元、信號輸出單元，所述PCM選通單元上還連接有PCM同步接收單元和模擬PCM信號產(chǎn)生單元，所述開關(guān)控制單元通過測試口與上拉保護電阻網(wǎng)絡連接，所述PCM同步接收單元還設(shè)置有外部PCM輸入接口。

所速開關(guān)控制單元設(shè)置有KZ1和KZ2兩路開關(guān)信號，測試口和掃描控制單元之間連接有兩路信號。兩路信號上均設(shè)置有保護電阻R3、R4并通過上拉電阻R1和R2連接至電源VCC。

所述PCM同步接收單元、控制掃描單元、模擬PCM信號產(chǎn)生單元、PCM選通單元組成FPGA。

如圖1，一種發(fā)射機自供PCM測試信號的設(shè)計，包括開關(guān)控制單元1、測試口2、上拉及保護電阻網(wǎng)絡3、外部PCM輸入接口4、PCM同步接收單元5、控制掃描單元6、模擬PCM信號產(chǎn)生單元7、PCM選通單元8、調(diào)制變頻濾波放大部分9等。其中，開關(guān)控制單元1、測試口2、上拉及保護電阻網(wǎng)絡3依次相連，PCM同步接收單元5、控制掃描單元6、模擬PCM信號產(chǎn)生單元7、PCM選通單元8屬于FPGA軟件部分，調(diào)制變頻濾波放大部分9屬于發(fā)射機信號處理硬件部分。

所述的產(chǎn)品測試口2對外引出3根導線，其中1根為地，另外2根為控制信號線接至FPGA，并通過上拉電阻R1和R2上拉至VCC，為保護FPGA，控制線對外輸出端加保護電阻R3和R4。

通過對FPGA編程，F(xiàn)PGA將參考時鐘分頻得到模擬PCM信號，控制掃描單元6時刻在掃描開關(guān)控制單元1的控制信號電平，根據(jù)2根控制信號電平狀態(tài)，由PCM選通單元8輸出不同PCM信號，控制信號電平狀態(tài)選通PCM信號狀態(tài)表如表一所示。

表一控制開關(guān)選通PCM信號狀態(tài)表

如表一所示，當發(fā)射機的測試電纜未連接發(fā)射機任務時正常工作狀態(tài)或測試電纜連接后2個開關(guān)均未閉合時，KZ1和KZ2控制信號均為高電平，F(xiàn)PGA選通外部PCM信號進入后級調(diào)制單元；當KZ1和KZ2開關(guān)均閉合時，KZ1和KZ2控制信號均為低電平，F(xiàn)PGA內(nèi)部的PCM產(chǎn)生單元輸出“0101010101……”碼率為fΩ的PCM信號進入后級調(diào)制單元，此時發(fā)射機輸出為中心頻率f0；當KZ1開關(guān)閉合而KZ2開關(guān)打開時，KZ1控制信號為低電平，KZ2控制信號為高電平，F(xiàn)PGA內(nèi)部的PCM產(chǎn)生單元輸出長“0”信號進入后級調(diào)制單元，此時發(fā)射機輸出為頻率fL；當KZ1開關(guān)打開而KZ2開關(guān)閉合時，KZ1控制信號為高電平，KZ2控制信號為低電平，F(xiàn)PGA內(nèi)部的PCM產(chǎn)生單元輸出長“1”信號進入后級調(diào)制單元，此時發(fā)射機輸出為頻率fH。發(fā)射機的調(diào)制指數(shù)mf可通過以下公式計算得到：

下調(diào)制指數(shù)mfL：

上調(diào)制指數(shù)mfH：

如圖2，所述的電阻網(wǎng)絡為發(fā)射機內(nèi)部上拉和保護電阻，將外部開關(guān)控制信號連接到FPGA中。

本發(fā)明使發(fā)射機能夠通過外部開關(guān)控制，發(fā)射機自身提供模擬PCM信號進行測試，當拆下發(fā)射機的測試電纜時，發(fā)射機接收外部PCM信號，執(zhí)行正常任務。