一種實現(xiàn)8路以太網(wǎng)供電的模塊的制作方法
【專利摘要】本實用新型公開了一種實現(xiàn)8路以太網(wǎng)供電的模塊，涉及8路以太網(wǎng)供電領(lǐng)域。該模塊包括PCB其長度為63.9～64.1mm，寬度為52.9～53.1mm；PCB包括第一管腳安裝面和第二管腳安裝面；PCB上設(shè)置有40根管腳，20根位于第一管腳安裝面；相鄰兩根管腳之間的距離為2.44～2.64mm，相對兩根管腳中心的距離為61.9～62.1mm；每根管腳均包括支撐柱和接入桿，支撐柱的長度為17.4～17.6mm，接入桿的長度為3.3～3.5mm，接入桿的孔徑為0.6～0.8mm。本實用新型不僅能夠降低POE設(shè)備的維修成本和使用成本，而且尺寸較小，能夠合理利用空間，適用范圍比較廣泛。
【專利說明】-種實現(xiàn)8路以太網(wǎng)供電的模塊

【技術(shù)領(lǐng)域】
[0001] 本實用新型涉及8路以太網(wǎng)供電領(lǐng)域，具體涉及一種實現(xiàn)8路以太網(wǎng)供電的模塊。

【背景技術(shù)】
[0002] POE (Power Over Ethernet,以太網(wǎng)供電）是一種在現(xiàn)有的以太網(wǎng)Cat. 5布線基礎(chǔ) 架構(gòu)不作任何改動的情況下，為一些基于IP的終端（如IP電話機(jī)、無線局域網(wǎng)接入點(diǎn)AP、 網(wǎng)絡(luò)攝像機(jī)）傳輸數(shù)據(jù)信號、同時提供直流供電的技術(shù)。
[0003] 目前，大部分Ρ0Ε設(shè)備一般將PSE (Power Sourcing Equipment,分組交換機(jī)）的電 路直接布放于主板。Ρ0Ε設(shè)備使用時，若以太網(wǎng)線路遭受的雷擊能量超過了 Ρ0Ε設(shè)備的端口 防護(hù)等級，Ρ0Ε主板的PSE電路、PSE芯片的焊盤均有可能燒毀、或者損毀，進(jìn)而損壞Ρ0Ε的 主板，不僅安全存在一定的隱患，而且更換或者維修主板的費(fèi)用較高，增加了使用成本。 實用新型內(nèi)容
[0004] 針對現(xiàn)有技術(shù)中存在的缺陷，本實用新型的目的在于提供一種實現(xiàn)8路以太網(wǎng)供 電的模塊，不僅能夠降低Ρ0Ε設(shè)備的維修成本和使用成本較低，而且尺寸較小，能夠合理利 用空間，適用范圍比較廣泛。
[0005] 為達(dá)到以上目的，本實用新型采取的技術(shù)方案是：一種實現(xiàn)8路以太網(wǎng)供電的模 塊，包括8路Ρ0Ε模塊，所述8路Ρ0Ε模塊包括設(shè)置有元器件模塊的印制電路板PCB，PCB的 橫截面呈長方形，其長度為63. 9?64. 1mm，寬度為52. 9?53. 1mm ;所述PCB的四周邊緣包 括第一管腳安裝面、第二管腳安裝面、第一側(cè)面和第二側(cè)面；第一管腳安裝面和第二管腳安 裝面相對設(shè)置，第一側(cè)面和第二側(cè)面相對設(shè)置；
[0006] 所述PCB上設(shè)置有40根管腳，其中20根管腳位于第一管腳安裝面，20根管腳位于 第二管腳安裝面；相鄰兩根管腳中心之間的距離為2. 44?2. 64mm，相對兩根管腳中心之間 的距離均為61. 9?62. 1mm ;鄰近第一管腳安裝面的管腳中心與第一管腳安裝面外側(cè)的距 離、鄰近第二管腳安裝面的管腳中心與第二管腳安裝面外側(cè)的距離均為1. 9?2. 1_ ;鄰近 第一側(cè)面的管腳中心與第一側(cè)面外側(cè)的距離、鄰近第二側(cè)面的管腳中心與第二側(cè)面外側(cè)的 距離均為1. 17?1. 37mm ；
[0007] 每根管腳均包括支撐柱和接入桿，支撐柱的長度為17. 4?17. 6_，接入桿的長度 為3. 3?3. 5_，接入桿的孔徑為0· 6?0· 8_。
[0008] 在上述技術(shù)方案的基礎(chǔ)上，所述40根管腳包括：
[0009] 用于第7路PSE輸出端口的輸出管腳PSE_P6 ;
[0010] 用于第7路PSE輸出端口地的輸出管腳PSE_N6 ;
[0011] 用于第8路PSE輸出端口的輸出管腳PSE_P7 ;
[0012] 用于第8路PSE輸出端口地的輸出管腳PSE_N7 ;
[0013] 用于第3路PSE輸出端口的輸出管腳PSE_P2 ;
[0014] 用于第3路PSE輸出端口地的輸出管腳PSE_N2 ;
[0015] 用于第4路PSE輸出端口的輸出管腳PSE_P3 ;
[0016] 用于第4路PSE輸出端口地的輸出管腳PSE_N3 ;
[0017] 用于GND的第一輸入管腳GNDD_0、第二輸入管腳GNDD_0、第三輸入管腳GNDD_0、第 四輸入管腳GNDD_0和第五輸入管腳GNDD_0 ;
[0018] 用于-48V電源輸入的第一輸入管腳48VN_0、第二輸入管腳48VN_0、第三輸入管腳 48VN_0、第四輸入管腳48VN_0和第五輸入管腳48VN_0 ;
[0019] 第一閑置管腳；
[0020] 第二閑置管腳；
[0021] 用于lOOhz時鐘輸入和交流檢測的輸入管腳SIN100A ;
[0022] 用于開啟自動PSE模式的輸入管腳AUT_PSE ;
[0023] 用于PSE芯片的低復(fù)位管腳的輸入復(fù)位管腳RST_PSE ;
[0024] 用于I2C時鐘輸入的輸入管腳SCL_PSE;
[0025] 用于I2C數(shù)據(jù)輸出的輸出管腳SDA0UT_PSE ;
[0026] 用于I2C數(shù)據(jù)輸入的輸入管腳SDAIN_PSE ;
[0027] 用于第6路PSE輸出端口的輸出管腳PSE_N5 ;
[0028] 用于第6路PSE輸出端口地的輸出管腳PSE_P5 ;
[0029] 用于第5路PSE輸出端口的輸出管腳PSE_N4 ;
[0030] 用于第5路PSE輸出端口地的輸出管腳PSE_P4 ;
[0031] 用于第2路PSE輸出端口的輸出管腳PSE_N1 ;
[0032] 用于第2路PSE輸出端口地的輸出管腳PSE_P1 ;
[0033] 用于第1路PSE輸出端口的輸出管腳PSE_N0 ;
[0034] 用于第1路PSE輸出端口地的輸出管腳PSE_P0 ;
[0035] 用于中斷輸出的輸出管腳INT_PSE ;
[0036] 用于I2C地址設(shè)置端的輸入管腳ADDR3 ;
[0037] 用于I2C地址設(shè)置端的輸入管腳ADDR2 ;
[0038] 用于I2C地址設(shè)置端的輸入管腳ADDR1 ;
[0039] 用于3. 3V電源輸入的輸入管腳3V3_PSE ;
[0040] 用于端口關(guān)閉功能控制端的輸入管腳SHDN。
[0041] 在上述技術(shù)方案的基礎(chǔ)上，所述每根管腳的頂部均穿過PCB后，焊接于PCB的頂 部，每根管腳與PCB的底部之間均設(shè)置有一塊用于固定管腳的支撐板。
[0042] 在上述技術(shù)方案的基礎(chǔ)上，所述元器件模塊包括8路相同的分組交換機(jī)PSE電路， 每路PSE電路均包括受電設(shè)備ro、穩(wěn)壓二極管T1、整流二極管T2、P溝道場效應(yīng)管Pmos管 T3、第一取樣電阻R1、第二取樣電阻R2、第三取樣電阻R3、電容C1和PSE芯片；包括偵測 端和接地端；PSE芯片包括I2C接口、偵測Det管腳、輸出out管腳、通斷Gate管腳和檢測 Sense管腳；
[0043] 所述ro的偵測端通過穩(wěn)壓二極管T1與接地端相連，PD的接地端接地，ro的偵測 端通過第一取樣電阻R1與PSE芯片的out管腳相連；PD的偵測端與整流二極管T2的正極 相連，整流二極管T2的負(fù)極與PSE芯片的Det管腳相連；整流二極管T2的正極依次通過第 二取樣電阻R2、電容C1與負(fù)極相連；
[0044] 所述Η)的偵測端與Pmos管T3的漏極相連，Pmos管T3的漏極還通過第一取樣電 阻R1與PSE芯片的out管腳相連；Pmos管Τ3的柵極與PSE芯片的Gate管腳相連；Pmos管 T3的源極與PSE芯片的Sense管腳相連，Pmos管T3的源極還通過第三取樣電阻R3與電源 連接。
[0045] 在上述技術(shù)方案的基礎(chǔ)上，所述第一取樣電阻R1的阻值為10kQ，第二取樣電阻 R2的阻值為lkQ，第三取樣電阻R3的阻值為0. 5Ω，所述電容C1的容量為0. 47uF。
[0046] 在上述技術(shù)方案的基礎(chǔ)上，所述元器件模塊的安裝寬度為50. 9?51. 1mm，所述 PCB頂部的元器件與每根管腳的接入桿底部之間的距離均為20. 9?21. 1mm。
[0047] 在上述技術(shù)方案的基礎(chǔ)上，所述元器件模塊的安裝寬度為51mm，所述PCB頂部的 元器件與每根管腳的接入桿底部之間的距離均為21mm。
[0048] 在上述技術(shù)方案的基礎(chǔ)上，所述PCB長度為64mm，寬度為53mm ;所述相鄰兩根管腳 中心之間的距離為2. 54mm ;相對兩根管腳中心之間的距離為62mm ;
[0049] 所述鄰近第一管腳安裝面的管腳中心與第一管腳安裝面外側(cè)的距離、鄰近第二管 腳安裝面的管腳中心與第二管腳安裝面外側(cè)的距離均為2_ ;鄰近第一側(cè)面的管腳中心與 第一側(cè)面外側(cè)的距離、鄰近第二側(cè)面的管腳中心與第二側(cè)面外側(cè)的距離均為1. 27mm ;所述 管腳的支撐柱的長度為17. 5mm，接入桿的長度為3. 4mm，接入桿的孔徑為0. 7mm。
[0050] 與現(xiàn)有技術(shù)相比，本實用新型的優(yōu)點(diǎn)在于：
[0051] (1)本實用新型將Ρ0Ε設(shè)備的PSE部分電路制作成一個8路Ρ0Ε模塊；本實用新型 使用時焊接在1U (4. 445cm)高度，為8路Ρ0Ε模塊的ΕΡ0Ν 0NU、GP0N 0NU或者以太網(wǎng)交換機(jī) 預(yù)留空間，以保證純以太網(wǎng)設(shè)備成功實現(xiàn)以太網(wǎng)供電的功能。與現(xiàn)有技術(shù)中直接將PSE電 路焊接在主板的Ρ0Ε設(shè)備相比，具有8路Ρ0Ε模塊的Ρ0Ε設(shè)備使用時，8路Ρ0Ε模塊與Ρ0Ε 設(shè)備完全分離；若8路Ρ0Ε模塊發(fā)生損毀，只需更換新的8路Ρ0Ε模塊即可繼續(xù)使用Ρ0Ε設(shè) 備；Ρ0Ε設(shè)備的主板或者PSE芯片不易損壞，Ρ0Ε設(shè)備使用時比較安全。因此，具有本實用新 型的Ρ0Ε設(shè)備能夠長期使用，降低了維修成本和使用成本（具調(diào)查得出，采用本實用新型的 Ρ0Ε設(shè)備的維修費(fèi)用，為Ρ0Ε部分電路損壞導(dǎo)致設(shè)備主板直接報廢的維修費(fèi)用的5% )。
[0052] (2)本實用新型的尺寸較小，不僅使用比較靈活方便，而且合理利用了空間，適用 范圍比較廣泛。

【專利附圖】

【附圖說明】
[0053] 圖1為本實用新型實施例中實現(xiàn)8路以太網(wǎng)供電的模塊的俯視圖；
[0054] 圖2為本實用新型實施例中實現(xiàn)8路以太網(wǎng)供電的模塊的左視圖；
[0055] 圖3為本實用新型實施例中實現(xiàn)8路以太網(wǎng)供電的模塊的后視圖；
[0056] 圖4為本實用新型實施例中PSE電路的電路圖。
[0057] 圖中：1-管腳，2-第一管腳安裝面，3-PCB，4-第二管腳安裝面，5-元器件模塊， 6_支撐柱，7-支撐板，8-接入桿。

【具體實施方式】
[0058] 以下結(jié)合附圖對本實用新型的實施例作進(jìn)一步詳細(xì)說明。
[0059] 參見圖1和圖2所示，本實用新型實施例中的實現(xiàn)8路以太網(wǎng)供電的模塊包括8路 POE模塊，8路POE模塊設(shè)置有元器件模塊5的PCB3 (PrintedCircuitBoard，印制電路板）， PCB3的橫截面呈長方形，其長度為64mm，寬度為53mm。PCB3的四周邊緣包括第一管腳安裝 面2、第二管腳安裝面4、第一側(cè)面和第二側(cè)面；第一管腳安裝面2和第二管腳安裝面4相對 設(shè)置，第一側(cè)面和第二側(cè)面相對設(shè)置。
[0060] PCB3上設(shè)置有40根管腳1，其中20根管腳1位于第一管腳安裝面2,20根管腳1 位于第二管腳安裝面4。相鄰兩根管腳1中心之間的距離為2. 54mm，相對兩根管腳1中心 之間的距離均為62mm。每根管腳1的頂部均穿過PCB3后，焊接于PCB3的頂部，每根管腳1 與PCB3的底部之間均設(shè)置有一塊支撐板7,支撐板7用于固定每根管腳1。
[0061] 鄰近第一管腳安裝面2的管腳1中心與第一管腳安裝面2外側(cè)的距離、鄰近第二 管腳安裝面4的管腳1中心與第二管腳安裝面4外側(cè)的距離均為2mm ;鄰近第一側(cè)面的管 腳1中心與第一側(cè)面外側(cè)的距離、鄰近第二側(cè)面的管腳1中心與第二側(cè)面外側(cè)的距離均為 1.27mm。
[0062] 參見圖2和圖3所示，元器件模塊5的安裝寬度為51mm，PCB3頂部的元器件與每 根管腳1接入桿8底部之間的距離均為21mm。每根管腳1均包括支撐柱6和接入桿8,支 撐柱6的長度為17. 5mm，接入桿8的長度為3. 4mm，接入桿8的孔徑為0· 7mm。
[0063] 8路以太網(wǎng)供電的模塊制作時，其各項尺寸允許出現(xiàn)±0. 1mm的誤差。在實際應(yīng)用 中，PCB3長度可以為63. 9謹(jǐn)、64mm或者64. 1謹(jǐn)；寬度可以為52. 9謹(jǐn)、53謹(jǐn)或者53. 1謹(jǐn)。相 鄰兩根管腳1中心之間的距離可以為2. 44mm、2. 54_或者2. 64_ ;相對兩根管腳1中心之 間的距離可以為61. 9mm、62mm或者621. mm。
[0064] 鄰近第一管腳安裝面2的管腳1中心與第一管腳安裝面2外側(cè)的距離、鄰近第 二管腳安裝面4的管腳1中心與第二管腳安裝面4外側(cè)的距離均可以為1. 9mm、2mm或者 2. 1_ ;鄰近第一側(cè)面的管腳1中心與第一側(cè)面外側(cè)的距離、鄰近第二側(cè)面的管腳1中心與 第二側(cè)面外側(cè)的距離均可以為1. 17mm、1. 27mm或者1. 37mm。
[0065] 兀器件模塊5的寬度可以為50. 9mm、51mm或者51. lmm，PCB3頂部的兀器件與每根 管腳1接入桿8底部之間的距離可以為20. 9mm、21mm或者21. 1mm。管腳1的支撐柱6的長 度可以為17. 4mm、17. 5mm或者17. 6mm，接入桿8的長度可以為3. 3mm、3. 4mm或者3. 5mm ;接 入桿8的孔徑可以為0. 6mm、0. 7mm或者0. 8mm。
[0066] 本實施例中的40根管腳1包括：
[0067] 輸出管腳PSE_P6,用于第7路PSE輸出端口（GND);
[0068] 輸出管腳PSE_N6，用于第7路PSE輸出端口地（-48V);輸出管腳PSE_P7，用于第8 路PSE輸出端口（GND);
[0069] 輸出管腳PSE_N7，用于第8路PSE輸出端口地（-48V);輸出管腳PSE_P2，用于第3 路PSE輸出端口（GND);
[0070] 輸出管腳PSE_N2，用于第3路PSE輸出端口地（-48V);輸出管腳PSE_P3，用于第4 路PSE輸出端口（GND);
[0071] 輸出管腳PSE_N3,用于第4路PSE輸出端口地（-48V);第一輸入管腳GNDD_0,用 于 GND ;
[0072] 第二輸入管腳GNDD_0,用于GND ;
[0073] 第三輸入管腳GNDD_0,用于GND ;
[0074] 第四輸入管腳GNDD_0，用于GND ;
[0075] 第五輸入管腳GNDD_0,用于GND ;
[0076] 第一輸入管腳48VN_0,用于-48V電源輸入；
[0077] 第二輸入管腳48VN_0,用于-48V電源輸入；
[0078] 第三輸入管腳48VN_0,用于-48V電源輸入；
[0079] 第四輸入管腳48VN_0,用于-48V電源輸入；
[0080] 第五輸入管腳48VN_0,用于-48V電源輸入；
[0081] 第一閑置管腳；
[0082] 第二閑置管腳；
[0083] 輸入管腳SIN100A，用于lOOhz時鐘輸入、交流檢測；
[0084] 輸入管腳AUT_PSE，用于開啟自動PSE模式；
[0085] 輸入復(fù)位管腳RST_PSE，用于PSE芯片的低復(fù)位管腳；
[0086] 輸入管腳SCL_PSE，用于I2C時鐘輸入；
[0087] 輸出管腳SDA0UT_PSE，用于I2C數(shù)據(jù)輸出；
[0088] 輸入管腳SDAIN_PSE，用于I2C數(shù)據(jù)輸入；
[0089] 輸出管腳PSE_N5，用于第6路PSE輸出端口（GND);
[0090] 輸出管腳PSE_P5，用于第6路PSE輸出端口地（-48V);
[0091] 輸出管腳PSE_N4,用于第5路PSE輸出端口（GND);
[0092] 輸出管腳PSE_P4，用于第5路PSE輸出端口地（-48V);
[0093] 輸出管腳PSE_N1，用于第2路PSE輸出端口（GND);
[0094] 輸出管腳PSE_P 1，用于第2路PSE輸出端口地（-48V);
[0095] 輸出管腳PSE_N0，用于第1路PSE輸出端口（GND);
[0096] 輸出管腳PSE_P0，用于第1路PSE輸出端口地（-48V);
[0097] 輸出管腳INT_PSE，用于中斷輸出；
[0098] 輸入管腳ADDR3,用于I2C地址設(shè)置端；
[0099] 輸入管腳ADDR2,用于I2C地址設(shè)置端；
[0100] 輸入管腳ADDR1，用于I2C地址設(shè)置端；
[0101] 輸入管腳3V3_PSE，用于3. 3V電源輸入（PSE芯片的工作電壓3. 3V);
[0102] 輸入管腳SHDN，用于端口關(guān)閉功能控制端（SHDN為低時，所有端口的Ρ0Ε供電關(guān) 閉）。
[0103] 元器件模塊5包括8路相同的PSE (Power Sourcing Equipment,分組交換機(jī)）電 路。參見圖4所示，每路PSE電路均包括(Powered device,受電設(shè)備）、穩(wěn)壓二極管T1、 整流二極管T2、Pmos管（mosfetmos，P溝道場效應(yīng)管）T3、第一取樣電阻R1、第二取樣電阻 R2、第三取樣電阻R3、電容C1和PSE芯片。Η)包括偵測端和接地端；PSE芯片包括I2C接 口、Det (偵測）管腳、out (輸出）管腳、Gate (通斷）管腳和Sense (檢測）管腳。
[0104] ro的偵測端通過穩(wěn)壓二極管T1與接地端相連，PD的接地端接地。ro的偵測端通 過第一取樣電阻R1與PSE芯片的out管腳相連。ro的偵測端與整流二極管T2的正極相 連，整流二極管T2的負(fù)極與PSE芯片的Det管腳相連；整流二極管T2的正極依次通過第二 取樣電阻R2、電容C1與負(fù)極相連。
[0105] Η)的偵測端與Pmos管T3的漏極相連，Pmos管T3的漏極還通過第一取樣電阻R1 與PSE芯片的out管腳相連；Pmos管T3的柵極與PSE芯片的Gate管腳相連；Pmos管T3的 源極與PSE芯片的Sense管腳相連，Pmos管T3的源極還通過第三取樣電阻R3與電源連接。
[0106] 本實施例中的第一取樣電阻R1的阻值為lOkQ，第二取樣電阻R2的阻值為lkQ， 第三取樣電阻R3的阻值為0. 5 Ω，電容Cl的容量為0. 47uF。
[0107] PSE電路工作時，主板的CPU通過12C接口向Ρ0Ε芯片發(fā)送檢測ro的狀態(tài)或相關(guān) 功能的指令。PSE芯片的out管腳通過第一取樣電阻R1檢測mos的輸出電壓。PSE芯片在 Det管腳上施加偵測電壓，通過整流二極管T2、電容C1和第二取樣電阻R2測量流入Det管 腳上的電流；通過測得的電流實現(xiàn)對外圍的功率分級。PSE芯片的Sense管腳通過第三 取樣電阻R3監(jiān)測Pmos管源極的電流，進(jìn)而實現(xiàn)過流保護(hù)、并監(jiān)測PSE芯片的輸出功率。確 定的等級后，PSE芯片通過Gate管腳接通48V的電源，接通Pmos管T3,進(jìn)而控制的 供電和關(guān)電。
[0108] 本實用新型不僅局限于上述最佳實施方式，任何人在本實用新型的啟示下都可得 出其他各種形式的產(chǎn)品，但不論在其形狀或結(jié)構(gòu)上作任何變化，凡是具有與本實用新型相 同或相近似的技術(shù)方案，均在其保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1. 一種實現(xiàn)8路以太網(wǎng)供電的模塊，其特征在于：包括8路POE模塊，所述8路POE模 塊包括設(shè)置有元器件模塊（5)的印制電路板PCB(3)，PCB(3)的橫截面呈長方形，其長度為 63. 9?64. 1mm，寬度為52. 9?53. 1mm;所述PCB (3)的四周邊緣包括第一管腳安裝面（2)、 第二管腳安裝面（4)、第一側(cè)面和第二側(cè)面；第一管腳安裝面（2)和第二管腳安裝面（4)相 對設(shè)置，第一側(cè)面和第二側(cè)面相對設(shè)置； 所述PCB (3)上設(shè)置有40根管腳（1)，其中20根管腳（1)位于第一管腳安裝面（2)，20 根管腳（1)位于第二管腳安裝面（4);相鄰兩根管腳（1)中心之間的距離為2. 44?2. 64mm， 相對兩根管腳（1)中心之間的距離均為61. 9?62. 1mm ;鄰近第一管腳安裝面（2)的管腳 (1)中心與第一管腳安裝面（2)外側(cè)的距離、鄰近第二管腳安裝面（4)的管腳（1)中心與第 二管腳安裝面（4)外側(cè)的距離均為1. 9?2. 1mm ;鄰近第一側(cè)面的管腳（1)中心與第一側(cè) 面外側(cè)的距離、鄰近第二側(cè)面的管腳（1)中心與第二側(cè)面外側(cè)的距離均為1. 17?1. 37mm ; 每根管腳（1)均包括支撐柱（6)和接入桿（8)，支撐柱（6)的長度為17. 4?17. 6mm， 接入桿（8)的長度為3. 3?3. 5mm，接入桿（8)的孔徑為0· 6?0· 8mm。
2. 如權(quán)利要求1所述的實現(xiàn)8路以太網(wǎng)供電的模塊，其特征在于，所述40根管腳（1) 包括： 用于第7路PSE輸出端口的輸出管腳PSE_P6 ; 用于第7路PSE輸出端口地的輸出管腳PSE_N6 ; 用于第8路PSE輸出端口的輸出管腳PSE_P7 ; 用于第8路PSE輸出端口地的輸出管腳PSE_N7 ; 用于第3路PSE輸出端口的輸出管腳PSE_P2 ; 用于第3路PSE輸出端口地的輸出管腳PSE_N2 ; 用于第4路PSE輸出端口的輸出管腳PSE_P3 ; 用于第4路PSE輸出端口地的輸出管腳PSE_N3 ; 用于GND的第一輸入管腳GNDD_0、第二輸入管腳GNDD_0、第三輸入管腳GNDD_0、第四輸 入管腳GNDDJ)和第五輸入管腳GNDD_0 ; 用于-48V電源輸入的第一輸入管腳48VN_0、第二輸入管腳48VN_0、第三輸入管腳 48VN_0、第四輸入管腳48VN_0和第五輸入管腳48VN_0 ; 第一閑置管腳； 第二閑置管腳； 用于lOOhz時鐘輸入和交流檢測的輸入管腳SIN100A ; 用于開啟自動PSE模式的輸入管腳AUT_PSE ; 用于PSE芯片的低復(fù)位管腳的輸入復(fù)位管腳RST_PSE ; 用于I2C時鐘輸入的輸入管腳SCL_PSE ; 用于I2C數(shù)據(jù)輸出的輸出管腳SDAOUT_PSE ; 用于I2C數(shù)據(jù)輸入的輸入管腳SDAIN_PSE ; 用于第6路PSE輸出端口的輸出管腳PSE_N5 ; 用于第6路PSE輸出端口地的輸出管腳PSE_P5 ; 用于第5路PSE輸出端口的輸出管腳PSE_N4 ; 用于第5路PSE輸出端口地的輸出管腳PSE_P4 ; 用于第2路PSE輸出端口的輸出管腳PSE_N1 ; 用于第2路PSE輸出端口地的輸出管腳PSE_P1 ; 用于第1路PSE輸出端口的輸出管腳PSE_NO ; 用于第1路PSE輸出端口地的輸出管腳PSE_PO ; 用于中斷輸出的輸出管腳INT_PSE ; 用于I2C地址設(shè)置端的輸入管腳ADDR3 ; 用于I2C地址設(shè)置端的輸入管腳ADDR2 ; 用于I2C地址設(shè)置端的輸入管腳ADDR1 ; 用于3. 3V電源輸入的輸入管腳3V3_PSE ; 用于端口關(guān)閉功能控制端的輸入管腳SHDN。
3. 如權(quán)利要求1所述的實現(xiàn)8路以太網(wǎng)供電的模塊，其特征在于：所述每根管腳（1)的 頂部均穿過PCB (3)后，焊接于PCB (3)的頂部，每根管腳⑴與PCB (3)的底部之間均設(shè)置 有一塊用于固定管腳的支撐板（7)。
4. 如權(quán)利要求1所述的實現(xiàn)8路以太網(wǎng)供電的模塊，其特征在于：所述元器件模塊（5) 包括8路相同的分組交換機(jī)PSE電路，每路PSE電路均包括受電設(shè)備ro、穩(wěn)壓二極管T1、整 流二極管T2、P溝道場效應(yīng)管Pmos管T3、第一取樣電阻R1、第二取樣電阻R2、第三取樣電阻 R3、電容C1和PSE芯片；包括偵測端和接地端；PSE芯片包括I2C接口、偵測Det管腳、輸 出out管腳、通斷Gate管腳和檢測Sense管腳； 所述ro的偵測端通過穩(wěn)壓二極管T1與接地端相連，PD的接地端接地，ro的偵測端通 過第一取樣電阻R1與PSE芯片的out管腳相連；ro的偵測端與整流二極管T2的正極相連， 整流二極管T2的負(fù)極與PSE芯片的Det管腳相連；整流二極管T2的正極依次通過第二取 樣電阻R2、電容C1與負(fù)極相連； 所述ro的偵測端與Pmos管T3的漏極相連，Pmos管T3的漏極還通過第一取樣電阻R1 與PSE芯片的out管腳相連；Pmos管T3的柵極與PSE芯片的Gate管腳相連；Pmos管T3的 源極與PSE芯片的Sense管腳相連，Pmos管T3的源極還通過第三取樣電阻R3與電源連接。
5. 如權(quán)利要求4所述的實現(xiàn)8路以太網(wǎng)供電的模塊，其特征在于：所述第一取樣電阻 R1的阻值為10kQ，第二取樣電阻R2的阻值為lkQ，第三取樣電阻R3的阻值為0. 5Ω，所 述電容C1的容量為0. 47uF。
6. 如權(quán)利要求1所述的實現(xiàn)8路以太網(wǎng)供電的模塊，其特征在于：所述元器件模塊（5) 的安裝寬度為50. 9?51. 1mm，所述PCB (3)頂部的元器件與每根管腳（1)的接入桿（8)底 部之間的距離均為20. 9?21. 1mm。
7. 如權(quán)利要求6所述的實現(xiàn)8路以太網(wǎng)供電的模塊，其特征在于：所述元器件模塊（5) 的安裝寬度為51mm，所述PCB(3)頂部的元器件與每根管腳⑴的接入桿⑶底部之間的距 離均為21mm。
8. 如權(quán)利要求1至7任一項所述的實現(xiàn)8路以太網(wǎng)供電的模塊，其特征在于：所述 PCB(3)長度為64mm，寬度為53mm ;所述相鄰兩根管腳（1)中心之間的距離為2. 54mm ;相對 兩根管腳（1)中心之間的距離為62mm; 所述鄰近第一管腳安裝面（2)的管腳（1)中心與第一管腳安裝面（2)外側(cè)的距離、鄰 近第二管腳安裝面（4)的管腳（1)中心與第二管腳安裝面（4)外側(cè)的距離均為2_;鄰近 第一側(cè)面的管腳（1)中心與第一側(cè)面外側(cè)的距離、鄰近第二側(cè)面的管腳（1)中心與第二側(cè) 面外側(cè)的距離均為1.27mm;所述管腳（1)的支撐柱（6)的長度為17. 5_，接入桿（8)的長 度為3. 4mm，接入桿（8)的孔徑為0· 7mm。
【文檔編號】H04L12/10GK203895947SQ201420204187
【公開日】2014年10月22日 申請日期:2014年4月24日 優(yōu)先權(quán)日:2014年4月24日
【發(fā)明者】王瑞波 申請人:烽火通信科技股份有限公司