專利名稱：一種基于axi總線協(xié)議的osd控制顯示方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于數(shù)字電視、數(shù)字視頻圖像處理與顯示技術(shù)領(lǐng)域，涉及AXI總線控制、OSD數(shù)據(jù)存儲(chǔ)、圖像縮放及視頻疊加，尤其是一種基于AXI總線協(xié)議的OSD控制顯示方法及裝置，從而實(shí)現(xiàn)OSD與視頻圖像的多種顯示方式，以達(dá)到更加美觀的目的。
背景技術(shù)：
OSD (On Screen Display)即在顯不屏幕上的指定區(qū)域以一定的方式顯不指定的圖像、符號(hào)或字符。近年來，隨著數(shù)字視頻技術(shù)在家電、監(jiān)控系統(tǒng)、手持設(shè)備等在諸多領(lǐng)域的應(yīng)用，各類先進(jìn)的算法應(yīng)用于視頻處理芯片，向消費(fèi)者提供了更加清晰流暢的畫面，OSD的顯示技術(shù)也成為了不可或缺的部分。同時(shí)，為了滿足人們?cè)絹碓礁叩囊曈X需求，用于人機(jī)交互的OSD顯示技術(shù)便成為了各視頻處理芯片廠商的研究重點(diǎn)。OSD顯示技術(shù)能夠?yàn)橛脩籼峁┯押玫娜藱C(jī)對(duì)話的界面，能夠使用戶得到更加便捷的操作體驗(yàn)，同時(shí)也獲得更多的附加信息。目前市場(chǎng)上所見的OSD顯示設(shè)備相對(duì)比較獨(dú)立，針對(duì)不同的OSD源需要采用不同的OSD芯片，兼容性不足；同時(shí)還需要掛載外部OSD存儲(chǔ)器，成本較高；目前專用OSD芯片只采用單一透明度閾值，修改OSD圖像時(shí)需要重新寫入整幅OSD圖像，而對(duì)于OSD縮放多采用單一的水平或者垂直縮放，靈活性欠佳。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服上述現(xiàn)有技術(shù)的缺點(diǎn)，提供一種基于AXI總線協(xié)議的OSD控制顯示方法及裝置，其通過精簡(jiǎn)AXI總線協(xié)議與DDR2存儲(chǔ)器交互來實(shí)現(xiàn)可配置OSD控制顯示的新方法及設(shè)備，使得OSD可共享視頻緩存從而省去了外部掛載DRAM，同時(shí)針對(duì)不同尺寸的顯示設(shè)備，該新方法可實(shí)現(xiàn)任意比例的縮放并任意位置，由于新增加了一路逐點(diǎn)透明度通道和全局透明度，使得該OSD顯示能夠呈現(xiàn)多種立體的顯示效果，同時(shí)，為了該方法及設(shè)備的普遍適用性，提供了 3種OSD源的輸入方式，從而大大提高了靈活性。本發(fā)明的目的是通過以下技術(shù)方案來解決的:這種基于AXI總線協(xié)議的OSD控制顯示方法，包括:當(dāng)OSD數(shù)據(jù)經(jīng)過內(nèi)部MCU、外部CPU、外部OSD數(shù)據(jù)流通道輸入時(shí)，根據(jù)需要OSD的輸入源，利用OSD寫入FIFO將OSD源與DDR2的兩個(gè)時(shí)鐘域分割，采用精簡(jiǎn)的AXI總線協(xié)議將OSD數(shù)據(jù)存入DDR2 ;當(dāng)需要顯示OSD圖像時(shí)，利用OSD讀出FIFO將OSD數(shù)據(jù)由DDR2讀取出來進(jìn)行雙線性縮放，經(jīng)過縮放處理之后的OSD數(shù)據(jù)采用帶有雙透明度的疊加方式與視頻進(jìn)行疊加并輸出。進(jìn)一步，OSD寫入FIFO使用OSD源提供的行有效信號(hào)來控制OSD數(shù)據(jù)寫入DDR2的相對(duì)地址，從而進(jìn)行以行為單位來修改OSD內(nèi)容，同時(shí)將OSD數(shù)據(jù)拼湊成每4個(gè)點(diǎn)或者8個(gè)點(diǎn)作為一組數(shù)據(jù)的方法進(jìn)行存儲(chǔ)以節(jié)約讀取速度及存儲(chǔ)空間。上述精簡(jiǎn)的AXI總線控制協(xié)議為:剔除其中復(fù)雜的握手信號(hào)，在寫入操作中保留 AWVALID、AffREADY, WVALID, WREADY, BVALID 和 BREADY，在讀取操作中保留 ARVALID、ARREADY, RVALID和RREADY ;對(duì)于精簡(jiǎn)掉的信號(hào)設(shè)置為常量。進(jìn)一步，以上對(duì)于OSD的縮放采用雙線性插值算法，在此操作過程中將OSD的逐點(diǎn)透明度與OSD數(shù)據(jù)一并進(jìn)行縮放處理，使縮放過后的OSD數(shù)據(jù)具有相對(duì)于縮放前合理的逐點(diǎn)透明度權(quán)值。進(jìn)一步，上述OSD數(shù)據(jù)與視頻疊加的具體方法為:設(shè)視頻信號(hào)用vid_in表示，OSD信號(hào)用osd_in，逐點(diǎn)透明度用alpha_P (O 255)表示，全局透明度用ALPHA_G (O 255)表示，中間混合結(jié)果為mix_mid,最終混合后的信號(hào)為mix_out,則表示為:
權(quán)利要求
1.一種基于AXI總線協(xié)議的OSD控制顯示方法，其特征在于，包括:當(dāng)OSD數(shù)據(jù)經(jīng)過內(nèi)部MCU、外部CPU、外部OSD數(shù)據(jù)流通道輸入時(shí)，根據(jù)需要OSD的輸入源，利用OSD寫入FIFO將OSD源與DDR2的兩個(gè)時(shí)鐘域分割，采用精簡(jiǎn)的AXI總線協(xié)議將OSD數(shù)據(jù)存入DDR2 ;當(dāng)需要顯示OSD圖像時(shí)，利用OSD讀出FIFO將OSD數(shù)據(jù)由DDR2讀取出來進(jìn)行雙線性縮放，經(jīng)過縮放處理之后的OSD數(shù)據(jù)采用帶有雙透明度的疊加方式與視頻進(jìn)行疊加并輸出。
2.根據(jù)權(quán)利要求1所述的基于AXI總線協(xié)議的OSD控制顯示方法，其特征在于，OSD寫入FIFO使用OSD源提供的行有效信號(hào)來控制OSD數(shù)據(jù)寫入DDR2的相對(duì)地址，從而進(jìn)行以行為單位來修改OSD內(nèi)容，同時(shí)將OSD數(shù)據(jù)拼湊成每4個(gè)點(diǎn)或者8個(gè)點(diǎn)作為一組數(shù)據(jù)的方法進(jìn)行存儲(chǔ)以節(jié)約讀取速度及存儲(chǔ)空間。
3.根據(jù)權(quán)利要求1所述的基于AXI總線協(xié)議的OSD控制顯示方法，其特征在于，所述精簡(jiǎn)的AXI總線控制協(xié)議為:剔除其中復(fù)雜的握手信號(hào)，在寫入操作中保留AWVALID、AffREADY, WVALID、WREADY、BVALID 和 BREADY，在讀取操作中保留 ARVALID、ARREADY、RVALID和RREADY ;對(duì)于精簡(jiǎn)掉的信號(hào)設(shè)置為常量。
4.根據(jù)權(quán)利要求1所述的基于AXI總線協(xié)議的OSD控制顯示方法，其特征在于，對(duì)于OSD的縮放采用雙線性插值算法，在此操作過程中將OSD的逐點(diǎn)透明度與OSD數(shù)據(jù)一并進(jìn)行縮放處理，使縮放過后的OSD數(shù)據(jù)具有相對(duì)于縮放前合理的逐點(diǎn)透明度權(quán)值。
5.根據(jù)權(quán)利要求1所述的基于AXI總線協(xié)議的OSD控制顯示方法，其特征在于，OSD數(shù)據(jù)與視頻疊加的具體方法為:設(shè)視頻信號(hào)用vid_in表示，OSD信號(hào)用osd_in,逐點(diǎn)透明度用alpha_P (O 255)表示，全局透明度用ALPHA_G (O 255)表示，中間混合結(jié)果為mix_mid,最終混合后的信號(hào)為mix_out,則表示為:
6.一種實(shí)現(xiàn)權(quán)利要求1所述方法的裝置，其特征在于，通過采用Verilog-HDL硬件描述語言實(shí)現(xiàn)，從而映射成為實(shí)體電路得到本裝置，具體包括內(nèi)部MCU、外部CPU、外部OSD數(shù)據(jù)流通道、OSD寫入模塊、AXI總線控制器、DDR2數(shù)據(jù)存儲(chǔ)器、OSD讀出模塊、OSD縮放模塊和OSD視頻疊加模塊；當(dāng)OSD數(shù)據(jù)經(jīng)過內(nèi)部MCU、外部CPU、外部OSD數(shù)據(jù)流通道輸入時(shí)，首先經(jīng)過OSD數(shù)據(jù)通道選擇MUX來根據(jù)需要選擇不同通道的OSD數(shù)據(jù)，再將OSD數(shù)據(jù)送入OSD寫入模塊，通過AXI總線控制模塊寫入DDR2數(shù)據(jù)存儲(chǔ)器；當(dāng)需要將OSD數(shù)據(jù)進(jìn)行顯示時(shí)，OSD讀出模塊通過AXI總線控制器從DDR2數(shù)據(jù)存儲(chǔ)器中將OSD數(shù)據(jù)讀取出來，送入OSD縮放模塊進(jìn)行縮放處理，處理后再將數(shù)據(jù)送給OSD視頻疊加模塊進(jìn)行OSD數(shù)據(jù)與視頻的疊加，最后進(jìn)行輸出。
7.根據(jù)權(quán)利要求6所述的裝置，其特征在于，所述OSD寫入模塊采用FIFO及高速緩存的方式進(jìn)行跨時(shí)鐘域的處理，OSD數(shù)據(jù)首先存入FIFO，使用計(jì)數(shù)器將數(shù)據(jù)組合成每4個(gè)一組以適應(yīng)DDR2存貯器的位寬。
8.根據(jù)權(quán)利要求6所述的裝置，其特征在于，OSD存儲(chǔ)地址使用計(jì)數(shù)器來產(chǎn)生，清零信號(hào)與OSD數(shù)據(jù)源的場(chǎng)有效信號(hào)相連，高位的進(jìn)位信號(hào)與OSD數(shù)據(jù)源的行有效信號(hào)相連。
全文摘要
本發(fā)明公開了一種基于AXI總線協(xié)議的OSD控制顯示方法及裝置，其通過OSD數(shù)據(jù)通道選擇后利用讀、寫緩存FIFO以及AXI總線仲裁模塊從而實(shí)現(xiàn)對(duì)OSD圖層的靈活修改和顯示，其中OSD數(shù)據(jù)共享視頻顯存，同時(shí)外部留有一路視頻接口以實(shí)現(xiàn)畫中畫效果，然后使用雙線性Scaler縮放模塊對(duì)OSD圖像進(jìn)行任意比例的縮放處理，最后通過OSD與視頻疊加模塊實(shí)現(xiàn)OSD豐富多樣的顯示方式。本發(fā)明完成了對(duì)提出方法的VLSI設(shè)計(jì)，并對(duì)其中的關(guān)鍵點(diǎn)進(jìn)行了深入研究，在此基礎(chǔ)上完成了Verilog-HDL的代碼編寫并實(shí)現(xiàn)功能。
文檔編號(hào)H04N5/445GK103139509SQ201310059649
公開日2013年6月5日 申請(qǐng)日期2013年2月26日 優(yōu)先權(quán)日2013年2月26日
發(fā)明者謝超 申請(qǐng)人:西安創(chuàng)芯科技有限責(zé)任公司