專利名稱：一種調(diào)試方法、芯片、單板及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信領(lǐng)域，尤其涉及一種調(diào)試方法、芯片、單板及系統(tǒng)。
背景技術(shù)：
在網(wǎng)絡(luò)設(shè)備開發(fā)及其后期維護(hù)過程中，調(diào)試是必不可少的步驟。隨著互聯(lián)網(wǎng)技術(shù)的飛速發(fā)展，可維可測技術(shù)成為一個新的技術(shù)，而遠(yuǎn)程調(diào)試作為可維可測技術(shù)中的一項(xiàng)關(guān)鍵技術(shù)點(diǎn)，成為人們的關(guān)注對象。現(xiàn)有的遠(yuǎn)程調(diào)試技術(shù)中，終端運(yùn)行調(diào)試軟件通過以太網(wǎng)口向待調(diào)試單板的主控(PU發(fā)送調(diào)試指令，所述主控CPU內(nèi)置soft probe (軟化仿真器)來解析調(diào)試指令，通過 內(nèi)置協(xié)議轉(zhuǎn)換器的 FPGA/CPLD (Field-Programmable Gate Array/Complex ProgrammableLogicDevice，現(xiàn)場可編程門陣列/復(fù)雜可編程邏輯器件)將所述調(diào)試指令發(fā)送給芯片SOC (System on Chip，系統(tǒng)級芯片)上的ASIC，ASIC執(zhí)行調(diào)試操作并將調(diào)試結(jié)果經(jīng)FPGA/CPLD發(fā)送給主控CPU，所述主控CPU再將所述調(diào)試結(jié)果打包通過以太網(wǎng)口返回給終端，由所述終端根據(jù)所述調(diào)試結(jié)果進(jìn)行問題定位。在實(shí)現(xiàn)上述調(diào)試的過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中至少存在如下問題有的單板上沒有主控CPU，現(xiàn)有調(diào)試方案無法運(yùn)作；另外在FPGA/CPLD上內(nèi)置協(xié)議轉(zhuǎn)換器，增加單板整體成本。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供一種調(diào)試方法、芯片、單板及系統(tǒng)，可以在不影響硬件布局和軟件性能的情況下對沒有主控CPU的單板進(jìn)行遠(yuǎn)程調(diào)試。為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案一種調(diào)試方法，包括以太網(wǎng)口接收終端發(fā)送的數(shù)據(jù)包，其中，所述數(shù)據(jù)包攜帶有業(yè)務(wù)標(biāo)識，所述業(yè)務(wù)標(biāo)識包括調(diào)試業(yè)務(wù)標(biāo)識或正常業(yè)務(wù)標(biāo)識；所述以太網(wǎng)口根據(jù)所述數(shù)據(jù)包攜帶的業(yè)務(wù)標(biāo)識判斷當(dāng)前業(yè)務(wù)類型；當(dāng)判斷出所述當(dāng)前業(yè)務(wù)類型為調(diào)試業(yè)務(wù)時，所述以太網(wǎng)口通過總線將所述數(shù)據(jù)包寫入存儲器，并通過所述總線向CPU發(fā)送中斷通知；所述CPU根據(jù)所述中斷通知，從所述存儲器中讀取所述數(shù)據(jù)包，解析出所述數(shù)據(jù)包中的調(diào)試指令，并將所述調(diào)試指令發(fā)送給協(xié)議轉(zhuǎn)換模塊；所述協(xié)議轉(zhuǎn)換模塊將所述調(diào)試指令轉(zhuǎn)換為聯(lián)合測試行為組織JTAG碼流，并將所述JTAG碼流發(fā)送給專用集成電路ASIC，以使得所述ASIC根據(jù)所述JTAG碼流進(jìn)行調(diào)試，并將調(diào)試結(jié)果返回給所述協(xié)議轉(zhuǎn)換模塊；所述協(xié)議轉(zhuǎn)換模塊將所述調(diào)試結(jié)果返回給所述CPU ；所述CPU將所述調(diào)試結(jié)果組裝成調(diào)試結(jié)果數(shù)據(jù)包，通過所述總線和所述以太網(wǎng)口返回給所述終端，以使得所述終端根據(jù)所述調(diào)試結(jié)果數(shù)據(jù)包進(jìn)行問題定位。
一種芯片，包括專用集成電路ASIC和處理單元；所述處理單元包括以太網(wǎng)口、總線、CPU、存儲器和協(xié)議轉(zhuǎn)換模塊，其中所述以太網(wǎng)口，用于接收終端發(fā)送的數(shù)據(jù)包，其中，所述數(shù)據(jù)包攜帶有業(yè)務(wù)標(biāo)識，所述業(yè)務(wù)標(biāo)識包括調(diào)試業(yè)務(wù)標(biāo)識或正常業(yè)務(wù)標(biāo)識；所述以太網(wǎng)口，還用于根據(jù)所述數(shù)據(jù)包攜帶的業(yè)務(wù)標(biāo)識判斷當(dāng)前業(yè)務(wù)類型；所述以太網(wǎng)口，還用于在判斷出所述當(dāng)前業(yè)務(wù)類型為調(diào)試業(yè)務(wù)時，通過總線將所述數(shù)據(jù)包寫入存儲器，并通過所述總線向CPU發(fā)送中斷通知；所述CPU，用于根據(jù)所述中斷通知，從所述存儲器中讀取所述數(shù)據(jù)包，解析出所述數(shù)據(jù)包中的調(diào)試指令，并將所述調(diào)試指令發(fā)送給協(xié)議轉(zhuǎn)換模塊；
所述協(xié)議轉(zhuǎn)換模塊，用于將所述調(diào)試指令轉(zhuǎn)換為聯(lián)合測試行為組織JTAG碼流，并將所述JTAG碼流發(fā)送給專用集成電路ASIC ；所述ASIC，用于根據(jù)所述JTAG碼流進(jìn)行調(diào)試操作，并將調(diào)試結(jié)果返回給所述協(xié)議轉(zhuǎn)換模塊；所述協(xié)議轉(zhuǎn)換模塊，還用于將所述調(diào)試結(jié)果返回給所述CPU ；所述CPU，還用于將所述調(diào)試結(jié)果組裝成調(diào)試結(jié)果數(shù)據(jù)包，通過所述總線和所述以太網(wǎng)口發(fā)送給所述終端，以使得所述終端根據(jù)所述調(diào)試結(jié)果數(shù)據(jù)包進(jìn)行問題定位。一種單板，包括上述的芯片。一種系統(tǒng)，包括終端和上述的單板。上述技術(shù)方案提供的一種調(diào)試方法、芯片、單板及系統(tǒng)，通過將包括以太網(wǎng)口、總線、CPU、存儲器和協(xié)議轉(zhuǎn)換模塊的處理單元內(nèi)置于單板上的芯片內(nèi)，與所述芯片上的ASIC之間進(jìn)行調(diào)試業(yè)務(wù)來往，在不影響單板的硬件布局和軟件性能的情況下完成調(diào)試方法，同時在單板上沒有主控CPU時也可運(yùn)行單板上的所述芯片應(yīng)用上述的技術(shù)方案完成調(diào)試。


為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I為本發(fā)明實(shí)施例提供的一種調(diào)試方法流程示意圖；圖2為本發(fā)明實(shí)施例提供的一種正常業(yè)務(wù)運(yùn)行方法流程示意圖；圖3為本發(fā)明實(shí)施例提供的一種芯片的結(jié)構(gòu)框圖；圖4為本發(fā)明實(shí)施例提供的一種系統(tǒng)框圖。
具體實(shí)施例方式下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。本發(fā)明實(shí)施例提供了一種調(diào)試方法，如圖I所示，所述方法包括以下步驟
101、以太網(wǎng)口接收終端發(fā)送的數(shù)據(jù)包，其中，所述數(shù)據(jù)包攜帶有業(yè)務(wù)標(biāo)識，所述業(yè)務(wù)標(biāo)識包括調(diào)試業(yè)務(wù)標(biāo)識或正常業(yè)務(wù)標(biāo)識。本實(shí)施例中，終端與的芯片之間通過以太網(wǎng)連接，當(dāng)然也可以通過路由器將終端和芯片連接到以太網(wǎng)中。在用戶或調(diào)試人員要運(yùn)行或調(diào)試該芯片時，可使終端從通過以太網(wǎng)向所述芯片發(fā)送數(shù)據(jù)包。所述芯片上設(shè)置有以太網(wǎng)口，所述芯片可以通過所述以太網(wǎng)口接收終端發(fā)送的數(shù)據(jù)包。所述數(shù)據(jù)包上攜帶有業(yè)務(wù)標(biāo)識，所述業(yè)務(wù)標(biāo)識包括調(diào)試業(yè)務(wù)標(biāo)識或正常業(yè)務(wù)標(biāo)識。在用戶運(yùn)行該芯片時，終端向芯片發(fā)送的數(shù)據(jù)包上攜帶正常業(yè)務(wù)標(biāo)識；在調(diào)試人員調(diào)試該芯片時，終端向芯片發(fā)送的數(shù)據(jù)包上攜帶調(diào)試業(yè)務(wù)標(biāo)識。102、所述以太網(wǎng)口根據(jù)所述數(shù)據(jù)包攜帶的業(yè)務(wù)標(biāo)識判斷當(dāng)前業(yè)務(wù)類型。若所述以太網(wǎng)口接收的數(shù)據(jù)包上攜帶有正常業(yè)務(wù)標(biāo)識則判斷當(dāng)前業(yè)務(wù)類型為正常業(yè)務(wù)；若所述以太網(wǎng)口接收的數(shù)據(jù)包上攜帶有調(diào)試業(yè)務(wù)標(biāo)識則判斷當(dāng)前業(yè)務(wù)類型為調(diào)試業(yè)務(wù)。 103、當(dāng)判斷出所述當(dāng)前業(yè)務(wù)類型為調(diào)試業(yè)務(wù)時，所述以太網(wǎng)口通過總線將所述數(shù)據(jù)包寫入存儲器，并通過所述總線向CPU發(fā)送中斷通知。以太網(wǎng)口在判斷出所述當(dāng)前業(yè)務(wù)類型為調(diào)試業(yè)務(wù)時，會通過總線將所述數(shù)據(jù)包寫入存儲器，并通過所述總線向CPU發(fā)送中斷通知。104、所述CPU根據(jù)所述中斷通知，從所述存儲器中讀取所述數(shù)據(jù)包，解析出所述數(shù)據(jù)包中的調(diào)試指令，并將所述調(diào)試指令發(fā)送給協(xié)議轉(zhuǎn)換模塊。CPU根據(jù)接收到的中斷通知，可以從所述存儲器內(nèi)讀取所述數(shù)據(jù)包。所述CPU內(nèi)的Softprobe可以解析出所述數(shù)據(jù)包中的調(diào)試指令，然后將所述調(diào)試指令按照總線協(xié)議的規(guī)定封裝成相應(yīng)格式的數(shù)據(jù)包經(jīng)譯碼器譯碼后發(fā)送給協(xié)議轉(zhuǎn)換模塊。在本實(shí)施例中，所述芯片以使用AXI (Advanced eXtensiblelnterface,先進(jìn)的可擴(kuò)展接口)總線為主流，本實(shí)施例中提到的總線為AXI小總線，故CPU的總線接口可以為AXI協(xié)議接口，所以CPU需要將調(diào)試指令按照總線協(xié)議的規(guī)定封裝成AXI協(xié)議格式的數(shù)據(jù)包發(fā)送給協(xié)議轉(zhuǎn)換模塊?？蛇x的，這里所述的協(xié)議轉(zhuǎn)換模塊為AXI2JTAG (AXI到JTAG)協(xié)議轉(zhuǎn)換模塊。105、所述協(xié)議轉(zhuǎn)換模塊將所述調(diào)試指令轉(zhuǎn)換為JTAG(Joint TestAction Group,聯(lián)合測試行為組織)碼流，并將所述JTAG碼流發(fā)送給ASIC (Application SpecificIntegrated Circuit,專用集成電路),以使得所述ASIC根據(jù)所述JTAG碼流進(jìn)行調(diào)試,并將調(diào)試結(jié)果返回給所述協(xié)議轉(zhuǎn)換模塊。所述協(xié)議轉(zhuǎn)換模塊接收到調(diào)試指令后，會將其從總線協(xié)議規(guī)定的格式轉(zhuǎn)換為JTAG碼流，以便將所述調(diào)試指令發(fā)送給ASIC使其進(jìn)行調(diào)試操作，ASIC進(jìn)行調(diào)試操作時接收到的指令必須是JTAG碼流格式的。所述ASIC將根據(jù)所述JTAG碼流格式的調(diào)試指令進(jìn)行調(diào)試操后，會將調(diào)試結(jié)果返回給所述協(xié)議轉(zhuǎn)換模塊。106、所述協(xié)議轉(zhuǎn)換模塊將所述調(diào)試結(jié)果返回給所述CPU。所述調(diào)試結(jié)果為JTAG碼流，當(dāng)所述協(xié)議轉(zhuǎn)換模塊接收到所述調(diào)試結(jié)果后會將所述調(diào)試結(jié)果從JTAG碼流格式轉(zhuǎn)換成總線協(xié)議規(guī)定的格式，通過總線接口返回給CPU。107、所述CPU將所述調(diào)試結(jié)果組裝成調(diào)試結(jié)果數(shù)據(jù)包，通過所述總線和所述以太網(wǎng)口返回給所述終端，以使得所述終端根據(jù)所述調(diào)試結(jié)果數(shù)據(jù)包進(jìn)行問題定位。
所述CPU接收到總線協(xié)議規(guī)定的格式的調(diào)試結(jié)果后會將所述調(diào)試結(jié)果組裝成IP數(shù)據(jù)包，并將所述調(diào)試結(jié)果數(shù)據(jù)包通過所述總線和所述以太網(wǎng)口返回給終端，所述終端接收到所述調(diào)試結(jié)果數(shù)據(jù)包后解析出所述調(diào)試結(jié)果，并由調(diào)試軟件進(jìn)行分析，從而進(jìn)行問題定位。
在上述方法中以太網(wǎng)口和CPU通過所述總線的主從接口掛在單獨(dú)的總線上，通過所述總線進(jìn)行通信。在這里這個總線掛死的幾率很小，因此可以保證可以運(yùn)行本發(fā)明的調(diào)試方法進(jìn)行問題定位。在應(yīng)用上述方法進(jìn)行遠(yuǎn)程調(diào)試的基礎(chǔ)上，調(diào)試CPU還可以運(yùn)行正常業(yè)務(wù)，如圖2所示，在完成步驟101、102后還進(jìn)行以下步驟203、當(dāng)判斷出所述當(dāng)前業(yè)務(wù)類型為正常業(yè)務(wù)時，所述以太網(wǎng)口通過所述總線將所述數(shù)據(jù)包發(fā)送給CPU。以太網(wǎng)口在根據(jù)數(shù)據(jù)包攜帶的業(yè)務(wù)標(biāo)識判斷出所述當(dāng)前業(yè)務(wù)類型為正常業(yè)務(wù)時，會直接將所述數(shù)據(jù)包通過所述總線發(fā)送給CPU。204、所述CPU解析出所述數(shù)據(jù)包中的正常業(yè)務(wù)數(shù)據(jù)，并將所述正常業(yè)務(wù)數(shù)據(jù)通過所述總線發(fā)送給ASIC ；以使得所述ASIC根據(jù)所述正常業(yè)務(wù)數(shù)據(jù)進(jìn)行正常業(yè)務(wù)操作。所述CPU內(nèi)的Softprobe可以解析出所述數(shù)據(jù)包中的正常業(yè)務(wù)數(shù)據(jù)，并將所述正常業(yè)務(wù)數(shù)據(jù)經(jīng)譯碼器譯碼后通過總線發(fā)送給ASIC。ASIC上設(shè)置有總線接口，在這里總線可以為AXI小總線，相應(yīng)的總線接口為AXI接口，ASIC通過總線接口接收CPU經(jīng)所述總線302發(fā)送過來的數(shù)據(jù)。所述ASIC可以根據(jù)所述業(yè)務(wù)數(shù)據(jù)進(jìn)行相應(yīng)的正常業(yè)務(wù)操作。本發(fā)明實(shí)施例還提供了一種芯片，如圖3所示，所述芯片包括ASIC31和處理單元30，所述處理單元30包括以太網(wǎng)口 301、總線302、CPU303、存儲器304和協(xié)議轉(zhuǎn)換模塊305。所述以太網(wǎng)口 301，用于接收終端發(fā)送的數(shù)據(jù)包，其中，所述數(shù)據(jù)包攜帶有業(yè)務(wù)標(biāo)識，所述業(yè)務(wù)標(biāo)識包括調(diào)試業(yè)務(wù)標(biāo)識或正常業(yè)務(wù)標(biāo)識。本實(shí)施例中，終端與的芯片之間通過以太網(wǎng)連接，當(dāng)然也可以通過路由器將終端和芯片連接到以太網(wǎng)中。在用戶或調(diào)試人員要運(yùn)行或調(diào)試該芯片時，可使終端從通過以太網(wǎng)向所述芯片發(fā)送數(shù)據(jù)包。所述芯片上設(shè)置有以太網(wǎng)口 301，所述芯片可以通過所述以太網(wǎng)口 301接收終端發(fā)送的數(shù)據(jù)包。所述數(shù)據(jù)包上攜帶有業(yè)務(wù)標(biāo)識，所述業(yè)務(wù)標(biāo)識包括調(diào)試業(yè)務(wù)標(biāo)識或正常業(yè)務(wù)標(biāo)識。在用戶運(yùn)行該芯片時，終端向芯片發(fā)送的數(shù)據(jù)包上攜帶正常業(yè)務(wù)標(biāo)識；在調(diào)試人員調(diào)試該芯片時，終端向芯片發(fā)送的數(shù)據(jù)包上攜帶調(diào)試業(yè)務(wù)標(biāo)識。所述以太網(wǎng)口 301，還用于根據(jù)所述數(shù)據(jù)包攜帶的業(yè)務(wù)標(biāo)識判斷當(dāng)前業(yè)務(wù)類型。若所述以太網(wǎng)口 301接收的數(shù)據(jù)包上攜帶有正常業(yè)務(wù)標(biāo)識則判斷當(dāng)前業(yè)務(wù)類型為正常業(yè)務(wù)；若所述以太網(wǎng)口 301接收的數(shù)據(jù)包上攜帶有調(diào)試業(yè)務(wù)標(biāo)識則判斷當(dāng)前業(yè)務(wù)類型為調(diào)試業(yè)務(wù)。所述以太網(wǎng)口 301，還用于在判斷出所述當(dāng)前業(yè)務(wù)類型為調(diào)試業(yè)務(wù)時，通過總線302將所述數(shù)據(jù)包寫入存儲器304，并通過所述總線302向CPU303發(fā)送中斷通知。以太網(wǎng)口 301在判斷出所述當(dāng)前業(yè)務(wù)類型為調(diào)試業(yè)務(wù)時，會先通過總線302將所述數(shù)據(jù)包寫入存儲器304，并在所述數(shù)據(jù)包寫入存儲器304后，通過所述總線向CPU303發(fā)送中斷通知。所述CPU303，用于根據(jù)所述中斷通知，從所述存儲器304中讀取所述數(shù)據(jù)包，解析出所述數(shù)據(jù)包中的調(diào)試指令，并將所述調(diào)試指令發(fā)送給協(xié)議轉(zhuǎn)換模塊305。CPU303根據(jù)接收到的中斷通知，可以從所述存儲器304內(nèi)讀取所述數(shù)據(jù)包。所述CPU303內(nèi)的Softprobe可以解析出所述數(shù)據(jù)包中的調(diào)試指令，然后將所述調(diào)試指令按照總線協(xié)議的規(guī)定封裝成相應(yīng)格式的數(shù)據(jù)包經(jīng)譯碼器譯碼后發(fā)送給協(xié)議轉(zhuǎn)換模塊305。在本實(shí)施例中，所述芯片以使用AXI總線為主流，本實(shí)施例中提到的總線302為AXI小總線，故CPU303的總線接口可以為AXI協(xié)議接口，所以CPU需要將調(diào)試指令按照總線協(xié)議的規(guī)定封裝成AXI協(xié)議格式的數(shù)據(jù)包發(fā)送給協(xié)議轉(zhuǎn)換模塊305?？蛇x的，這里所述的協(xié)議轉(zhuǎn)換模塊305為AXI2JTAG協(xié)議轉(zhuǎn)換模塊。所述協(xié)議轉(zhuǎn)換模塊305，用于將所述調(diào)試指令轉(zhuǎn)換為JTAG碼流，并將所述JTAG碼流發(fā)送給ASIC31。所述協(xié)議轉(zhuǎn)換模塊305接收到調(diào)試指令后，會將其從總線協(xié)議規(guī)定的格式轉(zhuǎn)換為 JTAG碼流，以便將所述調(diào)試指令發(fā)送給ASIC31使其進(jìn)行調(diào)試操作，ASIC31進(jìn)行調(diào)試操作時接收到的指令必須是JTAG碼流格式的。所述ASIC31，用于根據(jù)所述JTAG碼流進(jìn)行調(diào)試操作，并將調(diào)試結(jié)果返回給所述協(xié)議轉(zhuǎn)換模塊305。在這里返回給協(xié)議轉(zhuǎn)換模塊305的調(diào)試結(jié)果為JTAG碼流格式的。所述協(xié)議轉(zhuǎn)換模塊305，還用于將所述調(diào)試結(jié)果返回給所述CPU303。所述調(diào)試結(jié)果為JTAG碼流，當(dāng)所述協(xié)議轉(zhuǎn)換模塊305接收到所述調(diào)試結(jié)果后會將所述調(diào)試結(jié)果從JTAG碼流格式轉(zhuǎn)換成總線協(xié)議規(guī)定的格式，通過總線接口返回給CPU303。所述CPU303，還用于將所述調(diào)試結(jié)果組裝成調(diào)試結(jié)果數(shù)據(jù)包，通過所述總線302和所述以太網(wǎng)口 301發(fā)送給所述終端，以使得所述終端根據(jù)所述調(diào)試結(jié)果數(shù)據(jù)包進(jìn)行問題定位。所述CPU303接收到總線協(xié)議規(guī)定的格式的調(diào)試結(jié)果后會將所述調(diào)試結(jié)果組裝成IP數(shù)據(jù)包，并將所述調(diào)試結(jié)果數(shù)據(jù)包通過所述總線302和所述以太網(wǎng)口 301返回給終端，所述終端接收到所述調(diào)試結(jié)果數(shù)據(jù)包后解析出所述調(diào)試結(jié)果，并由調(diào)試軟件進(jìn)行分析，從而進(jìn)行問題定位。上述芯片的結(jié)構(gòu)不僅可以運(yùn)行上述調(diào)試方法，還可以運(yùn)行正常業(yè)務(wù)。所述以太網(wǎng)口 301，在判斷出所述當(dāng)前業(yè)務(wù)類型為正常業(yè)務(wù)時，通過所述總線302將所述數(shù)據(jù)包發(fā)送給CPU303。以太網(wǎng)口在根據(jù)數(shù)據(jù)包攜帶的業(yè)務(wù)標(biāo)識判斷出所述當(dāng)前業(yè)務(wù)類型為正常業(yè)務(wù)時，會直接將所述數(shù)據(jù)包通過所述總線302發(fā)送給CPU303。所述CPU303，還用于解析出所述數(shù)據(jù)包中的正常業(yè)務(wù)數(shù)據(jù)，并將所述正常業(yè)務(wù)數(shù)據(jù)通過所述總線發(fā)送給所述ASIC31。所述CPU內(nèi)的Softprobe可以解析出所述數(shù)據(jù)包中的正常業(yè)務(wù)數(shù)據(jù)，并將所述正常業(yè)務(wù)數(shù)據(jù)經(jīng)譯碼器譯碼后通過總線302發(fā)送給ASIC31，ASIC31上設(shè)置有總線接口，在這里總線302可以為AXI小總線，相應(yīng)的總線接口為AXI接口，ASIC31通過總線接口接收CPU303經(jīng)所述總線302發(fā)送過來的數(shù)據(jù)。所述ASIC31，還用于根據(jù)所述正常業(yè)務(wù)數(shù)據(jù)進(jìn)行正常業(yè)務(wù)操作。本發(fā)明實(shí)施例還提供了一種單板，所述單板包括上述的任一種芯片。將包括以太網(wǎng)口、總線、CPU、存儲器和協(xié)議轉(zhuǎn)換模塊的處理單元內(nèi)置于單板上的所述芯片內(nèi)，在不影響單板的硬件布局和軟件性能的情況下完成上述的調(diào)試方法，同時在單板上沒有主控CPU時只運(yùn)行所述芯片也可應(yīng)用上述的調(diào)試方法完成調(diào)試。本實(shí)施例還提供了一種系統(tǒng)，如圖4所不，所述系統(tǒng)包括終端41和單板42。所述單板42為上述的單板。在需要對單板42進(jìn)行調(diào)試時，所述終端41用于通過以太網(wǎng)向單板42發(fā)送攜帶有調(diào)試業(yè)務(wù)標(biāo)識的數(shù)據(jù)包。所述單板42上的芯片通過以太網(wǎng)口接收所述數(shù)據(jù)包，并根據(jù)數(shù)據(jù)包攜帶的業(yè)務(wù)標(biāo)識判斷當(dāng)前業(yè)務(wù)類型；當(dāng)判斷出所述當(dāng)前業(yè)務(wù)類型為調(diào)試業(yè)務(wù)時，通過總線將所述數(shù)據(jù)包寫入存儲器后，并通過所述總線向CPU發(fā)送中斷通知；所述CPU根據(jù)所述中斷通知，從所述存儲器中讀取所述數(shù)據(jù)包，解析出所述數(shù)據(jù)包中的調(diào)試指令，并將所述調(diào)試指令按照總線協(xié)議發(fā)送給協(xié)議轉(zhuǎn)換模塊；所述協(xié)議轉(zhuǎn)換模塊將所述調(diào)試指令轉(zhuǎn)換為聯(lián)合測試行為組織JTAG碼流，并將所述JTAG碼流發(fā)送給專用集成電路ASIC，以使得所述ASIC根據(jù)所述JTAG碼流進(jìn)行調(diào)試，并將調(diào)試結(jié)果返回給所述協(xié)議轉(zhuǎn)換模塊；所述協(xié)議轉(zhuǎn)換模塊將所述調(diào)試結(jié)果返回給所述CPU。所述芯片中的CPU將所述調(diào)試結(jié)果組裝成調(diào)試結(jié)果數(shù)據(jù)包，通過所述總線和所述以太網(wǎng)口返回給終端41，即單板42將調(diào)試結(jié)果發(fā)送給以終端41便于所述終端41根據(jù)所述調(diào)試結(jié)果進(jìn)行問題定位。當(dāng)然，所述終端41還用于向所述單板42發(fā)送攜帶正常業(yè)務(wù)標(biāo)識數(shù)據(jù)包。所述單板42上的芯片通過以太網(wǎng)口接收所述數(shù)據(jù)包，在所述芯片的以太網(wǎng)口判斷出所述當(dāng)前業(yè)務(wù)類型為正常業(yè)務(wù)時，所述以太網(wǎng)口通過所述總線將所述數(shù)據(jù)包發(fā)送給單板的CPU ;所述CPU解析出所述數(shù)據(jù)包中的正常業(yè)務(wù)數(shù)據(jù)，并將所述正常業(yè)務(wù)數(shù)據(jù)通過所述總線發(fā)送給單板的ASIC ;以使得所述ASIC根據(jù)所述正常業(yè)務(wù)數(shù)據(jù)進(jìn)行正常業(yè)務(wù)操作。本發(fā)明實(shí)施例提供了一種調(diào)試方法、單板及系統(tǒng)，通過將包括以太網(wǎng)口、總線、 CPU、存儲器和協(xié)議轉(zhuǎn)換模塊的處理單元內(nèi)置于單板上的芯片內(nèi)，與所述芯片上的ASIC之間進(jìn)行調(diào)試業(yè)務(wù)來往，在不影響單板的硬件布局和軟件性能的情況下完成調(diào)試方法，同時在單板上沒有主控CPU時也可運(yùn)行單板上的所述芯片應(yīng)用上述的技術(shù)方案完成調(diào)試。本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述方法實(shí)施例的全部或部分步驟可以通過程序指令相關(guān)的硬件來完成，前述的程序可以存儲于一計(jì)算機(jī)可讀取存儲介質(zhì)中，該程序在執(zhí)行時，執(zhí)行包括上述方法實(shí)施例的步驟；而前述的存儲介質(zhì)包括R0M、RAM、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。以上所述，僅為本發(fā)明的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種調(diào)試方法，其特征在于，包括 以太網(wǎng)口接收終端發(fā)送的數(shù)據(jù)包，其中，所述數(shù)據(jù)包攜帶有業(yè)務(wù)標(biāo)識，所述業(yè)務(wù)標(biāo)識包括調(diào)試業(yè)務(wù)標(biāo)識或正常業(yè)務(wù)標(biāo)識； 所述以太網(wǎng)口根據(jù)所述數(shù)據(jù)包攜帶的業(yè)務(wù)標(biāo)識判斷當(dāng)前業(yè)務(wù)類型； 當(dāng)判斷出所述當(dāng)前業(yè)務(wù)類型為調(diào)試業(yè)務(wù)時，所述以太網(wǎng)口通過總線將所述數(shù)據(jù)包寫入存儲器，并通過所述總線向CPU發(fā)送中斷通知； 所述CPU根據(jù)所述中斷通知，從所述存儲器中讀取所述數(shù)據(jù)包，解析出所述數(shù)據(jù)包中的調(diào)試指令，并將所述調(diào)試指令發(fā)送給協(xié)議轉(zhuǎn)換模塊； 所述協(xié)議轉(zhuǎn)換模塊將所述調(diào)試指令轉(zhuǎn)換為聯(lián)合測試行為組織JTAG碼流，并將所述JTAG碼流發(fā)送給專用集成電路ASIC，以使得所述ASIC根據(jù)所述JTAG碼流進(jìn)行調(diào)試，并將調(diào)試結(jié)果返回給所述協(xié)議轉(zhuǎn)換模塊； 所述協(xié)議轉(zhuǎn)換模塊將所述調(diào)試結(jié)果返回給所述CPU ； 所述CPU將所述調(diào)試結(jié)果組裝成調(diào)試結(jié)果數(shù)據(jù)包，通過所述總線和所述以太網(wǎng)口返回給所述終端，以使得所述終端根據(jù)所述調(diào)試結(jié)果數(shù)據(jù)包進(jìn)行問題定位。
2.根據(jù)權(quán)利要求I所述的方法，其特征在于，還包括 當(dāng)判斷出所述當(dāng)前業(yè)務(wù)類型為正常業(yè)務(wù)時，所述以太網(wǎng)口通過所述總線將所述數(shù)據(jù)包發(fā)送給CPU ； 所述CPU解析出所述數(shù)據(jù)包中的正常業(yè)務(wù)數(shù)據(jù)，并將所述正常業(yè)務(wù)數(shù)據(jù)通過所述總線發(fā)送給ASIC ；以使得所述ASIC根據(jù)所述正常業(yè)務(wù)數(shù)據(jù)進(jìn)行正常業(yè)務(wù)操作。
3.根據(jù)權(quán)利要求I或2所述的方法，其特征在于，所述總線為先進(jìn)的可擴(kuò)展接口協(xié)議AXI小總線。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述協(xié)議轉(zhuǎn)換模塊為AXI到JTAG協(xié)議轉(zhuǎn)換AXI2JTAG模塊。
5.—種芯片，其特征在于，包括專用集成電路ASIC和處理單元； 所述處理單元包括以太網(wǎng)口、總線、CPU、存儲器和協(xié)議轉(zhuǎn)換模塊，其中 所述以太網(wǎng)口，用于接收終端發(fā)送的數(shù)據(jù)包，其中，所述數(shù)據(jù)包攜帶有業(yè)務(wù)標(biāo)識，所述業(yè)務(wù)標(biāo)識包括調(diào)試業(yè)務(wù)標(biāo)識或正常業(yè)務(wù)標(biāo)識； 所述以太網(wǎng)口，還用于根據(jù)所述數(shù)據(jù)包攜帶的業(yè)務(wù)標(biāo)識判斷當(dāng)前業(yè)務(wù)類型； 所述以太網(wǎng)口，還用于在判斷出所述當(dāng)前業(yè)務(wù)類型為調(diào)試業(yè)務(wù)時，通過總線將所述數(shù)據(jù)包寫入存儲器，并通過所述總線向CPU發(fā)送中斷通知； 所述CPU，用于根據(jù)所述中斷通知，從所述存儲器中讀取所述數(shù)據(jù)包，解析出所述數(shù)據(jù)包中的調(diào)試指令，并將所述調(diào)試指令發(fā)送給協(xié)議轉(zhuǎn)換模塊； 所述協(xié)議轉(zhuǎn)換模塊，用于將所述調(diào)試指令轉(zhuǎn)換為聯(lián)合測試行為組織JTAG碼流，并將所述JTAG碼流發(fā)送給專用集成電路ASIC ； 所述ASIC，用于根據(jù)所述JTAG碼流進(jìn)行調(diào)試操作，并將調(diào)試結(jié)果返回給所述協(xié)議轉(zhuǎn)換模塊； 所述協(xié)議轉(zhuǎn)換模塊，還用于將所述調(diào)試結(jié)果返回給所述CPU ； 所述CPU，還用于將所述調(diào)試結(jié)果組裝成調(diào)試結(jié)果數(shù)據(jù)包，通過所述總線和所述以太網(wǎng)口發(fā)送給所述終端，以使得所述終端根據(jù)所述調(diào)試結(jié)果數(shù)據(jù)包進(jìn)行問題定位。
6.根據(jù)權(quán)利要求5所述的芯片，其特征在于， 所述以太網(wǎng)口，還用于在判斷出所述當(dāng)前業(yè)務(wù)類型為正常業(yè)務(wù)時，通過所述總線將所述數(shù)據(jù)包發(fā)送給CPU ； 所述CPU，還用于解析出所述數(shù)據(jù)包中的正常業(yè)務(wù)數(shù)據(jù)，并將所述正常業(yè)務(wù)數(shù)據(jù)通過所述總線發(fā)送給所述ASIC ; 所述ASIC，還用于根據(jù)所述正常業(yè)務(wù)數(shù)據(jù)進(jìn)行正常業(yè)務(wù)操作。
7.根據(jù)權(quán)利要求5或6所述的芯片，其特征在于，所述總線為先進(jìn)的可擴(kuò)展接口協(xié)議AXI小總線。
8.根據(jù)權(quán)利要求7所述的芯片，其特征在于，所述協(xié)議轉(zhuǎn)換模塊為AXI到JTAG協(xié)議轉(zhuǎn)換AXI2JTAG模塊。
9.一種單板,其特征在于,包括芯片,所述芯片為權(quán)利要求5 8任一項(xiàng)所述的芯片。
10.一種調(diào)試系統(tǒng)，其特征在于，包括終端和單板，所述單板為權(quán)利要求9所述的單板。
全文摘要
本發(fā)明實(shí)施例提供了一種調(diào)試方法、芯片、單板及系統(tǒng)，涉及通信領(lǐng)域，可以在不影響硬件布局和軟件性能的情況下對沒有主控CPU的單板進(jìn)行調(diào)試。所述方法包括通過以太網(wǎng)口接收數(shù)據(jù)包，并根據(jù)數(shù)據(jù)包攜帶的業(yè)務(wù)標(biāo)識判斷當(dāng)前業(yè)務(wù)類型；當(dāng)判斷出當(dāng)前業(yè)務(wù)類型為調(diào)試業(yè)務(wù)時，通過總線將所述數(shù)據(jù)包寫入存儲器，并通過所述總線向CPU發(fā)送中斷通知；所述CPU根據(jù)所述中斷通知，從所述存儲器中讀取所述數(shù)據(jù)包，解析出所述數(shù)據(jù)包中的調(diào)試指令，并將調(diào)試指令通過協(xié)議轉(zhuǎn)換模塊發(fā)送給ASIC，以使得所述ASIC根據(jù)調(diào)試指令進(jìn)行調(diào)試，并將調(diào)試結(jié)果通過所述協(xié)議轉(zhuǎn)換模塊返回給CPU，所述CPU則將調(diào)試結(jié)果通過所述總線和所述以太網(wǎng)口返回給終端。
文檔編號H04L12/26GK102752166SQ20121017683
公開日2012年10月24日 申請日期2012年5月31日 優(yōu)先權(quán)日2012年5月31日
發(fā)明者李衛(wèi)華, 董杰明 申請人:華為技術(shù)有限公司