專利名稱：用來產(chǎn)生抖動時鐘信號的抖動產(chǎn)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種抖動產(chǎn)生器(jitter generator)，具體地，涉及一種可產(chǎn)生一抖 動時鐘信號以應用在芯片中的內(nèi)建自測(built-in-self-test，BIST)的抖動產(chǎn)生器。
背景技術(shù)：
在數(shù)字通信系統(tǒng)中，接收機對于定時抖動(timing jitter)的容忍能力是衡量整 個系統(tǒng)性能的一項重要參數(shù)，特別是在高速的通信系統(tǒng)。所謂時間抖動，指的是當數(shù)據(jù)或是 時鐘信號上升沿/下降沿應該出現(xiàn)的位置發(fā)生了偏移所導致(亦即相位偏移)，因而可能使 接收機的誤碼率(bit error rate, BER)上升。已知的解決方案通常通過接收機中的時鐘 和數(shù)據(jù)還原電路(clock anddata recovery，CDR)來降低抖動對于接收機的影響。因此，如何測試接收機的抖動容忍度(jitter tolerance) 一直是項重要的課題。 常見的測試架構(gòu)利用一抖動產(chǎn)生器來產(chǎn)生一含有時間抖動的頻率信號，并將一串隨機的測 試數(shù)據(jù)位輸入至一 D型觸發(fā)器(D-type flip-flop)，而該D型觸發(fā)器通過該含有時間抖動 的頻率信號來觸發(fā)而運作；這樣，該D型觸發(fā)器便可輸出一串具有時間抖動的數(shù)據(jù)位。接著 再將此具有時間抖動的數(shù)據(jù)位串流輸入至接收機，將接收機的輸出與輸入的測試數(shù)據(jù)位串 流相比較來得知接收機的抖動容忍能力。然而，一個好的抖動產(chǎn)生器必須要能控制抖動的頻率以及抖動幅度的大?。黄渲?， 抖動幅度指的是數(shù)據(jù)或時鐘信號相位偏移的大小，而抖動的頻率是指相位偏移發(fā)生的次 數(shù)。盡管目前市面上已有現(xiàn)成的測試儀器可以滿足此需求，然而此種測試儀器價格昂貴，亦 不利于批量測試。另一種替代方式則是利用信號產(chǎn)生器以及混頻器調(diào)變出帶有抖動的頻率 信號，此法成本較低。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種可用于芯片中的內(nèi)建自測的抖動產(chǎn)生器，以節(jié)省批量 測試時的機器成本。本發(fā)明的一個實施例提供一種用來產(chǎn)生一抖動時鐘(jittered clock)信號的抖 動產(chǎn)生器(jitter generator)，其包括一抖動控制信號產(chǎn)生器以及一抖動時鐘產(chǎn)生器。該 抖動控制信號產(chǎn)生器用來于不同時間點自多個候選數(shù)字代碼中選擇一數(shù)字代碼，并分別輸 出所選取的多個不同的數(shù)字代碼；而該抖動時鐘產(chǎn)生器耦接于該抖動控制信號產(chǎn)生器，用 來產(chǎn)生該抖動時鐘信號，其中該抖動時鐘產(chǎn)生器分別依據(jù)該多個不同的數(shù)字代碼來動態(tài)調(diào) 整該抖動時鐘信號。本發(fā)明的另一實施例提供一種用來產(chǎn)生一抖動時鐘信號的抖動產(chǎn)生器，包括一抖 動控制信號產(chǎn)生器以及一抖動時鐘產(chǎn)生器。該抖動控制信號產(chǎn)生器用來產(chǎn)生一抖動控制信號；而該抖動時鐘產(chǎn)生器耦接于該抖動控制信號產(chǎn)生器，其包括一時鐘鎖定電路，用來依據(jù) 一時鐘輸入信號與一時鐘反饋信號執(zhí)行一時鐘鎖定操作，以于第一節(jié)點產(chǎn)生該時鐘反饋信 號以及于第二節(jié)點產(chǎn)生該抖動時鐘信號。


圖1為本發(fā)明第一實施例的抖動產(chǎn)生器的功能框圖；圖2為圖1所示的抖動控制信號產(chǎn)生器所輸出的數(shù)字代碼的示意圖；圖3為圖1所示的抖動產(chǎn)生器所輸出的抖動時鐘信號的示意圖；圖4為圖1所示的多相位時鐘產(chǎn)生器所輸出的頻率相同但相位相異的多個時鐘輸 出信號的示意圖；圖5為本發(fā)明第二實施例的抖動產(chǎn)生器的功能框圖；圖6為本發(fā)明第三實施例的抖動產(chǎn)生器的功能框圖；圖7為圖6所示的相位內(nèi)插延遲鎖定環(huán)的功能框圖；圖8為本發(fā)明第四實施例的抖動產(chǎn)生器的功能框圖；圖9為圖8所示的相位內(nèi)插鎖相環(huán)的功能框圖；圖10為本發(fā)明第五實施例的抖動產(chǎn)生器的功能框圖；以及圖11為本發(fā)明第六實施例的抖動產(chǎn)生器的功能框圖。
具體實施例方式請參考圖1，圖1所示為本發(fā)明第一實施例的抖動產(chǎn)生器10的功能框圖。抖動產(chǎn) 生器10包括抖動時鐘產(chǎn)生器100以及抖動控制信號產(chǎn)生器110，而抖動時鐘產(chǎn)生器100則 包括一多相位時鐘產(chǎn)生器102以及一相位選擇器104。抖動控制信號產(chǎn)生器110用來于不 同時間點自多組候選數(shù)字代碼中選擇至少一組數(shù)字代碼，并分別輸出所選取的多個不同的 數(shù)字代碼，在本實施例中，抖動控制信號產(chǎn)生器Iio通過一直接數(shù)字頻率合成器(direct digital frequencysynthesizer，DDFS)112來加以實現(xiàn)。直接數(shù)字頻率合成器112為一種 用來產(chǎn)生數(shù)字化的任意波形的組件，其操作原理已為熟知該技術(shù)者所知，故相關(guān)細節(jié)在此 不再贅述。依據(jù)抖動頻率控制信號Jfrai以及抖動幅度控制信號Jamp可控制直接數(shù)字頻率 合成器112依序產(chǎn)生所需的數(shù)字波形信號，以此數(shù)字波形信號作為數(shù)字代碼SEL(如圖2所 示)。抖動時鐘產(chǎn)生器100用來產(chǎn)生抖動時鐘信號J。ut，并依據(jù)數(shù)字代碼SEL來動態(tài)調(diào)整抖 動時鐘信號J。ut (如圖3所示)。在本實施例中，抖動時鐘產(chǎn)生器100由多相位時鐘產(chǎn)生器 102以及相位選擇器104所組成；其中，多相位時鐘產(chǎn)生器102根據(jù)時鐘輸入信號CLKin以 產(chǎn)生多個候選時鐘輸出信號CLK。ut(n)，其中該多個時鐘輸出信號CLK。ut(n)為頻率相同但相位 相異的時鐘信號(在本實施例中，η = 0 3，亦即可產(chǎn)生四個不同相位的時鐘信號，如圖 4所示)。本實施例中，多相位時鐘產(chǎn)生器102通過一多相位鎖相環(huán)(multi-phase phase locked loop, multi-phase PLL) 106來實現(xiàn)，請注意，此僅用來示范說明，并非用來作為本 發(fā)明的限制條件，亦即任何可產(chǎn)生頻率相同但相位相異的多個時鐘信號的電路均可被采用 以實現(xiàn)所要的多相位時鐘產(chǎn)生器102。相位選擇器104耦接至多相位時鐘產(chǎn)生器102以及 相位選擇控制信號產(chǎn)生器110，用來根據(jù)抖動控制信號產(chǎn)生器110所輸出的數(shù)字代碼SEL， 從η個候選時鐘輸出信號CLK。ut(n)中選擇一特定時鐘輸出信號以產(chǎn)生抖動時鐘信號J。ut。由于直接數(shù)字頻率合成器112在不同時間點會產(chǎn)生不同幅度的數(shù)字信號，亦即輸出不同的數(shù)字代碼SEL;如此一來，相位選擇器104在每個時間點所選的時鐘輸出信號的相位也不盡相 同，因此便會產(chǎn)生具有時間抖動的頻率信號J。ut (如圖3所示)。請參考圖5，圖5所示為本發(fā)明第二實施例的抖動產(chǎn)生器20的功能框圖。抖動產(chǎn) 生器20包括一抖動時鐘產(chǎn)生器200以及一抖動控制信號產(chǎn)生器210，其中抖動時鐘產(chǎn)生器 200包括一多相位時鐘產(chǎn)生器202以及一相位選擇器204，而抖動控制信號產(chǎn)生器210則包 括一直接數(shù)字頻率合成器212以及一譯碼器214。第5圖的電路架構(gòu)大致與圖1相同，唯 一與圖1不同的地方在于第5圖當中的抖動控制信號產(chǎn)生器210多了一個譯碼器214 ；譯 碼器214用來對直接數(shù)字頻率合成器212輸出的數(shù)字波形信號進行譯碼以轉(zhuǎn)換成數(shù)字代碼 SEL。請注意，本發(fā)明的第一實施例以及第二實施例所公開的抖動控制信號產(chǎn)生器的實 施方式僅為范例說明，并非作為本發(fā)明的限制條件。因此，任何能夠根據(jù)抖動頻率控制信 號Jfrai以及抖動幅度控制信號Jamp而產(chǎn)生抖動控制信號產(chǎn)生的實施方式皆屬于本發(fā)明的范 圍。請參考圖6，圖6為本發(fā)明第三實施例的抖動產(chǎn)生器30的功能框圖。抖動產(chǎn)生 器30包括一個用來產(chǎn)生抖動控制信號Jetl的抖動控制信號產(chǎn)生器320以及一個用來依據(jù) 抖動控制信號J。tl以產(chǎn)生抖動時鐘信號J。ut的抖動時鐘產(chǎn)生器300。本實施例中，抖動控 制信號產(chǎn)生器320包括直接數(shù)字頻率合成器322以及數(shù)字/模擬轉(zhuǎn)換器(digital/analog converter, DAC) 324。通過抖動頻率控制信號Jfrai以及抖動幅度控制信號Jamp可控制直接 數(shù)字頻率合成器322合成出所需的數(shù)字波形信號，而此數(shù)字波形信號會經(jīng)由數(shù)字/模擬轉(zhuǎn) 換器324的轉(zhuǎn)換而輸出一個具有連續(xù)波形的抖動控制信號J。tl，亦即抖動控制信號J。tl為模 擬信號。在本實施例中，抖動時鐘產(chǎn)生器300通過相位內(nèi)插延遲鎖定環(huán) (phaseinterpolated delay locked loop,PI DLL)400 來實現(xiàn)。請參考圖 7，圖 7 為圖 6 所 示的相位內(nèi)插延遲鎖定環(huán)400的功能框圖。相位內(nèi)插延遲鎖定環(huán)400為一種時鐘鎖定電路， 用來依據(jù)時鐘輸入信號CLKin與時鐘反饋信號CLKfb執(zhí)行時鐘鎖定操作，以產(chǎn)生時鐘反饋信 號CLKfb以及抖動時鐘信號J。ut。相位內(nèi)插延遲鎖定環(huán)400當中包括相位比較器402，用來 依據(jù)時鐘輸入信號CLKin與時鐘反饋信號CLKfb產(chǎn)生一比較結(jié)果；控制信號產(chǎn)生器404，耦接 于相位比較器402，用來依據(jù)比較結(jié)果產(chǎn)生控制信號CTL ；以及延遲電路406，耦接于相位比 較器402與控制信號產(chǎn)生器404，用來處理時鐘輸入信號CLKin以產(chǎn)生時鐘反饋信號CLKfb。 如圖所示，延遲電路406當中包括第一延遲模塊408，用來依據(jù)第一延遲量控制信號CTL1 以產(chǎn)生抖動時鐘信號J。ut ；以及第二延遲模塊410，用來依據(jù)第二延遲量控制信號CTL2以產(chǎn) 生時鐘反饋信號CLKfb。在本實施例中，每一延遲模塊通過電壓控制延遲線(voltagecontrol delay line，V⑶L)來實現(xiàn)，由于利用延遲鎖定環(huán)來進行時鐘鎖定操作的細節(jié)已為熟知相關(guān) 技術(shù)者所知，在此不再贅述。值得注意的是，本實施例當中的第一延遲量控制信號CTL1與第 二延遲量控制信號CTL2的差別在于其中一個延遲量控制信號由控制信號CTL與抖動控制 信號J。tl相加而得，而另一延遲量控制信號由控制信號CTL與抖動控制信號J。tl相減而得， 如此一加一減一相同的量的效果使得第一延遲模塊408與第二延遲模塊410合起來的效果 等效于一個依據(jù)控制信號CTL來控制延遲量的延遲模塊，因此延遲電路406中的兩個延遲模塊并不會改變相位內(nèi)插延遲鎖定環(huán)的原本時鐘鎖定操作的功能，最終反饋信號CLKfb的相位經(jīng)由時鐘鎖定操作仍會與時鐘輸入信號CLKin的相位相同。然而，從第一延遲模塊408 與第二延遲模塊410之間輸出的抖動時鐘信號J。ut便與反饋信號CLKfb (亦即時鐘輸入信號 CLKin)頻率相同但相位相異。由于抖動控制信號J。tl*一個幅度大小不斷變動的連續(xù)波形 信號，使得第一延遲模塊408產(chǎn)生的延遲量會不斷的變動，亦即抖動時鐘信號J。ut與時鐘輸 入信號CLKin的相位差異會不斷的變動，因而使得抖動時鐘信號J。ut具有時間抖動的效果。 另外請注意，在一實施例中，控制信號產(chǎn)生器404可由一充電泵浦(Charge Pump)與一低通 濾波器來實施。請參考圖8，圖8為本發(fā)明第四實施例的抖動產(chǎn)生器50的功能框圖。請與圖6比 較，兩者的結(jié)構(gòu)大致相同，唯一的差異在于圖8的抖動時鐘產(chǎn)生器500通過相位內(nèi)插鎖相環(huán) (phase interpolated phase-locked loop, PI PLL)600 來實現(xiàn)。請參考圖 9，圖 9 為圖 8 所示的相位內(nèi)插鎖相環(huán)600的功能框圖。相位內(nèi)插鎖相環(huán)600亦為一種時鐘鎖定電路，包 括相位比較器602，用來依據(jù)時鐘輸入信號0^ 與時鐘反饋信號CLKfbtl產(chǎn)生一比較結(jié)果； 控制信號產(chǎn)生器604，耦接于相位比較器602，用來依據(jù)比較結(jié)果產(chǎn)生控制信號CTL ；環(huán)形振 蕩器606，耦接于相位比較器602與控制信號產(chǎn)生器604，用來產(chǎn)生時鐘反饋信號CLKfb ；以 及分頻器614，用來對時鐘反饋信號CLKfb進行分頻操作，并輸出時鐘反饋信號CLKfbtl使得兩 時鐘反饋信號的頻率具有倍數(shù)關(guān)系，時鐘輸入信號CLKin與時鐘反饋信號CLKfbtl的間亦具有 倍數(shù)關(guān)系。此外，環(huán)形振蕩器606包括反相模塊612 ；第一延遲模塊608，用來依據(jù)第一延 遲量控制信號CTL1以產(chǎn)生抖動時鐘信號J。ut ；以及第二延遲模塊610，用來依據(jù)第二延遲量 控制信號CTL2以產(chǎn)生時鐘反饋信號CLKft。在本實施例中，每一延遲模塊通過電壓控制延遲 線(voltage control delay line, V⑶L)來實現(xiàn)，由于利用鎖相環(huán)來進行時鐘鎖定操作的 細節(jié)已為熟知相關(guān)技術(shù)者所知悉，在此便不再贅述。值得注意的是，本實施例當中的第一延 遲量控制信號CTL1與第二延遲量控制信號CTL2的差別在于其中一個延遲量控制信號由控 制信號CTL與抖動控制信號Jetl相加而得，而另一延遲量控制信號由控制信號CTL與抖動 控制信號J。tl相減而得，如此一加一減一相同的量的效果使得第一延遲模塊608與第二延 遲模塊610合起來的效果等效于一個依據(jù)控制信號CTL來控制延遲量的延遲模塊，因此延 遲電路606中的兩個延遲模塊并不會改變相位內(nèi)插鎖相環(huán)的時鐘鎖定操作的功能。然而， 從第一延遲模塊608與第二延遲模塊610的間輸出的抖動時鐘信號J。ut便與反饋信號CLKfb 頻率相同但相位相異。由于抖動控制信號J。tl為一個幅度大小不斷變動的連續(xù)波形信號， 使得第一延遲模塊608產(chǎn)生的延遲量會不斷的變動，亦即抖動時鐘信號J。ut與時鐘輸入信 號CLKin的相位差異會不斷的變動，因而使得抖動時鐘信號J。ut具有時間抖動的效果。此外，在本發(fā)明的第三實施例中，利用相位內(nèi)插延遲鎖定環(huán)能夠產(chǎn)生的抖動大小 為正負零點五個單位區(qū)間(unit interval,UI)；這是由于當圖7中的延遲鎖定環(huán)400鎖住 時鐘輸入信號CLKin的相位時，經(jīng)由兩級電壓控制延遲線的后時鐘反饋信號CLKfb的延遲量 會與時鐘輸入信號CLKin正好差一個周期。如圖9所示，在本發(fā)明的第四實施例中，將本發(fā) 明第三實施例的相位內(nèi)插延遲鎖定環(huán)替換成相位內(nèi)插鎖相環(huán)，雖然功能相同，但其產(chǎn)生的 抖動幅度可以不受一個單位區(qū)間的限制；這是因為相位內(nèi)插鎖相環(huán)600內(nèi)多了一個分頻器 614，使得時鐘輸入信號CLKin的頻率可以是時鐘反饋信號CLKfb的整數(shù)倍，因此抖動時鐘信 號J。ut產(chǎn)生的抖動大小便可超過一個單位區(qū)間。
請參考圖10，圖10為本發(fā)明第五實施例的抖動產(chǎn)生器70的功能框圖。請與圖6 比較，兩者的結(jié)構(gòu)大致相同，唯一的差異在于圖10的抖動控制信號產(chǎn)生器720由振蕩器722 與可變增益放大器724所組成。振蕩器722用來依據(jù)抖動頻率控制信號Jfrai以產(chǎn)生振蕩信 號SW，而可變增益放大器724耦接至振蕩器722，用來根據(jù)抖動幅度控制信號Jamp將振蕩信 號SW轉(zhuǎn)換成抖動控制信號J。tl。本實施例所產(chǎn)生的抖動控制信號Jetl與圖6中第三實施例 所產(chǎn)生的抖動控制信號&相同，為一個幅度大小不斷變動的連續(xù)波形信號，可以控制相位 內(nèi)插延遲鎖定環(huán)710產(chǎn)生具有時間抖動的幅度信號。請參考圖11，圖11為本發(fā)明第六實施例的抖動產(chǎn)生器80的功能框圖。請與圖10 比較，兩者的結(jié)構(gòu)大致相同，唯一的差異在于圖11的抖動時鐘產(chǎn)生器800通過相位內(nèi)插鎖 相環(huán)810來實現(xiàn)。由于圖11中的相位內(nèi)插鎖相環(huán)810與圖9的相位內(nèi)插鎖相環(huán)600完全 相同，而抖動控制信號產(chǎn)生器820與圖10的抖動控制信號產(chǎn)生器720完全相 同，故操作細 節(jié)在此便不再贅述。本發(fā)明所公開的抖動電路利于實現(xiàn)于芯片中以達到內(nèi)建自測的目的，由此可以節(jié) 省批量測試時的機器成本。如果芯片中同時含有發(fā)射端的電路，則利用本發(fā)明的方法在內(nèi) 建自測時可以與發(fā)射端共享部分硬件電路(如多相位鎖相環(huán)、相位內(nèi)插延遲鎖定環(huán)、或相 位內(nèi)插鎖相環(huán))，以進一步節(jié)省芯片面積，降低生產(chǎn)成本。以上所述僅為本發(fā)明的實施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆 應屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種用來產(chǎn)生抖動時鐘信號的抖動產(chǎn)生器，包括 抖動控制信號產(chǎn)生器，用來產(chǎn)生抖動控制信號；以及抖動時鐘產(chǎn)生器，耦接于該抖動控制信號產(chǎn)生器，包括時鐘鎖定電路，用來依據(jù)時鐘輸 入信號與時鐘反饋信號執(zhí)行時鐘鎖定操作，以于第一節(jié)點產(chǎn)生該時鐘反饋信號以及于第二 節(jié)點產(chǎn)生該抖動時鐘信號。
2.如權(quán)利要求1所述的抖動產(chǎn)生器，其中該時鐘鎖定電路為一延遲鎖定環(huán)。
3.如權(quán)利要求2所述的抖動產(chǎn)生器，其中該延遲鎖定環(huán)包括相位比較器，用來依據(jù)該時鐘輸入信號與該時鐘反饋信號產(chǎn)生比較結(jié)果； 控制信號產(chǎn)生器，耦接于該相位比較器，用來依據(jù)該比較結(jié)果產(chǎn)生控制信號；以及 延遲電路，耦接于該相位比較器與該控制信號產(chǎn)生器，延遲該時鐘輸入信號以產(chǎn)生該 時鐘反饋信號，包括第一延遲模塊，用來依據(jù)第一延遲量控制信號于該第二節(jié)點產(chǎn)生該抖動時鐘信號；以及第二延遲模塊，耦接于該第一節(jié)點與該第二節(jié)點之間，用來依據(jù)第二延遲量控制信號 以于該第一節(jié)點產(chǎn)生該時鐘反饋信號，其中該相位調(diào)整電路依據(jù)該控制信號與該抖動控制 信號來分別產(chǎn)生該第一、第二延遲量控制信號。
4.如權(quán)利要求3所述的抖動產(chǎn)生器，其中該相位比較器將該控制信號加上該抖動控制 信號來產(chǎn)生該第一、第二延遲量控制信號中的一個，以及將該控制信號減去該抖動控制信 號來產(chǎn)生該第一、第二延遲量控制信號中的另一個。
5.如權(quán)利要求1所述的抖動產(chǎn)生器，其中該時鐘鎖定電路為一鎖相環(huán)。
6.如權(quán)利要求5所述的抖動產(chǎn)生器，其中該鎖相環(huán)包括相位比較器，用來依據(jù)該時鐘輸入信號與該時鐘反饋信號產(chǎn)生比較結(jié)果； 控制信號產(chǎn)生器，耦接于該相位比較器，用來依據(jù)該比較結(jié)果產(chǎn)生控制信號；以及 環(huán)形振蕩器，耦接于該相位比較器與該控制信號產(chǎn)生器，用來產(chǎn)生該時鐘反饋信號，包括反相模塊；第一延遲模塊，用來依據(jù)第一延遲量控制信號以于該第二節(jié)點產(chǎn)生該抖動時鐘信號；以及第二延遲模塊，耦接于該第一節(jié)點與該第二節(jié)點的間，用來依據(jù)第二延遲量控制信號 以于該第一節(jié)點產(chǎn)生該時鐘反饋信號，其中該相位調(diào)整電路依據(jù)該控制信號與該抖動控制 信號來分別產(chǎn)生該第一、第二延遲量控制信號。
7.如權(quán)利要求6所述的抖動產(chǎn)生器，其中該相位比較器將該控制信號加上該抖動控制 信號來產(chǎn)生該第一、第二延遲量控制信號中的一個，以及將該控制信號減去該抖動控制信 號來產(chǎn)生該第一、第二延遲量控制信號中的另一個。
8.如權(quán)利要求1所述的抖動產(chǎn)生器，其中該抖動控制信號產(chǎn)生器包括直接數(shù)字頻率合成器，用來依據(jù)抖動頻率控制信號與抖動幅度控制信號來產(chǎn)生一數(shù)字 代碼；以及數(shù)字/模擬轉(zhuǎn)換器，耦接至該直接數(shù)字頻率合成器與該相位調(diào)整電路，用來將該數(shù)字 代碼轉(zhuǎn)換成該抖動控制信號。
9.如權(quán)利要求1所述的抖動產(chǎn)生器，其中該抖動控制信號產(chǎn)生器還包括 振蕩器，用來依據(jù)抖動頻率控制信號以產(chǎn)生振蕩信號；以及可變增益放大器，耦接至該振蕩器，用來根據(jù)抖動幅度控制信號將該振蕩信號轉(zhuǎn)換成 該抖動控制信號。
全文摘要
本發(fā)明提供一種用來產(chǎn)生抖動時鐘信號的抖動產(chǎn)生器，其包括抖動控制信號產(chǎn)生器以及抖動時鐘產(chǎn)生器。該抖動控制信號產(chǎn)生器用來于不同時間點自多個候選數(shù)字代碼中選擇一個數(shù)字代碼，并分別輸出所選取的多個不同的數(shù)字代碼；而該抖動時鐘產(chǎn)生器耦接于該抖動控制信號產(chǎn)生器，用來產(chǎn)生該抖動時鐘信號，其中該抖動時鐘產(chǎn)生器分別依據(jù)該多個不同的數(shù)字代碼來動態(tài)調(diào)整該抖動時鐘信號。
文檔編號H04L7/033GK102006160SQ20101052086
公開日2011年4月6日 申請日期2007年12月24日 優(yōu)先權(quán)日2007年12月24日
發(fā)明者曾子建 申請人:瑞昱半導體股份有限公司