專利名稱：視頻監(jiān)控中連接arm與視頻壓縮芯片的hpi時序轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于視頻監(jiān)控中的ARM處理器與視頻壓縮芯片通信的HPI時序轉(zhuǎn)換電路，屬于嵌入式技術(shù)領(lǐng)域。
背景技術(shù)：
目前，異地實(shí)時視頻監(jiān)控系統(tǒng)已經(jīng)應(yīng)用在社會生活的許多領(lǐng)域。由于受限于有限的傳輸帶寬，視頻監(jiān)控端采集的視頻數(shù)據(jù)一般要先進(jìn)行特定格式的壓縮，再通過傳輸信道傳送到后臺客戶端進(jìn)行譯碼還原出監(jiān)控端的實(shí)時圖像。隨著專用大規(guī)模集成電路的發(fā)展，越來越多的視頻監(jiān)控系統(tǒng)青睞于采用體積小、功耗低、開發(fā)周期短的專用視頻壓縮芯片來完成監(jiān)控端的視頻壓縮。因此，ARM加專用視頻壓縮芯片的框架成為監(jiān)控系統(tǒng)監(jiān)控端設(shè)計的主流方案。在這個框架下，專用視頻壓縮芯片對經(jīng)過A/D轉(zhuǎn)換的原始視頻數(shù)據(jù)進(jìn)行特定格式的壓縮，ARM通過與專用視頻壓縮芯片之間的接口來訪問和控制壓縮芯片，取出壓縮后的視頻數(shù)據(jù)，然后進(jìn)行幀重組、協(xié)議封裝等操作，最終發(fā)送到后臺客戶端。在這個過程中，HPI接口以其高速、快捷的特性成為專用視頻壓縮芯片與ARM之間經(jīng)常采用的接口。而HPI總線的時序與ARM的存儲器讀寫時序需要經(jīng)過轉(zhuǎn)換才能匹配。因此，如何設(shè)計一種高效、簡捷的時序轉(zhuǎn)換電路，以完成ARM訪問專用視頻壓縮芯片時處理器的讀寫等控制時序與HPI接口的時序匹配，是視頻監(jiān)控端電路設(shè)計的一個重要問題。 .，
發(fā)明內(nèi)容
一
本發(fā)明針對現(xiàn)有ARM處理器加視頻壓縮芯片的監(jiān)控系統(tǒng)框架存在的問題，提供一種視頻監(jiān)控中連接ARM與視頻壓縮芯片的HPI時序轉(zhuǎn)換電路，該電路能夠簡捷有效的實(shí)現(xiàn)ARM處理器時序與HPI接口時序之間的時序轉(zhuǎn)換。
本發(fā)明的視頻監(jiān)控中連接ARM與視頻壓縮芯片HPI的時序轉(zhuǎn)換電路采用以下技術(shù)方案該電路包括三個或門、 一個或非門和一個與門；第一個或門的兩個輸入端分別用于連接ARM的存儲器讀信號和片選信號，該或門的輸出端連接到視頻壓縮芯片的HPI讀信號；第二個或門的兩個輸入端分別用于連接ARM的存儲器寫信號和上述片選信號，該或門的輸出端連接到第三個或門的輸入端；第三個或門的另一個輸入端用于連接ARM的某一位地址信號，第三個或門的輸出端連接到視頻壓縮芯片的HPI寫信號；ARM的存儲器寫信號和該片選信號同時又分別連接到或非門的兩個輸入端，或非門的輸出端連接到與門的一個輸入端；與門的另一個輸入端用于連接ARM的上述該位地址信號，與門的輸出端連接到視頻壓縮芯片的地址鎖存信號。
本發(fā)明中，視頻壓縮芯片采用的是16-bit異步HPI總線模式。該模式下，數(shù)據(jù)總線和地址總線是復(fù)用的，位寬都是16bit。 ARM的16位數(shù)據(jù)總線和視頻壓縮芯片的16位數(shù)據(jù)總線相連。 一個完整的HPI讀或者寫過程，首先要將讀寫的視頻壓縮芯片寄存器地址送到HPI數(shù)據(jù)總線上，當(dāng)檢測到地址鎖存信號的下降沿時，HPI將數(shù)據(jù)總線上的數(shù)據(jù)鎖存入地址鎖存器中；然后將讀取的寄存器數(shù)據(jù)或者要寫入的數(shù)據(jù)放到數(shù)據(jù)總線上，當(dāng)檢測到讀或者寫使能信號有效時，對地址鎖存器中數(shù)據(jù)對應(yīng)的寄存器進(jìn)行操作，數(shù)據(jù)被外部控制器讀出或者寫入。ARM處理器芯片的數(shù)據(jù)總線和地址總線是分開的，當(dāng)片選信號和讀或者寫使能信號同時有效時，通過數(shù)據(jù)總線在地址總線指示的地址上讀取或者寫入數(shù)據(jù)。為了通過ARM的存儲器讀寫時序?qū)崿F(xiàn)HPI總線的讀寫時序，本發(fā)明采用一個ARM寫訪問周期加上一個ARM的讀或者寫訪問周期來實(shí)現(xiàn)一個HPI讀或者寫訪問周期的時序的電路設(shè)計方法。
本發(fā)明通過對ARM的某一位地址線、ARM的存儲器讀/寫使能線與片選信號線的邏輯操作，將ARM的讀/寫控制時序轉(zhuǎn)換為HPI的讀/寫時序。ARM的16位數(shù)據(jù)總線與HPI總線16位數(shù)據(jù)總線相連進(jìn)行數(shù)據(jù)傳輸。當(dāng)ARM向視頻壓縮芯片寫數(shù)據(jù)時，首先，ARM中的HPI驅(qū)動程序向片選信號線對應(yīng)的地址段中使選定的特定位地址線變高的地址寫入希望訪問的專用視頻壓縮芯片的寄存器地址，時序轉(zhuǎn)換電路將ARM的寫使能信號、片選信號和地址信號的變化轉(zhuǎn)化成HPI地址鎖存信號的變化，并在地址鎖存信號的下降沿將數(shù)據(jù)總線上的地址鎖存入地址鎖存器中；然后，HPI驅(qū)動程序向片選信號對應(yīng)的地址段中使選定的地址線為低的地址中寫入希望寫入專用視頻壓縮芯片中的數(shù)據(jù)，時序轉(zhuǎn)換電路將ARM的寫使能信號、片選信號和地址信號的變化轉(zhuǎn)化成HPI寫使能信號的變化，并在HPI寫使能信號有效時將數(shù)據(jù)總線上的數(shù)據(jù)寫入專用視頻壓縮芯片的對應(yīng)寄存器中。當(dāng)ARM希望讀專用視頻壓縮芯片上的數(shù)據(jù)時，第一步和寫數(shù)據(jù)的操作類似，HPI地址鎖存器中保存了希望讀取的專用視頻壓縮芯片的寄存器地址；然后，ARM中的HPI驅(qū)動程序讀取片選信號對應(yīng)的地址段中能夠使選定的地址線為低的地址上的數(shù)據(jù)，時序轉(zhuǎn)換電路將ARM的讀使能信號、片選信號和地址信號的變化轉(zhuǎn)化成HPI讀使能信號的變化，HPI檢測到讀使能信號有效時，將專用視頻壓縮芯片寄存器對應(yīng)的數(shù)據(jù)放到數(shù)據(jù)總線上，完成了 ARM對專用視頻壓縮芯片指定地址寄存器的讀取。
本發(fā)明采用簡單的或門、或非門和與門將ARM的存儲器讀寫時序轉(zhuǎn)化成HPI操作時序，高效、快捷的實(shí)現(xiàn)了 ARM與視頻壓縮芯片之間HPI接口的時序匹配。


圖1為本發(fā)明的轉(zhuǎn)換電路的原理示意圖。
圖2為WisG07007的16位異步HPI總線模式的讀寫時序圖(摘自WisG07007數(shù)據(jù)手冊)。圖3為At91rm9200的存儲器寫時序圖(摘自At91rm9200數(shù)據(jù)手冊)。圖4為At91rm9200的存儲器讀時序圖(摘自At91rm9200數(shù)據(jù)手冊)。圖中1、第一個或門，2、第二個或門，3、第三個或門，4、或非門，5、與門。
具體實(shí)施例方式
如圖1所示，本發(fā)明的視頻監(jiān)控中連接ARM與視頻壓縮芯片HPI的時序轉(zhuǎn)換電路包括三個或門、 一個或非門4和一個與門5，具體連接關(guān)系如下
1. ARM的存儲器讀信號nRD和片選信號nCS7分別連接到第一個或門1的兩個輸入端，該或門的輸出端連接到視頻壓縮芯片的HPI讀信號RDS;
這樣，當(dāng)HPI驅(qū)動程序進(jìn)行讀操作時，ARM的讀信號與片選線有效，所以HPI讀信號有效。于是HPI將地址鎖存器中地址所對應(yīng)的視頻壓縮芯片寄存器中的數(shù)據(jù)放到數(shù)據(jù)總線上，完成ARM對視頻壓縮芯片數(shù)據(jù)的讀取。
2. ARM的存儲器寫信號nWE和該片選信號nCS7分別連接到第二個或門2的兩個輸入，該或門的輸出連接到第三個或門3的輸入；ARM的一位地址信號A20連接到第三個或門3的另一個輸入，第三個或門3的輸出連接到視頻壓縮芯片的HPI寫信號WR#;
這樣，當(dāng)HPI驅(qū)動向能夠使選定的地址線為低的地址寫數(shù)據(jù)時，選定位地址線為低，ARM的寫信號與片選線有效，所以HPI寫信號有效。于是HPI將數(shù)據(jù)總線上的數(shù)據(jù)寫入地址鎖存器中地址對應(yīng)的壓縮芯片的寄存器中。而當(dāng)HPI驅(qū)動向能夠使選定的地址線為高的地址寫需要訪問的地址時，地址線高，所以盡管ARM的寫信號與片選信號有效，HPI寫信號無效。
3. ARM的存儲器寫信號nWE和該片選信號nCS7同時又分別連到或非門4的兩個輸入，或非門4的輸出連到與門5的一個輸入；ARM的上述該位地址信號A20連接到與門5的另一個輸入，該與門的輸出連接到視頻壓縮芯片的地址鎖存信號ALE;
這樣，當(dāng)HPI驅(qū)動向能夠使選定的地址線為高的地址寫需要訪問的地址時，地址線高，并且ARM的寫信號和片選信號有效，因此HPI地址鎖存信號有效，從而將數(shù)據(jù)總線上的數(shù)據(jù)鎖存到地址鎖存器中。
4. ARM的16位數(shù)據(jù)總線和視頻壓縮芯片的16位數(shù)據(jù)總線相連。
本發(fā)明中視頻壓縮芯片采用WisG07007，對視頻數(shù)據(jù)進(jìn)行基于MPEG4標(biāo)準(zhǔn)的壓縮；主控處理器芯片采用At91rm9200，對壓縮后的數(shù)據(jù)進(jìn)行相應(yīng)的封裝處理。
WisG07007的HPI接口時序如圖2所示，在地址鎖存信號ALE下降沿時，HPI將數(shù)據(jù)總線上的數(shù)據(jù)鎖存入地址鎖存器中；當(dāng)檢測到HPI讀使能信號RDtt低電平有效時，則將地址鎖存器中的地址所對應(yīng)的寄存器中的數(shù)據(jù)放到數(shù)據(jù)總線上；當(dāng)檢測到HPI寫使能信號WR射氐電平有效時，將數(shù)據(jù)總線上的數(shù)據(jù)寫入地址鎖存器中保存的地址所對應(yīng)的寄存器中。
At91rm9200的靜態(tài)存儲器0等待狀態(tài)寫時序如圖3所示，當(dāng)At91rm9200向一個地址寫數(shù)據(jù)時，地址出現(xiàn)在地址線上，同時地址對應(yīng)的片選信號NCS有效；在后半個時鐘周期中，寫使能信號麗E有效，同時準(zhǔn)備寫入的數(shù)據(jù)出現(xiàn)在數(shù)據(jù)總線上。
At91rm9200的靜態(tài)存儲器的標(biāo)準(zhǔn)讀時序如圖4所示，當(dāng)At91rm9200讀一個地址上的數(shù)據(jù)時，地址出現(xiàn)在地址線上，同時地址對應(yīng)的片選信號NCS有效；在后半個時鐘周期中，讀使能信號NRD有效，.同時地址線上的地址對應(yīng)的存儲器中的數(shù)據(jù)出現(xiàn)在數(shù)據(jù)總線上。
下面用本發(fā)明提出的時序轉(zhuǎn)換電路完成At91rm9200的讀寫時序與HPI接口的時序匹配。At91rm9200具有八個片選信號(nCS0 nCS7)和多達(dá)26位的地址總線(ACTA25)。本發(fā)明中采用nCS7和地址線A20作為時序轉(zhuǎn)換電路的輸入。
這樣，當(dāng)At91rm9200希望向WisG07007中寫入數(shù)據(jù)時，例如向WisG07007地址為0xFFF8的寄存器中寫入1， HPI驅(qū)動程序可通過下面兩步來完成此操作
* (UINT16*) 0x82100000=0xFFF8;
* (UINT16*) 0x82000000=1;
當(dāng)執(zhí)行第一條指令，向地址0x82100000寫入0xFFF8時，地址線A20高，ARM的寫信號nWE和片選信號nCS7有效，經(jīng)過時序轉(zhuǎn)換電路后HPI地址鎖存信號ALE有效，并在ALE的下降沿將數(shù)據(jù)總線上的數(shù)據(jù)0xFFF8鎖存到地址鎖存器中；當(dāng)執(zhí)行第二條指令，向地址0x82000000寫入1時，地址線A20低，ARM的寫信號nWE與片選線nCS7有效，這樣經(jīng)過時序轉(zhuǎn)換電路后HPI寫信號WRft有效，HPI將數(shù)據(jù)總線上的數(shù)據(jù)1寫入WisG07007地址為FFF8的寄存器中，完成了向WisG07007指定地址寄存器寫指令的操作。
當(dāng)At91rm9200希望讀取WisG07007中的數(shù)據(jù)時，例如讀取WisG07007中地址為0xFFE4的寄存器中的數(shù)據(jù)，HPI驅(qū)動程序可通過下面兩步來完成此操作
* (UINT16*) 0x82100000=0xFFE4;Data= * (UINT16*) 0x82000000;
當(dāng)執(zhí)行第一條指令時，地址線A20高，同時ARM的寫信號nWE和片選信號nCS7有效，因此經(jīng)過時序轉(zhuǎn)換電路后HPI地址鎖存信號ALE有效，并在ALE的下降沿將數(shù)據(jù)總線上的數(shù)據(jù)0xFFE4鎖存到地址鎖存器中；當(dāng)執(zhí)行第二條指令，讀取地址0x82000000上的數(shù)據(jù)到變量Data中時，地址線A20低，ARM的讀信號nRD與片選線nCS7有效，經(jīng)過時序轉(zhuǎn)換電路后HPI的讀信號R加有效，HPI將WisG07007中地址為FFE4的寄存器中的數(shù)據(jù)送到數(shù)據(jù)總線上，而At91rm9200則將其保存在變量Data中，這樣就完成了對WisG07007中數(shù)據(jù)的讀取。
權(quán)利要求
1. 一種視頻監(jiān)控中連接ARM與視頻壓縮芯片的HPI時序轉(zhuǎn)換電路，包括三個或門、一個或非門和一個與門；其特征在于第一個或門的兩個輸入端分別用于連接ARM的存儲器讀信號和片選信號，該或門的輸出端連接到視頻壓縮芯片的HPI讀信號；第二個或門的兩個輸入端分別用于連接ARM的存儲器寫信號和上述片選信號，該或門的輸出端連接到第三個或門的輸入端；第三個或門的另一個輸入端用于連接ARM的某一位地址信號，第三個或門的輸出端連接到視頻壓縮芯片的HPI寫信號；ARM的存儲器寫信號和該片選信號同時又分別連接到或非門的兩個輸入端，或非門的輸出端連接到與門的一個輸入端；與門的另一個輸入端用于連接ARM的上述該位地址信號，與門的輸出端連接到視頻壓縮芯片的地址鎖存信號。
全文摘要
本發(fā)明公開了一種視頻監(jiān)控中匹配ARM與視頻壓縮芯片HPI時序的轉(zhuǎn)換電路，該電路包括三個或門、一個或非門和一個與門；第一個或門的兩個輸入端分別連接ARM的存儲器讀信號和片選信號，輸出端連接到視頻壓縮芯片的HPI讀信號；第二個或門的兩個輸入端連接ARM的存儲器寫信號和上述片選信號，該或門的輸出端連接到第三個或門的輸入端；第三個或門的另一個輸入端連接ARM的某一位地址信號，第三個或門的輸出端連接到視頻壓縮芯片的HPI寫信號；或非門的輸出端連接到與門的一個輸入端；與門的另一個輸入端連接ARM的該位地址信號，與門的輸出端連接到視頻壓縮芯片的地址鎖存信號。本發(fā)明高效、快捷的實(shí)現(xiàn)了ARM與視頻壓縮芯片之間HPI接口的時序匹配。
文檔編號H04N7/26GK101510997SQ200910014500
公開日2009年8月19日 申請日期2009年2月27日 優(yōu)先權(quán)日2009年2月27日
發(fā)明者種衍林, 管章玉, 全 苗, 袁東風(fēng), 愷 趙, 飛 陳, 斌 魏 申請人:山東大學(xué)