專利名稱：一種高帶寬精細(xì)可變?cè)鲆娣糯笃骷捌洳僮鞣椒?br> 技術(shù)領(lǐng)域：
本發(fā)明涉及模擬電路，更具體地說(shuō)，涉及一種用于獲得具有高帶寬和精細(xì) 提升高線性的可變?cè)鲆娣糯蟮姆糯笃骱完P(guān)聯(lián)電路拓?fù)洹?br> 背景技術(shù)：
在許多應(yīng)用中，對(duì)呈現(xiàn)寬振幅范圍的模擬信號(hào)進(jìn)行放大是有必要的。例如， 寬范圍的輸入信號(hào)可用在多模光纜的接收端。這種信號(hào)需要模擬調(diào)整(conditioning)或數(shù)字信號(hào)處理來(lái)校正由傳輸物理媒介(即光纜本身)引入的 降級(jí)。在許多信號(hào)調(diào)整系統(tǒng)中，特別是在通信鏈接中，為了補(bǔ)償所收到的信息承 載信號(hào)的寬振幅范圍，輸入信號(hào)將使用VGA("可變?cè)鲆娣糯笃?)進(jìn)行振幅調(diào) 節(jié)。VGA允許對(duì)輸入信號(hào)進(jìn)行的增益進(jìn)行選擇和調(diào)整。VGA對(duì)輸入信號(hào)進(jìn)行的 振幅調(diào)節(jié)或所謂的增益調(diào)節(jié)用于達(dá)到高于噪聲和抵銷閾值(offset threshold)的振幅級(jí)別。如果不使用增益調(diào)節(jié)，則無(wú)法對(duì)輸入信號(hào)進(jìn)行進(jìn)一步的處理，如 自適應(yīng)均衡(adaptive equalization)。級(jí)聯(lián)增益級(jí)可提供寬范圍的放大和/或衰減。然而，每個(gè)附加級(jí)都是不理 想的，因?yàn)樗鼤?huì)帶來(lái)諧波失真。諧波失真通常是由每個(gè)級(jí)固有的非線性導(dǎo)致的。因此，設(shè)計(jì)一種使用具有較少數(shù)量增益級(jí)的VGA的振幅調(diào)節(jié)方案是有必要 的，以便VGA適用于具有寬振幅調(diào)節(jié)范圍的高帶寬和高線性應(yīng)用。發(fā)明內(nèi)容根據(jù)一個(gè)總的方面， 一種高帶寬精細(xì)可變?cè)鲆娣糯笃?"VGA")包括增 益模塊，所述增益模塊包括至少一個(gè)輸入節(jié)點(diǎn)、低增益輸出端和高增益輸出端； 并行增益模塊，其中所述并行增益模塊包括低增益信號(hào)路徑和高增益信號(hào)路徑，所述低增益信號(hào)路徑和高增益信號(hào)路徑分別連接到衰減器的低增益輸出端和高增益輸出端；級(jí)聯(lián)增益模塊，所述地增益信號(hào)路徑和高增益信號(hào)路徑連接 到所述級(jí)聯(lián)增益模塊的輸入端；用于調(diào)節(jié)VGA增益的增益調(diào)節(jié)控制，其中所述 增益調(diào)節(jié)配置用于選擇性的觸發(fā)并行增益路徑中的低增益路徑或高增益路徑 其中至少一部分，以實(shí)現(xiàn)所需的總體增益。根據(jù)另一總的方面，一種用于提供具有高帶寬和高線性的輸入信號(hào)的可變 增益放大的方法包括設(shè)定低增益信號(hào)路徑和高增益信號(hào)路徑;接收輸入信號(hào)； 無(wú)源地從輸入信號(hào)生成第一衰減信號(hào)和第二衰減信號(hào)，第一衰減信號(hào)具有大于 第二衰減信號(hào)的衰減；分別通過(guò)所述低增益信號(hào)路徑和高增益信號(hào)路徑，從第 一衰減信號(hào)生成低增益放大信號(hào)以及從第二衰減信號(hào)生成高增益放大信號(hào)；通 過(guò)合并所述低增益信號(hào)和高增益信號(hào)生成復(fù)合信號(hào)；以及放大復(fù)合信號(hào)以生成 VGA輸出信號(hào)。根據(jù)本發(fā)明一方面， 一種高帶寬精細(xì)可變?cè)鲆娣糯笃?"VGA")包括 增益模塊，所述增益模塊包括至少一個(gè)輸入節(jié)點(diǎn)、低增益輸出端和高增益 輸出端；并行增益模塊，其中所述并行增益模塊包括低信號(hào)路徑和高增益信號(hào)路 徑，所述低增益信號(hào)路徑和高增益信號(hào)路徑分別連接到所述增益模塊的低增益 輸出端和高增益輸出端；增益調(diào)節(jié)控制，用于調(diào)節(jié)VGA增益，其中所述增益調(diào)節(jié)控制用于控制選擇 性的觸發(fā)所述并行增益路徑中的低增益路徑或高增益路徑的至少一部分，來(lái)實(shí) 現(xiàn)所需的總體增益。優(yōu)選地，所述VGA進(jìn)一步包括級(jí)聯(lián)增益模塊，其中所述低增益信號(hào)路徑和 高增益信號(hào)路徑連接到級(jí)聯(lián)增益模塊的輸入。優(yōu)選地，所述高增益信號(hào)路徑和低增益信號(hào)路徑分別包括第一放大級(jí)和第 二放大級(jí)。優(yōu)選地，所述第一增益放大級(jí)和第二增益放大級(jí)均包括多個(gè)差分對(duì)。 優(yōu)選地，所述增益模塊是衰減器。 優(yōu)選地，所述衰減器包括無(wú)源網(wǎng)絡(luò)。優(yōu)選地，所述無(wú)源網(wǎng)絡(luò)包括電阻梯。優(yōu)選地，所述級(jí)聯(lián)增益模塊包括以級(jí)聯(lián)方式排列的多個(gè)放大級(jí)。 優(yōu)選地，所述增益觸發(fā)控制用來(lái)觸發(fā)和/或禁用第一增益放大級(jí)和第二增 益放大級(jí)兩者至少其一中的至少一個(gè)微分對(duì)，以實(shí)現(xiàn)所需總體增益的功能。 優(yōu)選地，所述放大級(jí)提供差分輸入和輸出。 優(yōu)選地，所述放大級(jí)提供單端輸入和輸出。優(yōu)選地，所述增益調(diào)節(jié)控制用于接收所需總體增益參數(shù)作為輸入，并提供 數(shù)字控制信號(hào)作為輸出，以觸發(fā)和禁用所述差分對(duì)。根據(jù)本發(fā)明一方面，一種用于提供具有高帶寬和高線性的輸入信號(hào)的可變 增益放大的方法，包括配置低增益信號(hào)路徑和高增益信號(hào)路徑；接收輸入信號(hào)；無(wú)源地從輸入信號(hào)生成第一衰減信號(hào)和第二衰減信號(hào)，第一衰減信號(hào)具有大于第二衰減信號(hào)的衰減；分別通過(guò)所述低增益信號(hào)路徑和高增益信號(hào)路徑,從第一衰減信號(hào)生成低 增益放大信號(hào)，從第二衰減信號(hào)生成高增益放大信號(hào)；通過(guò)合并所述低增益信號(hào)和高增益信號(hào)生成復(fù)合信號(hào)；以及放大復(fù)合信號(hào)以生成VGA輸出信號(hào)。優(yōu)選地，通過(guò)提供所述輸入信號(hào)到電阻梯的輸入端以及將所述電阻梯分別 連接到第一輸出節(jié)點(diǎn)和第二輸出節(jié)點(diǎn)，來(lái)無(wú)源地生成第一和第二衰減信號(hào)，其 中第一輸出節(jié)點(diǎn)提供高于第二輸出節(jié)點(diǎn)的衰減。優(yōu)選地，配置低增益信號(hào)路徑和高增益信號(hào)路徑進(jìn)一步包括觸發(fā)包括所述 低增益信號(hào)路徑和高增益信號(hào)路徑的多個(gè)放大元件。優(yōu)選地，放大復(fù)合信號(hào)進(jìn)一步包括以級(jí)聯(lián)方式放大所述復(fù)合信號(hào)。優(yōu)選地，所述VGA輸出信號(hào)是差分的。優(yōu)選地，所述VGA輸出信號(hào)是單端的。優(yōu)選地，至少一個(gè)放大元件的觸發(fā)通過(guò)數(shù)字控制信號(hào)來(lái)完成。優(yōu)選地，所述放大元件是差分對(duì)，并且所述數(shù)字控制信號(hào)控制對(duì)差分對(duì)放大器中尾電流的觸發(fā)和禁用。


下面將結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明，附圖中圖1是用于從輸入信號(hào)中獲得具有高帶寬和線性的高增益輸出信號(hào)的VGA拓?fù)涞哪K圖；圖2是圖1中VGA拓?fù)涞氖纠僮鞯牧鞒虉D；圖3是使用差分信號(hào)的具有高帶寬和高線性的VGA放大器的原理圖；圖4是級(jí)聯(lián)增益級(jí)的原理圖； 圖5是并行增益模塊的原理圖；圖6是可用作并行增益級(jí)或級(jí)聯(lián)增益級(jí)中的gm元件的差分對(duì)的原理圖； 圖7是為VGA選擇增益的過(guò)程的流程圖。
具體實(shí)施方式
圖1是用于從收到的輸入信號(hào)120中獲得具有足夠高帶寬和線性的高增益 輸出信號(hào)122的VGA拓?fù)?00的模塊圖。VGA拓?fù)浣邮蛰斎胄盘?hào)120，并將其 傳送到增益模塊102、并行增益模塊112和級(jí)聯(lián)增益模塊120，以此生成VGA 輸出信號(hào)122。雖然圖l只描述了單端(single-ended)信號(hào)，但是技術(shù)人員應(yīng) 知悉，圖1所示的拓?fù)湟部墒褂貌罘中盘?hào)。增益模塊102可補(bǔ)償寬范圍的輸入信號(hào)120幅度。增益模塊102可提供大 于其作為放大器使用時(shí)的單位(unity)增益?？蛇x地，增益模塊102可提供 小于其作為衰減器使用時(shí)的單位增益。根據(jù)一個(gè)實(shí)施例，增益模塊102可以是一個(gè)衰減器，其包括無(wú)源元件 (passive component),用于實(shí)現(xiàn)對(duì)高帶寬輸入信號(hào)的衰減。例如，增益模塊 102包括電阻梯(resistive ladder),其包括多個(gè)電阻(以下參考圖3進(jìn)行描 述)。增益模塊102包括多個(gè)輸出端(即124、 126)，其提供各種衰減幅度的輸 出信號(hào)。例如，輸出端124可提供流入高增益信號(hào)路徑120的高增益輸出信號(hào) (ATT1)，而輸出端126可提供流入高增益信號(hào)路徑122的高增益輸出信號(hào)(ATT2)。并行增益模塊112包括多個(gè)并行增益級(jí)104、 106。雖然圖1中只示出了 兩個(gè)并行增益級(jí)104、 106，但是技術(shù)人員應(yīng)知悉，所述并行增益級(jí)可包括任 意數(shù)量的并行增益級(jí)(即104、 106)。如下所述，并行增益級(jí)104、 106可分別 包括多個(gè)gm單元(圖l中沒有示出，但以下會(huì)進(jìn)行描述)。Gm指的是簡(jiǎn)單放大 電路的跨導(dǎo)，這種放大電路在輸入端接收電壓信號(hào)并在輸出端生成電流信號(hào)。 并行增益級(jí)104和106可同樣包括同樣的gm級(jí)(具有同樣的電流密度)，以最 小化增益級(jí)104、 106的各自輸出端之間的相位延時(shí)。并行增益模塊112中的并行增益級(jí)104、 106可分別放置在高增益信號(hào)路 徑120和低增益信號(hào)路徑122中。具體來(lái)說(shuō)，高增益信號(hào)路徑120可連接到增 益模塊102的高增益輸出端124，而低增益信號(hào)路徑122可連接到增益模塊102 的低增益輸出端126。如下所述，根據(jù)gm級(jí)的特定組合(其中包括選擇性觸發(fā) 后的并行增益級(jí)104、 106，可在求和模塊108獲得各種放大級(jí)別。觸發(fā)后的 gm級(jí)的眾多組合可提供放大級(jí)別的精細(xì)控制(即每個(gè)組合可提供不同級(jí)別的 增益調(diào)節(jié))。數(shù)字控制模塊124用于控制并行增益模塊112中g(shù)m級(jí)的觸發(fā)。用 于為VGA選擇增益的過(guò)程的一個(gè)特殊例子將通過(guò)圖7進(jìn)行闡述。并行增益模塊112(即并行增益級(jí)104、 106)的輸出在可在求和模塊108 進(jìn)行求和，以此提供輸入給級(jí)聯(lián)增益模塊IIO。雖然圖l只示出了兩個(gè)求和增 益級(jí)(104、 106)，但是技術(shù)人員應(yīng)知悉，包括并行增益級(jí)112的任意數(shù)量的并 行增益級(jí)都可在求和模塊108進(jìn)行求和。來(lái)自并行增益模塊112的求和后的輸出信號(hào)可由級(jí)聯(lián)增益模塊110接收， 其中求和后的信號(hào)由一個(gè)或多個(gè)級(jí)聯(lián)增益級(jí)(即114(1)、 114(2)、 H4(3))進(jìn) 行放大。雖然圖1所示的級(jí)聯(lián)增益模塊110示出了三個(gè)級(jí)聯(lián)增益級(jí)114(1)、 114(2)、 114(3)，但是技術(shù)人員應(yīng)知悉，級(jí)聯(lián)增益模塊110可包括任意數(shù)量的 級(jí)聯(lián)增益級(jí)。級(jí)聯(lián)增益模塊110的輸出信號(hào)122可進(jìn)一步進(jìn)行處理。為了減少 相位延時(shí)問(wèn)題和增加帶寬，可在每個(gè)增益級(jí)的輸出使用電感峰化(inductive peaking)。圖2是圖1中VGA拓?fù)涞氖纠僮鞯牧鞒虉D。本流程開始于步驟202。在步驟204，設(shè)定低增益信號(hào)路徑和高增益信號(hào)路徑。如參考圖l所述，低增益信號(hào)路徑和高增益信號(hào)路徑可分別包括單獨(dú)的增益級(jí)，每個(gè)增益級(jí)進(jìn)一步包括多個(gè)放大元件。每個(gè)放大元件可選擇性的通過(guò)數(shù)字控制模塊124進(jìn)行觸發(fā)或禁 用。在步驟206，接收待放大的輸入信號(hào)。在步驟208，分別生成低增益衰減 信號(hào)和高增益衰減信號(hào)。低和高增益衰減信號(hào)的生成可通過(guò)增益模塊102完 成。在步驟210,通過(guò)低增益信號(hào)路徑和高增益信號(hào)路徑，從低增益衰減信號(hào) 和高增益衰減信號(hào)分別生成低增益放大信號(hào)和高增益放大信號(hào)。在步驟212， 通過(guò)合并低增益放大信號(hào)和高增益放大信號(hào)生成一個(gè)復(fù)合信號(hào)。這種合并可通 過(guò)在共同節(jié)點(diǎn)對(duì)低增益放大信號(hào)和高增益放大信號(hào)進(jìn)行求和來(lái)完成。在步驟 214，進(jìn)一步放大復(fù)合信號(hào)以生成VGA輸出信號(hào)。這種進(jìn)一步放大能以級(jí)聯(lián)方 式完成。在步驟216， VGA放大過(guò)程完成。圖3是使用差分信號(hào)的具有高帶寬和高線性的VGA放大器300的原理圖。 圖3提供了圖1所示拓?fù)涞奶囟ɡ印GA包括增益模塊102、并行增益模塊 112和級(jí)聯(lián)增益模塊110。差分信號(hào)(圖3中沒有示出)可通過(guò)差分輸入1叩302 和Inn304在增益模塊102處接收。增益模塊102可以是一個(gè)衰減器，其包括 具有多個(gè)電阻(R1 304、 R2 306、 R3 308、 R4 310、 R5 312和R6 314)的電阻 梯。增益模塊102可提供各種輸出端，用于生成具有各種衰減級(jí)的差分輸出《號(hào)。例如，增益模塊102可生成高增益差分信號(hào)(ATT1P316、 ATT1N318)和低 增益差分信號(hào)(ATT2P 322、 ATT2N 324)。因而，增益模塊102包括輸出端316， 用于生成信號(hào)ATT1P;，輸出端318用于生成信號(hào)ATT1N;輸出端322，用于生 成ATT2P;輸出端324，用于生成信號(hào)ATT2N。在增益模塊102是使用無(wú)源元 件的衰減器的情況下，可通過(guò)分壓器(voltage divider)技術(shù)使用圖3所示的 電阻梯來(lái)從增益模塊102中生成各種振幅的輸出信號(hào)。圖3所示ATT1N和ATT2N 信號(hào)對(duì)應(yīng)于以下振幅類似地，圖3所示ATT2N和ATT2P信號(hào)對(duì)應(yīng)于以下振幅<formula>formula see original document page 10</formula>高增益差分信號(hào)(ATT1P、 ATT1N)和低增益差分信號(hào)(ATT2P、 ATT2N)可分別 提供給并行模塊112。具體來(lái)說(shuō)，如圖3所示，高增益差分信號(hào)(ATT1P、 ATT1N) 可提供給第一差分并行增益級(jí)326，而低增益微分信號(hào)(ATT2P、 ATT2N)可提供 到第二差分并行增益級(jí)328。每個(gè)差分并行增益級(jí)(326、 328)可對(duì)它們各自的 輸入信號(hào)進(jìn)行放大。根據(jù)一個(gè)實(shí)施例，并行增益級(jí)326和328可同樣提供同樣 的振幅增益和相位延時(shí)。通過(guò)省略電阻(omitting resistor)Rl也可能達(dá)到單 位增益。并行增益模塊112的差分輸出可提供給級(jí)聯(lián)增益級(jí)110，在此這些差分輸 出在各自共同的差分節(jié)點(diǎn)輸入(338、 340)進(jìn)行求和。提供給級(jí)聯(lián)增益模塊110 的差分信號(hào)然后由任何數(shù)量的級(jí)聯(lián)增益級(jí)(即330 (1) 、 330 (2) 、 330 (3) 、 330 (4)) 進(jìn)行放大，以此生成差分輸出324和344。雖然圖3只示出了四個(gè)級(jí)聯(lián)增益級(jí)， 但是應(yīng)知悉級(jí)聯(lián)增益級(jí)110可包括任意數(shù)量的級(jí)聯(lián)增益級(jí)。圖4是級(jí)聯(lián)增益級(jí)110的原理圖。級(jí)聯(lián)增益級(jí)110可包括任何數(shù)量的級(jí)聯(lián) 增益級(jí)330.每個(gè)級(jí)聯(lián)增益級(jí)330可包括任意數(shù)量的gm元件408 (1) -408 (m)(以 下引用圖6進(jìn)行描述)，它們?cè)谇蠛?aggregate)運(yùn)算中完成級(jí)聯(lián)增益級(jí)330 的增益。具體而言，每個(gè)gm元件408(1)-408(m)可選擇性進(jìn)行觸發(fā)或禁用來(lái) 調(diào)整級(jí)聯(lián)增益級(jí)330的總體增益。每個(gè)gm元件408(1)-408(m)可視為級(jí)聯(lián)增 益級(jí)的單獨(dú)放大元件。如引用以下圖6所述，每個(gè)gm元件408(1)-408(m)可 以是以公源方式排列的差分對(duì)。gm元件408(1)-408(m)可分別在其源節(jié)點(diǎn)處連接到作為電流源的尾晶體 管(tail transistor) 402。此外，gm元件408(1)-408(m)可分別連接到包括 無(wú)源負(fù)載(如電阻)或有源負(fù)載(可以使用一個(gè)或多個(gè)M0SFET晶體管生成)的負(fù) 載模塊ZL0AD416。電源AVDD406可連接到負(fù)載模塊ZL0AD以提供偏置電壓。尾晶體管404 的源極可連接到一個(gè)共同的電壓基準(zhǔn)AVSS404。差分輸入信號(hào)INP1 338和INN1340作為輸入提供給每個(gè)gm元件408(1)-408(m)。輸入差分信號(hào)INP1 338和 I麗l 340可由每個(gè)gm元件408(1)-408(m)進(jìn)行放大，以此生成復(fù)合放大差分 信號(hào)0UTP1 410和0UPTN1 412。圖5是并行增益模塊112的原理圖。并行增益模塊112包括第一差分并行 增益級(jí)326和第二差分并行增益級(jí)328。每個(gè)并行增益級(jí)326、 328包括任何 數(shù)量的gm元件(分別地408(1)-408(n)和408(n+l)-408(n+0))(以下參考圖6 進(jìn)行描述)，其在求和操作中完成并行增益模塊112中每個(gè)并行增益級(jí)326、 328的增益。具體而言，gm元件408(1)-408(n)和408(n+l)-408(n+0)其中每 個(gè)可選擇性地被觸發(fā)或禁用來(lái)調(diào)整它們各自的增益級(jí)326、 328的總體增益。 gm元件408 (1) -408 (n)和408 (n+l) -408 (n+0)中的每一個(gè)可以是以共源方式排 列的差分對(duì)，以下將參考圖6進(jìn)行描述。gm元件408 (1) -408 (n)和408 (n+l) -408 (n+0)均分別連接到作為電流源的 尾晶體管514。此外，gm元件408(1)-408(n)和408(n+l)-408(n+0)均分別連 接到包括無(wú)源負(fù)載(如電阻)或有源負(fù)載(可以使用一個(gè)或多個(gè)MOSFET晶體管 生成)的負(fù)載模塊ZL0AD516。電源AVDD406可連接到負(fù)載模塊ZL0AD51以提供偏置電壓。尾晶體管514 的源極可連接到一個(gè)共同的電壓基準(zhǔn)AVSS404。差分輸入信號(hào)INP2 502和I麗2 504作為輸入提供到第一并行增益級(jí)326，而差分輸入信號(hào)INP3 518和INN3 520作為輸入提供到第二差分并行增益級(jí)326。每個(gè)差分信號(hào)(INP2 502、 INN2 504和INP3 518、 INN3 520)可由各自的并行增益級(jí)326、 328進(jìn)行放大，以此 生成各自的輸出(如圖5所示)，這些輸出在共同節(jié)點(diǎn)合并，生成差分輸出信 號(hào)0UTP2 510和0UPTN2 512。圖6是可用作并行增益級(jí)或級(jí)聯(lián)增益級(jí)中的gm元件的差分對(duì)的原理圖。 差分對(duì)600包括第一輸入晶體管602和第二輸入晶體管604，分別接收輸入信 號(hào)Inp606和Irm608。雖然圖6所示的差分對(duì)600使用麗OS晶體管作為輸入 晶體管602、 604，但是輸入晶體管602、 604也可以是PMOS晶體管。每個(gè)輸 入晶體管602、 604的基片可連接公共基片節(jié)點(diǎn)Vsub606。圖7是使用VGA完成增加或減少增益的處理的流程圖。該處理開始于步驟702。在步驟704，低增益路徑122中的一組gm元件可以被觸發(fā)。在步驟706， 通過(guò)導(dǎo)通級(jí)聯(lián)模塊110中的一組gm元件來(lái)增加增益。在步驟708，還可通過(guò) 導(dǎo)通高增益路徑120中的gm元件、同時(shí)相應(yīng)的關(guān)斷低增益路徑122中同樣數(shù) 量的gm元件來(lái)進(jìn)一步增加增益。通過(guò)導(dǎo)通和關(guān)斷低增益路徑122和高增益路 徑120中的相應(yīng)數(shù)量的gm元件確保維持在固定的共同模式下。當(dāng)然，也可以 通過(guò)在相反方向上執(zhí)行圖7所示的處理步驟來(lái)減弱VGA的總體增益。每個(gè)輸入晶體管602、 604的源極一起連接在公共節(jié)點(diǎn)610，其也連接到 第三晶體管Mena612。第三晶體管Mena612本身連接到電流源，例如公共電流 源晶體管(如圖5所示的Mtail514)。通過(guò)導(dǎo)通或關(guān)斷晶體管Mena612可以選 擇性地觸發(fā)或禁用差分對(duì)600。通過(guò)控制來(lái)自晶體管1叩606的源極/漏極和晶 體管Inn608的源極/漏極的電流可以獲得用于差分對(duì)600的增益。第三晶體管 Mena612接收偏置信號(hào)Vena614，其基極節(jié)點(diǎn)由信號(hào)Vsub—ena610加偏壓。在此描述的各種技術(shù)的實(shí)施例可以用數(shù)字電路實(shí)施，或者用計(jì)算機(jī)硬件、 韌件、軟件及其組合來(lái)實(shí)施。實(shí)施例可作為計(jì)算機(jī)程序產(chǎn)品來(lái)實(shí)施，也就是， 可觸知地嵌入在信息載體中(例如，機(jī)器可讀存儲(chǔ)設(shè)備或者傳播的信號(hào))的計(jì) 算機(jī)程序，用于被數(shù)據(jù)處理設(shè)備執(zhí)行或者控制數(shù)據(jù)處理設(shè)備的操作，所述數(shù)據(jù) 處理設(shè)備是例如可編程處理器、計(jì)算機(jī)、或者多個(gè)計(jì)算機(jī)。計(jì)算機(jī)程序，如上 所述的計(jì)算機(jī)程序，可以以任何形式的編程語(yǔ)言編寫，包括編譯或解釋語(yǔ)言， 且可以以任何形式使用，包括例如獨(dú)立程序，或者模塊、組件、子程序或適于 在計(jì)算環(huán)境中使用的其它單元。計(jì)算機(jī)程序可被用于在一個(gè)計(jì)算機(jī)或者多個(gè)計(jì) 算機(jī)上運(yùn)行，所述多個(gè)計(jì)算機(jī)可以位于同一地點(diǎn)或者分布在多個(gè)地點(diǎn)并通過(guò)通 信網(wǎng)絡(luò)交互。方法步驟可以由一個(gè)或多個(gè)可編程處理器執(zhí)行，該可編程處理器運(yùn)行計(jì)算 機(jī)程序，以通過(guò)對(duì)輸入數(shù)據(jù)進(jìn)行操作并生成輸出數(shù)據(jù)來(lái)執(zhí)行功能.方法步驟也 可以由專用邏輯電路來(lái)執(zhí)行，設(shè)備也可實(shí)施為專用邏輯電路，例如FPGA(現(xiàn)場(chǎng) 可編程門陣列)或者ASIC (專用集成電路)。適于執(zhí)行計(jì)算機(jī)程序的處理器包括，例如通用和專用微處理器，以及任何 種類的數(shù)字計(jì)算機(jī)的任何一個(gè)或多個(gè)處理器。通常，處理器會(huì)從只讀存儲(chǔ)器或隨機(jī)存取存儲(chǔ)器或兩者中接收指令和數(shù)據(jù)。計(jì)算機(jī)的元件包括用于執(zhí)行指令的 至少一個(gè)處理器以及用于存儲(chǔ)指令和數(shù)據(jù)的一個(gè)或多個(gè)存儲(chǔ)設(shè)備。通常，計(jì)算 機(jī)也可包括一個(gè)或多個(gè)用于存儲(chǔ)數(shù)據(jù)的大容量存儲(chǔ)設(shè)備，或者可操作地連接到 一個(gè)或多個(gè)用于存儲(chǔ)數(shù)據(jù)的大容量存儲(chǔ)設(shè)備，以從中接收數(shù)據(jù)或向其發(fā)射數(shù) 據(jù)，所述大容量存儲(chǔ)設(shè)備是例如，磁盤、磁光盤、或者光盤。適于包含計(jì)算機(jī)程序指令和數(shù)據(jù)的信息載體包括所有形式的非易失存儲(chǔ)器，包括例如EPR0M、 EEPR0M和閃存之類的半導(dǎo)體存儲(chǔ)設(shè)備，內(nèi)部硬盤或可移動(dòng)磁盤之類的磁盤， 磁光盤，以及CD-R0M和DVD-R0M光盤。處理器和存儲(chǔ)器可以由專用邏輯電路 來(lái)實(shí)施，或者結(jié)合到專用邏輯電路中。為了提供與用戶的交互，可在以下計(jì)算機(jī)上實(shí)現(xiàn)具有顯示設(shè)備例如陰極 射線管(CRT)或液晶顯示(LCD)監(jiān)視器，以顯示信息給用戶；具有鍵盤和指 示器件，例如鼠標(biāo)或跟蹤球，以供用戶提供輸入給計(jì)算機(jī)。其它的各種器件也 可用來(lái)提供與用戶的交互，例如，提供給用戶的反饋可以是任何類型的感官反 饋，例如，視覺反饋、聽覺反饋或觸覺反饋；來(lái)自用戶的輸入可以任何形式接 收，包括聲音的、語(yǔ)言的或觸覺的輸入。雖然在此已經(jīng)描述了所述實(shí)施例的某些特征，本技術(shù)領(lǐng)域的人員可以做出 很多修改、替換、更改和等同。因此，可以理解，權(quán)利要求用于覆蓋落入本發(fā) 明的實(shí)施例的實(shí)質(zhì)范圍內(nèi)的所有這些修改和更改。
權(quán)利要求
1、一種高帶寬精細(xì)可變?cè)鲆娣糯笃?“VGA”)，其特征在于，包括增益模塊，所述增益模塊包括至少一個(gè)輸入節(jié)點(diǎn)、低增益輸出端和高增益輸出端；并行增益模塊，其中所述并行增益模塊包括低信號(hào)路徑和高增益信號(hào)路徑，所述低增益信號(hào)路徑和高增益信號(hào)路徑分別連接到所述增益模塊的低增益輸出端和高增益輸出端；增益調(diào)節(jié)控制，用于調(diào)節(jié)VGA增益，其中所述增益調(diào)節(jié)控制用于控制選擇性的觸發(fā)所述并行增益路徑中的低增益路徑或高增益路徑的至少一部分，來(lái)實(shí)現(xiàn)所需的總體增益。
2、 根據(jù)權(quán)利要求1所述的VGA，其特征在于，所述VGA進(jìn)一步包括級(jí)聯(lián) 增益模塊，其中所述低增益信號(hào)路徑和高增益信號(hào)路徑連接到級(jí)聯(lián)增益模塊的 輸入。
3、 根據(jù)權(quán)利要求1所述的VGA，其特征在于，所述高增益信號(hào)路徑和低 增益信號(hào)路徑分別包括第一放大級(jí)和第二放大級(jí)。
4、 根據(jù)權(quán)利要求3所述的VGA,其特征在于，所述第一增益放大級(jí)和第 二增益放大級(jí)均包括多個(gè)差分對(duì)。
5、 根據(jù)權(quán)利要求1所述的VGA，其特征在于，所述增益模塊是衰減器。
6、 根據(jù)權(quán)利要求5所述的VGA,其特征在于，所述衰減器包括無(wú)源網(wǎng)絡(luò)。
7、 一種用于提供具有高帶寬和高線性的輸入信號(hào)的可變?cè)鲆娣糯蟮姆椒ǎ?其特征在于，包括配置低增益信號(hào)路徑和高增益信號(hào)路徑； 接收輸入信號(hào)；無(wú)源地從輸入信號(hào)生成第一衰減信號(hào)和第二衰減信號(hào)，第一衰減信號(hào)具有 大于第二衰減信號(hào)的衰減；分別通過(guò)所述低增益信號(hào)路徑和高增益信號(hào)路徑，從第一衰減信號(hào)生成低 增益放大信號(hào)，從第二衰減信號(hào)生成高增益放大信號(hào)；通過(guò)合并所述低增益信號(hào)和高增益信號(hào)生成復(fù)合信號(hào)；以及 放大復(fù)合信號(hào)以生成VGA輸出信號(hào)。
8、 根據(jù)權(quán)利要求7所述的方法，其特征在于，通過(guò)提供所述輸入信號(hào)到 電阻梯的輸入端以及將所述電阻梯分別連接到第一輸出節(jié)點(diǎn)和第二輸出節(jié)點(diǎn)， 來(lái)無(wú)源地生成第一和第二衰減信號(hào)，其中第一輸出節(jié)點(diǎn)提供高于第二輸出節(jié)點(diǎn) 的衰減。
9、 根據(jù)權(quán)利要求7所述的方法，其特征在于，配置低增益信號(hào)路徑和高 增益信號(hào)路徑進(jìn)一步包括觸發(fā)包括所述低增益信號(hào)路徑和高增益信號(hào)路徑的 多個(gè)放大元件。
10、 根據(jù)權(quán)利要求7所述的方法，其特征在于，放大復(fù)合信號(hào)進(jìn)一步包括 以級(jí)聯(lián)方式放大所述復(fù)合信號(hào)。
全文摘要
本發(fā)明公開了一種高帶寬精細(xì)可變放大器及其操作方法，所述可變?cè)鲆娣糯笃靼ㄋp器、高增益信號(hào)路徑、低增益信號(hào)路徑和用于調(diào)節(jié)VGA增益的增益調(diào)節(jié)控制，其中所述增益調(diào)節(jié)控制用于控制對(duì)所述地增益信號(hào)路徑和高增益信號(hào)路徑中的至少一部分進(jìn)行選擇性觸發(fā)，以實(shí)現(xiàn)所需的總體增益。
文檔編號(hào)H04B1/04GK101277097SQ200810082448
公開日2008年10月1日 申請(qǐng)日期2008年2月27日 優(yōu)先權(quán)日2007年3月30日
發(fā)明者納米克·科卡曼 申請(qǐng)人:美國(guó)博通公司