專利名稱：一種基于光纖的點對點工業(yè)串行實時通信系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及高實時，高可靠性要求的底層設(shè)備間的數(shù)據(jù)通信領(lǐng)域，尤 其指一種基于光纖的點對點工業(yè)串行實時通信系統(tǒng)。
背景技術(shù)：
數(shù)字伺服裝置的出現(xiàn)是數(shù)控技術(shù)發(fā)展史上的一個重要的里程碑。采用數(shù)字 伺服裝置，使所有指令值和實際值能在一個微處理器內(nèi)完成處理，不但能實現(xiàn) 傳統(tǒng)的扭矩環(huán)和速度環(huán)控制，而且能在極短的時間內(nèi)完成精差補，實現(xiàn)位置環(huán) 控制。隨著數(shù)字伺服裝置的發(fā)展，如何實現(xiàn)控制單元與數(shù)字伺服裝置之間的數(shù) 據(jù)通訊成為一個關(guān)鍵問題，即必須為控制單元和數(shù)字伺服裝置配備合適的數(shù)字接口，用以簡化控制單元與伺服裝置之間的連線；簡化控制硬件，并可實現(xiàn)遠 距離控制，而光纖通信以它固有的優(yōu)點成為技術(shù)的發(fā)展方向?，F(xiàn)有基于模擬接口的傳統(tǒng)控制系統(tǒng)， 一個模擬接口只能連接一個驅(qū)動器， 當(dāng)被控軸數(shù)增加時，硬件的需求會引起設(shè)計和成本的問題。并且由此引起的連 線的增加會使系統(tǒng)更加復(fù)雜化；現(xiàn)有技術(shù)的另一個限制是它所能處理的信息量 有限，數(shù)據(jù)傳送率和實時性不能滿足高速高精度加工的需求；并且，基于傳統(tǒng) 技術(shù)的系統(tǒng)，連線的復(fù)雜化還會導(dǎo)致系統(tǒng)對噪聲信號的敏感，降低系統(tǒng)的可靠 性，并不適合于開放型的高實時性，高可靠性底層設(shè)備間的數(shù)據(jù)通信。實用新型內(nèi)容本實用新型的目的在于克服現(xiàn)有技術(shù)的缺點，提供一種基于光纖的點對點 工業(yè)串行實時通信系統(tǒng)，本實用新型硬件連線簡便、設(shè)計成本低，通信速率和 實時性高，系統(tǒng)抗干擾能力強，適合于開放型的高實時性，高可靠性底層設(shè)備 間的數(shù)據(jù)通信。本實用新型的目的通過下述技術(shù)方案實現(xiàn) 一種基于光纖的點對點工業(yè)串 行實時通信系統(tǒng)，包括用來運行操作系統(tǒng)及控制軟件的上位機處理器、用來接 收并處理上位機處理器和下位機數(shù)據(jù)的上位機數(shù)據(jù)處理模塊、上位機光纖收發(fā) 模塊、下位機光纖收發(fā)模塊、用來接收并處理上位機服務(wù)數(shù)據(jù)，反饋伺服裝置 數(shù)據(jù)的下位機數(shù)據(jù)處理模塊及數(shù)字伺服裝置，所述上位機處理器順序通過上位
機數(shù)據(jù)處理模塊、上位機光纖收發(fā)模塊、下位機光纖收發(fā)模塊、下位機數(shù)據(jù)處 理模塊與數(shù)字伺服裝置連接。所述上位機數(shù)據(jù)處理模塊或下位機數(shù)據(jù)處理模塊包括數(shù)據(jù)包解析模塊、數(shù)據(jù)打包模塊、4B/5B編解碼模塊、CRC校驗?zāi)K、握手應(yīng)答模塊、并/串轉(zhuǎn)換模 塊，串/并轉(zhuǎn)換模塊，所述數(shù)據(jù)打包模塊輸出端順序通過4B/5B編解碼模塊、CRC 校驗?zāi)K與并/串轉(zhuǎn)換模塊的輸入端連接，所述串/并轉(zhuǎn)換模塊的輸出端順序通 過CRC校驗?zāi)K、4B/5B編解碼模塊與數(shù)據(jù)包解析模塊的輸入端連接，所述CRC 校驗?zāi)K的輸出端還通過握手應(yīng)答模塊與數(shù)據(jù)打包模塊的輸入端連接。所述上位機處理器與上位機數(shù)據(jù)處理模塊之間還連接有ISA總線接口模塊。 所述下位機數(shù)據(jù)處理模塊與數(shù)字伺服裝置連接有伺服裝置接口模塊。 所述上位機數(shù)據(jù)處理模塊或下位機數(shù)據(jù)處理模塊是用FPGA來實現(xiàn)。 所述上位機數(shù)據(jù)處理模塊或下位機數(shù)據(jù)處理模塊與光纖收發(fā)模塊之間用 LVTTL—LVPECL電平轉(zhuǎn)換電路連接。所述的上位機光纖收發(fā)模塊或下位機光纖收發(fā)模塊是接口采用LVPECL的光 纖收發(fā)一體化模塊，所述上位機光纖收發(fā)模塊和下位機光纖收發(fā)模塊之間通過 光纖連接。所述的上位機處理器是基于Intel X86架構(gòu)的PC104處理器。 本實用新型與現(xiàn)有技術(shù)相比具有如下優(yōu)點和有益效果-1、 本實用新型自行設(shè)計的通信協(xié)議通過通用的現(xiàn)場可編程門陣列芯片F(xiàn)PGA 實現(xiàn)，由于系統(tǒng)的可編程性，協(xié)議的修改和功能的添加并不會導(dǎo)致設(shè)計周期的 延長和成本的增加。2、 本實用新型采用光纖作為傳輸介質(zhì)，簡化了現(xiàn)有技術(shù)設(shè)備之間連線的復(fù) 雜性，提高了數(shù)據(jù)傳輸?shù)臏?zhǔn)確性和可靠性。3、 本實用新型在協(xié)議和硬件上都同時支持單軸和多軸，并能根據(jù)被控軸數(shù) 的數(shù)量靈活定義數(shù)據(jù)幀的長度和格式。4、 本實用新型在通信協(xié)議上是自主設(shè)計并實現(xiàn)硬件的通用化，另外本設(shè)計 在應(yīng)用時不受驅(qū)動器和控制器供應(yīng)商的限制。


圖1為本實用新型的系統(tǒng)框圖；圖2為本實用新型上位機數(shù)據(jù)處理模塊的結(jié)構(gòu)框圖；圖3為本實用新型下位機數(shù)據(jù)處理模塊的結(jié)構(gòu)框圖；圖4為本實用新型上位處理器通過控制上位機數(shù)據(jù)處理模塊把控制命令的 發(fā)送到下位機數(shù)據(jù)處理模塊工作流程圖；圖5為本實用新型下位機數(shù)據(jù)處理模塊接收來自上位機數(shù)據(jù)處理模塊的命 令完成對數(shù)字伺服裝置的控制工作流程圖；圖6為基于光纖的點對點工業(yè)串行實時通信系統(tǒng)硬件實現(xiàn)結(jié)構(gòu)框圖；圖7為本實用新型一實施例的上位機數(shù)據(jù)處理模塊與ISA總線接口模塊連 接電路圖；圖8為本實用新型一實施例的上位機光纖收發(fā)模塊或下位機光纖收發(fā)模塊 及其配置電路的電路圖；圖9為本實用新型一實施例的下位機數(shù)據(jù)處理模塊及其外圍電路的電路圖； 圖10為本實用新型一實施例的伺服裝置接口電路圖。
具體實施方式
下面結(jié)合實施例及附圖對本實用新型作進一步詳細的描述，但本實用新型 的實施方式不限于此。 實施例如圖1所示，本實用新型的一種基于光纖的點對點工業(yè)串行實時通信系統(tǒng) 包括上位機處理器、ISA總線接口模塊、上位機數(shù)據(jù)處理模塊、上位機光纖收發(fā) 模塊、下位機光纖收發(fā)模塊、下位機數(shù)據(jù)處理模塊、伺服裝置接口模塊及數(shù)字 伺服裝置，所述上位機處理器順序通過ISA總線接口模塊、上位機數(shù)據(jù)處理模 塊、上位機光纖收發(fā)模塊、下位機光纖收發(fā)模塊、下位機數(shù)據(jù)處理模塊、伺服 裝置接口模塊與數(shù)字伺服裝置連接，所述上位機光纖收發(fā)模塊與下位機光纖收 發(fā)模塊通過光纖連接。如圖2、圖3所示，上位機數(shù)據(jù)處理模塊或下位機數(shù)據(jù)處理模塊包括上位機 數(shù)據(jù)處理模塊或下位機數(shù)據(jù)處理模塊包括數(shù)據(jù)包解析模塊、數(shù)據(jù)打包模塊、 4B/5B編解碼模塊、CRC校驗?zāi)K、握手應(yīng)答模塊、并/串轉(zhuǎn)換模塊，串/并轉(zhuǎn)換 模塊，所述數(shù)據(jù)包解析模塊、數(shù)據(jù)打包模塊、4B/5B編解碼模塊、CRC校驗?zāi)K、 握手應(yīng)答模塊、并/串轉(zhuǎn)換模塊，串/并轉(zhuǎn)換模塊，所述數(shù)據(jù)打包模塊輸出端順 序通過4B/5B編解碼模塊、CRC校驗?zāi)K與并/串轉(zhuǎn)換模塊的輸入端連接，所述串/并轉(zhuǎn)換模塊的輸出端順序通過CRC校驗?zāi)K、4B/5B編解碼模塊與數(shù)據(jù)包解 析模塊的輸入端連接，所述CRC校驗?zāi)K的輸出端還通過握手應(yīng)答模塊與數(shù)據(jù) 打包模塊的輸入端連接
對上位機數(shù)據(jù)處理模塊或下位機數(shù)據(jù)處理模塊包括的不同的功能模塊進行 封裝，給上層或其他模塊提供一個統(tǒng)一的外圍接口，使得其他模塊或上層模塊只 需根據(jù)其接口就可以操作該模塊，不必了解其實現(xiàn)細節(jié)。如圖4所示，本實用新型上位處理器通過控制上位機數(shù)據(jù)處理模塊把控制 命令的發(fā)送到下位機數(shù)據(jù)處理模塊過程包括以下步驟-(1) 上位機數(shù)據(jù)處理模塊各模塊初始化并進入空閑狀態(tài)；(2) 上位機數(shù)據(jù)處理模塊接到發(fā)送命令后，上位機數(shù)據(jù)處理模塊將需要發(fā) 送的數(shù)據(jù)進行打包，加上相應(yīng)的控制位，并對數(shù)據(jù)包進行4B/5B編碼；(3) 上位機數(shù)據(jù)處理模塊發(fā)送同步信號，該同步信號一般為15個連續(xù)的 '0'，發(fā)送完同步信號后，上位機數(shù)據(jù)處理模塊發(fā)送幀類型符，從這一階段開始，上位機數(shù)據(jù)處理模塊開始計數(shù)，每次從0計數(shù)到5，即5個時鐘周期發(fā)送一 位數(shù)據(jù)，其中幀類型符標(biāo)識了該數(shù)據(jù)幀要傳送的是普通數(shù)據(jù)還是應(yīng)答信號，其 中應(yīng)答信號來自下位機數(shù)據(jù)處理模塊；(4) 上位機數(shù)據(jù)處理模塊發(fā)送完幀類型符后，根據(jù)所發(fā)送的類型符判斷若為數(shù)據(jù)類型符，則繼續(xù)進入傳輸數(shù)據(jù)的階段，發(fā)送數(shù)據(jù)及其CRC校驗碼，完 成數(shù)據(jù)發(fā)送，并進行下一階段的數(shù)據(jù)傳輸；若為應(yīng)答信號類型符，則發(fā)送結(jié)束 返回步驟(1);如圖5所示，本實用新型下位機數(shù)據(jù)處理模塊接收來自上位機數(shù)據(jù)處理模塊 的命令完成對數(shù)字伺服裝置的控制的過程包括以下步驟(A) 下位機數(shù)據(jù)處理模塊各模塊初始化并進入空閑狀態(tài)；(B) 下位機數(shù)據(jù)處理模塊在空閑狀態(tài)等待來自上位機數(shù)據(jù)處理模塊的同步信號，若下位機數(shù)據(jù)處理模塊收到同步信號就進入接收幀類型符的階段，若沒有，則繼續(xù)等待同步信號；(C) 下位機數(shù)據(jù)處理模塊接收到連續(xù)13個'0'信號時，下位機數(shù)據(jù)處理模塊認(rèn)為收到同步信號，進入接收來自上位機數(shù)據(jù)處理模塊發(fā)送的幀類型符的階段，然后下位機數(shù)據(jù)處理模塊開始計數(shù)，每次從0計數(shù)到5，即5個時鐘周期 讀取一位數(shù)據(jù)；因為下位機數(shù)據(jù)處理模塊在收到13個'0'后就開始計數(shù)接收 數(shù)據(jù)，比上位機開始發(fā)送數(shù)據(jù)的時刻提前了兩個時鐘周期，所以當(dāng)下位機數(shù)據(jù) 處理模塊計數(shù)到5采樣一位數(shù)據(jù)時，在時序上正好處于上位機發(fā)送一位數(shù)據(jù)的 中間時刻，保證了數(shù)據(jù)采樣的正確性。(D) 下位機數(shù)據(jù)處理模塊在收到幀類型符后，根據(jù)所收到的類型符判斷，
若為數(shù)據(jù)類型符，則繼續(xù)進入接收數(shù)據(jù)的階段；若不為數(shù)據(jù)類型符，則判斷該 幀類型符是否為應(yīng)答信號若幀類型符是應(yīng)答類型符，則判斷應(yīng)答類型符的類 型，若是正應(yīng)答信號，則下位機數(shù)據(jù)處理模塊向上位機數(shù)據(jù)處理模塊發(fā)送下一 幀數(shù)據(jù)，若是負應(yīng)答信號，則下位機數(shù)據(jù)處理模塊向上位機數(shù)據(jù)處理模塊重發(fā) 上一幀數(shù)據(jù)，并返回執(zhí)行步驟(A);若幀類型符不是應(yīng)答類型符，則產(chǎn)生報告 幀類型錯誤，并返回執(zhí)行步驟(A);(E) 進入接收數(shù)據(jù)的階段后，下位機數(shù)據(jù)處理模塊接收數(shù)據(jù)及CRC校驗碼。 根據(jù)收到的CRC校驗碼進行校驗，若正確，向上位機返回正應(yīng)答信號，并返回 到步驟(A)，若校驗錯誤，則向上位機返回負應(yīng)答信號；(F) 下位機數(shù)據(jù)處理模塊返回空閑狀態(tài)，等待同步信號及下一次數(shù)據(jù)接收， 而伺服裝置接口模塊則對正確接收的數(shù)據(jù)做進一步處理；(G) 伺服裝置接口模塊將數(shù)據(jù)包解析，從中提取上位機處理器發(fā)送的伺服 控制信號和伺服數(shù)據(jù)，并根據(jù)這些伺服控制信號和伺服數(shù)據(jù)由該模塊控制數(shù)字 伺服裝置的運行。本實用新型整個發(fā)送/接收周期所傳輸?shù)男盘柊凑諑袷降亩x進行傳輸, 本實用新型設(shè)計定義了如下的幀格式同步位幀類型數(shù)據(jù)CRC校驗碼結(jié)束位其中數(shù)據(jù)段長度可以自行定義，以滿足不同數(shù)據(jù)通信量的需求。CRC校驗碼 采用標(biāo)準(zhǔn)的16位CRC生成多項式G(X) K+X(l)+X(5)+X(12)+X(15)生成。如圖6所示，本實用新型主站數(shù)據(jù)處理模塊是采用現(xiàn)場可編程門陣列芯片 FPGA實現(xiàn)，上位機處理器采用基于IntelX86架構(gòu)的PC104處理器。PC104處理 器通過主站ISA總線接口模塊與上位機數(shù)據(jù)處理模塊連接。上位機數(shù)據(jù)處理模 塊連接的電路有FPGA配置電路、測試信號及I/0端口電路、鎖相環(huán)電路、電源 電路、系統(tǒng)時鐘，復(fù)位電路。上位機通信協(xié)議芯片與上位機光纖收發(fā)模塊之間 通過LVTTL—LVPECL電平轉(zhuǎn)換電路連接，并配有測試端口 ，用以觀察和測試FPGA 協(xié)議芯片的內(nèi)部工作狀況。另外該上位機光纖收發(fā)模塊是接口用LVPECL電平的 光纖收發(fā)一體化模塊。光纖的串行傳輸機制大大簡化了硬件電路結(jié)構(gòu)。具體電 路見圖7、圖8。本實用新型中下位機數(shù)據(jù)處理模塊連接的電路有FPGA配置電路、測試信號 及I/O端口電路、鎖相環(huán)電路、電源電路、系統(tǒng)時鐘、復(fù)位電路。下位機數(shù)據(jù) 處理模塊(下位機FPGA通信協(xié)議芯片)與下位機光纖收發(fā)模塊之間通過LVTTL
一LVPECL電平轉(zhuǎn)換電路連接，并配有測試端口，用以觀察和測試FPGA協(xié)議芯片 的內(nèi)部工作狀況。下位機數(shù)據(jù)處理模塊與數(shù)字伺服裝置連接有伺服裝置接口模 塊。具體電路見圖8、圖9、圖10。本實用新型的上位機FPGA通信協(xié)議芯片和下位機FPGA通信協(xié)議芯片，上 位機光纖收發(fā)模塊、下位機光纖收發(fā)模塊以及ISA總線接口模塊設(shè)計在同一塊 電路板上。使用塑料光纖，節(jié)點間通信距離可達40M，使用玻璃光纖，站點間通 信距離可以達到800M，數(shù)據(jù)的有效速率能達到4M/s，能夠滿足大規(guī)模工業(yè)現(xiàn)場 的分布式控制需求。上述實施例為本實用新型較佳的實施方式，但本實用新型的實施方式并不 受上述實施例的限制，其他的任何未背離本實用新型的精神實質(zhì)與原理下所作 的改變、修飾、替代、組合、簡化，均應(yīng)為等效的置換方式，都包含在本實用 新型的保護范圍之內(nèi)。
權(quán)利要求1、一種基于光纖的點對點工業(yè)串行實時通信系統(tǒng)，其特征在于，包括用來運行操作系統(tǒng)及控制軟件的上位機處理器、用來接收并處理上位機處理器和下位機數(shù)據(jù)的上位機數(shù)據(jù)處理模塊、上位機光纖收發(fā)模塊、下位機光纖收發(fā)模塊、用來接收并處理上位機服務(wù)數(shù)據(jù)，反饋數(shù)字伺服裝置數(shù)據(jù)的下位機數(shù)據(jù)處理模塊及數(shù)字伺服裝置，所述上位機處理器順序通過上位機數(shù)據(jù)處理模塊、上位機光纖收發(fā)模塊、下位機光纖收發(fā)模塊、下位機數(shù)據(jù)處理模塊與數(shù)字伺服裝置連接。
2、 根據(jù)權(quán)利要求1所述的一種基于光纖的點對點工業(yè)串行實時通信系統(tǒng)， 其特征在于，所述上位機數(shù)據(jù)處理模塊或下位機數(shù)據(jù)處理模塊包括數(shù)據(jù)包解析 模塊、數(shù)據(jù)打包模塊、4B/5B編解碼模塊、CRC校驗?zāi)K、握手應(yīng)答模塊、并/ 串轉(zhuǎn)換模塊，串/并轉(zhuǎn)換模塊，所述數(shù)據(jù)打包模塊輸出端順序通過4B/5B編解碼 模塊、CRC校驗?zāi)K與并/串轉(zhuǎn)換模塊的輸入端連接，所述串/并轉(zhuǎn)換模塊的輸出 端順序通過CRC校驗?zāi)K、4B/5B編解碼模塊與數(shù)據(jù)包解析模塊的輸入端連接， 所述CRC校驗?zāi)K的輸出端還通過握手應(yīng)答模塊與數(shù)據(jù)打包模塊的輸入端連接。
3、 根據(jù)權(quán)利要求1所述的一種基于光纖的點對點工業(yè)串行實時通信系統(tǒng)， 其特征在于，所述上位機處理器與上位機數(shù)據(jù)處理模塊之間還連接有ISA總線 接口模塊，所述下位機數(shù)據(jù)處理模塊與數(shù)字伺服裝置連接有伺服裝置接口模塊。
4、 根據(jù)權(quán)利要求1所述的一種基于光纖的點對點工業(yè)串行實時通信系統(tǒng)， 其特征在于，所述上位機數(shù)據(jù)處理模塊或下位機數(shù)據(jù)處理模塊是用FPGA來實現(xiàn)。
5、 根據(jù)權(quán)利要求1所述的一種基于光纖的點對點工業(yè)串行實時通信系統(tǒng)， 其特征在于，所述上位機數(shù)據(jù)處理模塊或下位機數(shù)據(jù)處理模塊與光纖收發(fā)模塊 之間用LVTTL—LVPECL電平轉(zhuǎn)換電路連接。
6、 根據(jù)權(quán)利要求1所述的一種基于光纖的點對點工業(yè)串行實時通信系統(tǒng)， 其特征在于，所述的上位機光纖收發(fā)模塊或下位機光纖收發(fā)模塊是接口采用 LVPECL的光纖收發(fā)一體化模塊，所述上位機光纖收發(fā)模塊和下位機光纖收發(fā)模 塊之間通過光纖連接。
7、 根據(jù)權(quán)利要求1所述的一種基于光纖的點對點工業(yè)串行實時通信系統(tǒng)， 其特征在于，所述的上位機處理器是基于Intel X86架構(gòu)的PC104處理器。
專利摘要本實用新型公開了一種基于光纖的點對點工業(yè)串行實時通信系統(tǒng)，包括上位機處理器、上位機數(shù)據(jù)處理模塊、上位機光纖收發(fā)模塊、下位機光纖收發(fā)模塊，下位機數(shù)據(jù)處理模塊及數(shù)字伺服裝置，所述上位機處理器順序通過上位機數(shù)據(jù)處理模塊、上位機光纖收發(fā)模塊、下位機光纖收發(fā)模塊、下位機數(shù)據(jù)處理模塊與數(shù)字伺服裝置連接，本實用新型用于通信數(shù)據(jù)幀較短，數(shù)據(jù)量較小且具有周期性的CNC(計算機數(shù)字控制)控制器與伺服單元之間的數(shù)據(jù)傳輸，也可以應(yīng)用于其他具有類似數(shù)據(jù)特點的工業(yè)現(xiàn)場實時通信中，特別是應(yīng)用在高端數(shù)控系統(tǒng)中。
文檔編號H04B10/12GK201054591SQ20072005100
公開日2008年4月30日 申請日期2007年4月29日 優(yōu)先權(quán)日2007年4月29日
發(fā)明者刁明新, 劉少君, 瑩 焦, 裴海龍 申請人:華南理工大學(xué)