專利名稱：一種同步串行接口裝置的制作方法
技術領域：
本發(fā)明涉及一種同步串行接口裝置，尤其提出了一種基于AMBA APB總線的同步串行接口裝置。
背景技術：
隨著深亞微米工藝技術日益成熟，集成電路芯片的規(guī)模越來越大。數(shù)字IC從基于時序驅動的設計方法，發(fā)展到基于IP復用的設計方法，并在SOC(System On Chip，片上系統(tǒng))設計中得到了廣泛應用。在基于IP復用的SoC設計中，片上總線設計是最關鍵的問題。為此業(yè)界出現(xiàn)了很多片上總線標準。其中，由ARM公司推出的AMBA(Advanced Microcontroller Bus Architecture，先進微處理器總線架構)片上總線受到了廣大IP開發(fā)商和SoC系統(tǒng)集成者的青睞，已成為一種流行的工業(yè)標準片上結構，AMBA規(guī)范主要包括了AHB(Advanced High-performance Bus，先進高性能總線)系統(tǒng)總線和APB(Advanced Peripheral Bus，先進外設總線)外圍總線。
在很多板級系統(tǒng)中，同步串行接口應用于各芯片之間的控制、數(shù)據(jù)傳輸?shù)?。由于芯片的面積有限，管腳資源有限，因此，在一個裝置中利用寄存器配置方式，復用相同電路，用最少的芯片管腳實現(xiàn)最多的功能就很有必要。ARM公司提出一種多功能同步串口接口裝置，該裝置由AMBA APB總線控制，AMBA APB主器件可以配置裝置內(nèi)的寄存器，在不同的寄存器配置下，實現(xiàn)符合多種協(xié)議的數(shù)據(jù)流的傳輸，該公司的多功能同步串口接口裝置中的發(fā)送接收控制模塊具有完成符合Motorola SPI協(xié)議的SPI電路，具有完成符合Texas Instruments SSI協(xié)議的SSI電路，具有完成符合NationalSemiconductor Microwire協(xié)議的Microwire電路，但不能應用于音頻數(shù)據(jù)傳輸?shù)耐酱趨f(xié)議。產(chǎn)品有待于改進和發(fā)展。

發(fā)明內(nèi)容
本發(fā)明的目的是，針對上述現(xiàn)有技術存在的缺陷提供一種同步串口接口裝置，該裝置除支持現(xiàn)有多功能同步串口裝置所支持的Motorola SPI協(xié)議、Texas Instruments SSI協(xié)議、National Semiconductor Microwire協(xié)議之外，還支持Philips I2S協(xié)議。
本發(fā)明的技術方案包括一種同步串行接口裝置，包括先進微處理器總線架構的先進外設總線接口模塊，寄存器組模塊，發(fā)送接收控制模塊，所述總線接口模塊用于從先進外設總線上接收總線命令，并將之轉換為寄存器讀寫命令，對寄存器組模塊進行讀寫操作；所述寄存器組模塊，利用寄存器值，對所述發(fā)送接收控制模塊進行控制，其特征在于所述發(fā)送接收控制模塊內(nèi)還包括I2S電路，用于傳輸音頻數(shù)據(jù)的同步串口協(xié)議，所述發(fā)送接收控制模塊根據(jù)寄存器組的配置，將數(shù)據(jù)通過所述I2S電路轉換為符合協(xié)議的方式發(fā)送出去，并通過所述I2S電路將符合協(xié)議的數(shù)據(jù)接收。所述的同步串行接口裝置，其中，還包括一發(fā)送緩沖區(qū)模塊和一接收緩沖區(qū)模塊，所述發(fā)送緩沖區(qū)模塊用于存儲發(fā)送的數(shù)據(jù)；所述接收緩沖區(qū)模塊用于存儲接收的數(shù)據(jù)。
所述的同步串行接口裝置，其中，所述I2S電路，與所述發(fā)送接收控制模塊內(nèi)的SPI電路，SSI電路和Microwire電路結合共同完成符合各種協(xié)議的數(shù)據(jù)傳輸和數(shù)據(jù)接收。
所述的同步串行接口裝置，其中，所述I2S電路用于實現(xiàn)Philips I2S協(xié)議的傳輸。
所述的同步串行接口裝置，其中，所述發(fā)送緩沖區(qū)模塊和所述接收緩沖區(qū)模塊各具有一定深度的緩沖空間。
所述的同步串行接口裝置，其中，所述緩沖空間是深度為16的先進先出緩沖器。
所述的同步串行接口裝置，其中，所述緩沖器最多保存16個數(shù)據(jù)。
本發(fā)明所提供的一種同步串行接口裝置，基于AMBA APB總線結構，將APB總線作為系統(tǒng)總線，通過AMBA APB總線的從屬模塊，實現(xiàn)符合Motorola SPI協(xié)議、Texas Instruments SSI協(xié)議、National SemiconductorMicrowire協(xié)議和Philips I2S協(xié)議的數(shù)據(jù)流的傳輸，這種多功能同步串口接口裝置由于在發(fā)送接收控制模塊中增加了I2S電路，實現(xiàn)了用于傳輸和接收I2S協(xié)議的音頻數(shù)據(jù)流，并可同時傳輸多種不同的同步串口協(xié)議，使用本裝置提高了芯片管腳資源的利用，達到了用最少的芯片管腳實現(xiàn)更多的功能的目的，提高了系統(tǒng)的性能和靈活性，應用范圍更廣，使用方便。


圖1為現(xiàn)有技術的同步串口接口裝置示意圖；圖2為本發(fā)明同步串口接口裝置示意圖。
具體實施例方式
以下對發(fā)明的較佳實施例加以詳細說明。
本發(fā)明的基于AMBA APB外圍總線的同步串行接口裝置，該裝置為AMBA APB總線從屬裝置，所述裝置由若干從屬模塊組成，總線從屬模塊包括AMBA APB總線接口模塊，寄存器組模塊，發(fā)送緩沖區(qū)模塊，接收緩沖區(qū)模塊和發(fā)送接收控制模塊，其中所述發(fā)送接收控制模塊內(nèi)包括四個電路，通過所述四個電路結合完成各種不同的協(xié)議的數(shù)據(jù)傳輸；詳見附圖2所示，這種基于AMBA APB外圍總線，總線從屬模塊作為一個同步串行接口裝置應用于AMBA APB總線上，通過主器件配置寄存器方式，實現(xiàn)符合Motorola SPI協(xié)議、Texas Instruments SSI協(xié)議、National SemiconductorMicrowire協(xié)議、Philips I2S協(xié)議的數(shù)據(jù)流的傳輸。其中，AMBA APB總線接口模塊，與AMBA APB總線連接，完成AMBA APB主器件對本裝置實行控制，所述總線接口模塊從AMBA APB總線上接收總線命令，并將之轉換為寄存器讀寫命令，對寄存器組模塊進行讀寫操作；所述寄存器組模塊的信號輸入端分別接收來自于所述AMBA APB總線接口模塊、接收緩沖區(qū)模塊和發(fā)送接收控制模塊的數(shù)據(jù)和命令，其信號輸出端與發(fā)送緩沖區(qū)模塊相連，用于完成保存當前裝置的配置，保存當前裝置的狀態(tài)，保存當前裝置的發(fā)送數(shù)據(jù)，保存當前裝置的接收數(shù)據(jù)的功能；其中，所述寄存器組模塊，利用寄存器值，對發(fā)送緩沖區(qū)模塊，接收緩沖區(qū)模塊和發(fā)送接收控制模塊分別進行控制；所述發(fā)送緩沖區(qū)模塊的信號輸入端接收所述寄存器組模塊的數(shù)據(jù)和命令，并將所接收的數(shù)據(jù)和命令保存在數(shù)據(jù)緩沖區(qū)中，其信號輸出端與發(fā)送接收控制模塊相連，根據(jù)所述發(fā)送接收控制模塊的不同數(shù)據(jù)請求，從所述發(fā)送緩沖區(qū)模塊依次讀取數(shù)據(jù)，直接發(fā)送給所述發(fā)送接收控制模塊，其中，所述發(fā)送緩沖區(qū)模塊提供深度為16的先進先出FIFO，可以最多同時保存16個發(fā)送數(shù)據(jù)。
所述接收緩沖區(qū)模塊的信號輸入端接收所述發(fā)送接收控制模塊的數(shù)據(jù)和命令，并將所接收的數(shù)據(jù)和命令保存在數(shù)據(jù)緩沖區(qū)中，其信號輸出端與所述寄存器組模塊相連，將保存的數(shù)據(jù)和命令依次發(fā)送給所述寄存器組模塊，其中，所述接收數(shù)據(jù)緩沖區(qū)模塊，提供深度為16的先進先出FIFO，可以最多同時保存16個接收數(shù)據(jù)；所述寄存器組模塊還可將寄存器里的數(shù)據(jù)和命令直接發(fā)送給所述發(fā)送接收控制模塊，同時，也可接收來自于所述發(fā)送接收控制模塊的數(shù)據(jù)流。
在所述發(fā)送接收控制模塊里包括有四個電路，即具有完成符合MotorolaSPI協(xié)議的SPI電路，具有完成符合Texas Instruments SSI協(xié)議的SSI電路，具有完成符合National Semiconductor Microwire協(xié)議的Microwire電路和具有完成符合Philips I2S協(xié)議的I2S電路；所述四個電路的信號輸入端分別與所述發(fā)送緩沖區(qū)模塊的信號輸出端相連，所述四個電路的信號輸出端分別與外圍設備的不同的串口相連，所述四個電路與外圍設備相連的串口即可作為發(fā)送數(shù)據(jù)輸出端，也可作為接收數(shù)據(jù)輸入端，其信號輸出端與所述接收緩沖區(qū)模塊的信號輸入端相連，將符合各協(xié)議的數(shù)據(jù)接收后放入數(shù)據(jù)接收緩沖區(qū)內(nèi)。
所述發(fā)送接收控制模塊根據(jù)寄存器組的不同配置，選擇相應的電路，所述四個電路分別可將發(fā)送數(shù)據(jù)緩沖區(qū)內(nèi)的數(shù)據(jù)轉換為符合協(xié)議的方式發(fā)送出去，或將符合協(xié)議的數(shù)據(jù)接收后放入數(shù)據(jù)接收緩沖區(qū)內(nèi)并將接收的數(shù)據(jù)和命令從數(shù)據(jù)緩沖區(qū)中依次讀取數(shù)據(jù)，然后傳送給所述寄存器組模塊。其中，基于AMBA APB外圍總線的同步串行接口裝置與外圍設備相連，通過所述發(fā)送接收控制模塊發(fā)送和接收數(shù)據(jù)信號，數(shù)據(jù)時鐘信號以及數(shù)據(jù)使能信號。
本發(fā)明由于在發(fā)送接收控制模塊中增加了I2S電路，實現(xiàn)了I2S協(xié)議的傳輸，并可同時傳輸多種不同的同步串口協(xié)議，提高了芯片管腳資源的利用，達到了用最少的芯片管腳實現(xiàn)更多的功能的目的。
應說明的是，以上實施例僅用以說明本發(fā)明的技術方案而非限制，盡管參照較佳實施例對本發(fā)明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發(fā)明的技術方案進行修改或者等同替換，而不脫離本發(fā)明技術方案的精神和范圍，其均應涵蓋在本發(fā)明的權利要求范圍當中。
權利要求
1.一種同步串行接口裝置，包括先進微處理器總線架構的先進外設總線接口模塊，寄存器組模塊，發(fā)送接收控制模塊，所述總線接口模塊用于從先進外設總線上接收總線命令，并將之轉換為寄存器讀寫命令，對寄存器組模塊進行讀寫操作；所述寄存器組模塊，利用寄存器值，對所述發(fā)送接收控制模塊進行控制，其特征在于所述發(fā)送接收控制模塊內(nèi)還包括I2S電路，用于傳輸音頻數(shù)據(jù)的同步串口協(xié)議，所述發(fā)送接收控制模塊根據(jù)寄存器組的配置，將數(shù)據(jù)通過所述I2S電路轉換為符合協(xié)議的方式發(fā)送出去，并通過所述I2S電路將符合協(xié)議的數(shù)據(jù)接收。
2.根據(jù)權利要求1所述的同步串行接口裝置，其特征在于，所述裝置還包括一發(fā)送緩沖區(qū)模塊，所述發(fā)送緩沖區(qū)模塊用于存儲發(fā)送的數(shù)據(jù)；所述接收緩沖區(qū)模塊用于存儲接收的數(shù)據(jù)。
3.根據(jù)權利要求1所述的同步串行接口裝置，其特征在于，所述裝置還包括一接收緩沖區(qū)模塊，所述接收緩沖區(qū)模塊用于存儲接收的數(shù)據(jù)。
4.根據(jù)權利要求2所述的同步串行接口裝置，其特征在于，所述I2S電路，與所述發(fā)送接收控制模塊內(nèi)的SPI電路，SSI電路和Microwire電路結合共同完成符合各種協(xié)議的數(shù)據(jù)傳輸和數(shù)據(jù)接收。
5.根據(jù)權利要求4所述的同步串行接口裝置，其特征在于，所述I2S電路用于實現(xiàn)Philips I2S協(xié)議的傳輸。
6.根據(jù)權利要求2所述的同步串行接口裝置，其特征在于，所述發(fā)送緩沖區(qū)模塊具有一定深度的緩沖空間。
7.根據(jù)權利要求3所述的同步串行接口裝置，其特征在于，所述接收緩沖區(qū)模塊具有一定深度的緩沖空間。
8.根據(jù)權利要求6或7所述的同步串行接口裝置，其特征在于，所述緩沖空間是深度為16的先進先出緩沖器。
9.根據(jù)權利要求8所述的同步串行接口裝置，其特征在于，所述緩沖器最多保存16個數(shù)據(jù)。
全文摘要
一種同步串行接口裝置，該裝置為AMBA APB總線從屬裝置，所述裝置由若干從屬模塊組成，包括AMBA APB總線接口模塊，寄存器組模塊，發(fā)送緩沖區(qū)模塊，接收緩沖區(qū)模塊和發(fā)送接收控制模塊；AMBA APB總線的從屬模塊，通過主器件配置寄存器方式，實現(xiàn)符合Motorola SPI協(xié)議、Texas Instruments SSI協(xié)議、National Semiconductor Microwire協(xié)議、PhilipsI2S協(xié)議的數(shù)據(jù)流的傳輸。這種多功能同步串口接口裝置由于在發(fā)送接收控制模塊中增加了I2S電路，實現(xiàn)了用于傳輸和接收I2S協(xié)議的音頻數(shù)據(jù)流，使用本裝置提高了芯片管腳資源的利用，達到了用最少的芯片管腳實現(xiàn)更多的功能的目的，提高了系統(tǒng)的性能和靈活性，應用范圍更廣，使用方便。
文檔編號H04L29/10GK101026528SQ20071007399
公開日2007年8月29日 申請日期2007年4月5日 優(yōu)先權日2007年4月5日
發(fā)明者林曉濤 申請人:中興通訊股份有限公司