專利名稱：使用同時(shí)存儲(chǔ)器存取的消息傳遞譯碼裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及譯碼技術(shù)，更具體地，涉及使用消息傳遞(message-passing)技術(shù)的譯碼裝置和方法。
背景技術(shù)：
傳統(tǒng)的通信系統(tǒng)通常使用信道編碼來(lái)降低數(shù)據(jù)傳輸錯(cuò)誤。常用的信道編碼包括卷積和分組碼。常用的卷積碼包括尾比特碼、追零(zero-trailing)碼和卷積turbo碼。常用的分組碼包括里德-索羅蒙碼、BCH碼、分組turbo碼和低密度奇偶校驗(yàn)(LDPC)碼。
LDPC編碼近來(lái)被用于數(shù)字電視(DTV)傳輸中。LDPC碼是從稀疏二部圖(sparse bipartite graph)得到的線性碼，稀疏二部圖包括通過(guò)“邊沿”(edge)連接的“變量”(或“消息”)節(jié)點(diǎn)和“校驗(yàn)”節(jié)點(diǎn)。該圖示可以表示為矩陣。特別地，對(duì)于具有n個(gè)變量節(jié)點(diǎn)和r個(gè)校驗(yàn)節(jié)點(diǎn)的圖，可以定義二進(jìn)制r×n矩陣，其中當(dāng)且僅當(dāng)?shù)趇個(gè)校驗(yàn)節(jié)點(diǎn)連接到第j個(gè)變量節(jié)點(diǎn)時(shí)，特定項(xiàng)(i，j)為“1”。該矩陣稱為奇偶校驗(yàn)矩陣。LDPC碼以稀疏奇偶校驗(yàn)矩陣為特征。
傳統(tǒng)的LDPC譯碼技術(shù)典型地采用迭代“消息傳遞”算法。該算法通常包括一系列回合，其中值從變量節(jié)點(diǎn)傳遞到校驗(yàn)節(jié)點(diǎn)，并且從校驗(yàn)節(jié)點(diǎn)傳回變量節(jié)點(diǎn)。從變量節(jié)點(diǎn)發(fā)送的值典型地是基于變量節(jié)點(diǎn)的當(dāng)前值和從相鄰校驗(yàn)節(jié)點(diǎn)接收的值計(jì)算出的。
消息傳遞算法的一個(gè)子類稱為信任傳播(belief propagation)算法，常用于LDPC譯碼。在這些算法中，在節(jié)點(diǎn)之間傳遞的消息表示概率。特別地，從變量節(jié)點(diǎn)j傳遞到校驗(yàn)節(jié)點(diǎn)i的消息表示在已知變量節(jié)點(diǎn)j的觀察值和在上一回合中從除了校驗(yàn)節(jié)點(diǎn)i之外連接到變量節(jié)點(diǎn)j的校驗(yàn)節(jié)點(diǎn)傳遞到變量節(jié)點(diǎn)j的值時(shí)、變量節(jié)點(diǎn)j具有某一值的概率。從校驗(yàn)節(jié)點(diǎn)i傳遞到變量節(jié)點(diǎn)j的消息表示在已知上一回合中從除了變量節(jié)點(diǎn)j之外的變量節(jié)點(diǎn)傳遞到校驗(yàn)節(jié)點(diǎn)i的消息時(shí)、變量節(jié)點(diǎn)j具有某一值的概率。
Blanksby等人的美國(guó)專利No.6539377描述了使用以概率依賴關(guān)系圖(例如，包括變量和校驗(yàn)節(jié)點(diǎn)的二部概率依賴關(guān)系圖)的形式配置的互連處理節(jié)點(diǎn)集的分組并行譯碼算法。譯碼處理的單次迭代可以在變量節(jié)點(diǎn)內(nèi)產(chǎn)生對(duì)給定分組中的每比特或符號(hào)的更新的估計(jì)。通過(guò)向連接到變量節(jié)點(diǎn)的每個(gè)校驗(yàn)節(jié)點(diǎn)發(fā)送函數(shù)f(Rxi)來(lái)啟動(dòng)譯碼處理，其中Rxi是接收到的比特或符號(hào)，而f()是至少部分由碼確定的函數(shù)，如閾值函數(shù)、線性縮放函數(shù)或近似指數(shù)函數(shù)。譯碼處理包括在每個(gè)校驗(yàn)節(jié)點(diǎn)并行計(jì)算來(lái)自連接到該校驗(yàn)節(jié)點(diǎn)的變量節(jié)點(diǎn)的輸入的函數(shù)g()，例如，奇偶校驗(yàn)函數(shù)，并且將這些校驗(yàn)節(jié)點(diǎn)計(jì)算的結(jié)果送到相連的變量節(jié)點(diǎn)。譯碼處理還包括在每個(gè)變量節(jié)點(diǎn)并行計(jì)算來(lái)自連接到該變量節(jié)點(diǎn)的校驗(yàn)節(jié)點(diǎn)的輸入的函數(shù)h()，例如，多數(shù)(majority)或平均函數(shù)，并且將這些變量節(jié)點(diǎn)計(jì)算的結(jié)果送到相連的校驗(yàn)節(jié)點(diǎn)。當(dāng)所有校驗(yàn)節(jié)點(diǎn)滿足碼的約束時(shí)，或者在經(jīng)過(guò)最大次數(shù)迭代之后，可以終止處理。在終止時(shí)變量節(jié)點(diǎn)的值表示對(duì)所發(fā)送的比特或符號(hào)的估計(jì)。互連處理節(jié)點(diǎn)集可以使用一個(gè)或多個(gè)可編程計(jì)算單元實(shí)現(xiàn)，每個(gè)可編程計(jì)算單元可以配置來(lái)實(shí)現(xiàn)一個(gè)節(jié)點(diǎn)或節(jié)點(diǎn)集。

發(fā)明內(nèi)容
本發(fā)明的一些實(shí)施例提供譯碼方法。為連接譯碼器的處理節(jié)點(diǎn)的各個(gè)邊沿分配相應(yīng)存儲(chǔ)位置，所述譯碼器包括多個(gè)處理節(jié)點(diǎn)。對(duì)編碼輸入信號(hào)應(yīng)用譯碼器來(lái)生成譯碼輸出信號(hào)，其中迭代地從/向存儲(chǔ)位置取出/提供邊沿值，使得在處理節(jié)點(diǎn)操作中同時(shí)存取多個(gè)存儲(chǔ)位置。處理節(jié)點(diǎn)的邊沿值生成可以包括同時(shí)從多個(gè)存儲(chǔ)位置讀取該處理節(jié)點(diǎn)的邊沿值和/或同時(shí)向多個(gè)存儲(chǔ)位置寫(xiě)入該處理節(jié)點(diǎn)的邊沿值。
在本發(fā)明的一些實(shí)施例中，處理節(jié)點(diǎn)包括變量節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)，并且邊沿包括連接變量和校驗(yàn)節(jié)點(diǎn)的邊沿。在一些實(shí)施例中，對(duì)編碼輸入信號(hào)應(yīng)用譯碼器包括在相應(yīng)第一和第二處理器中交替地執(zhí)行變量和校驗(yàn)節(jié)點(diǎn)操作。在另外的實(shí)施例中，對(duì)編碼輸入信號(hào)應(yīng)用譯碼器包括配置至少一個(gè)處理器來(lái)執(zhí)行變量節(jié)點(diǎn)操作；使用所述至少一個(gè)處理器來(lái)計(jì)算變量節(jié)點(diǎn)輸出邊沿值；重新配置所述至少一個(gè)處理器來(lái)執(zhí)行校驗(yàn)節(jié)點(diǎn)操作；和使用所述至少一個(gè)處理器來(lái)計(jì)算校驗(yàn)節(jié)點(diǎn)輸出邊沿值。在另外的實(shí)施例中，為變量節(jié)點(diǎn)-校驗(yàn)節(jié)點(diǎn)的邊沿分配第一多個(gè)存儲(chǔ)位置，以及為校驗(yàn)節(jié)點(diǎn)-變量節(jié)點(diǎn)的邊沿分配第二多個(gè)存儲(chǔ)位置。應(yīng)用譯碼器包括在相應(yīng)第一和第二處理器中同時(shí)執(zhí)行變量節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)操作并將由此產(chǎn)生的邊沿值存儲(chǔ)在相應(yīng)第一和第二多個(gè)存儲(chǔ)位置中。
在本發(fā)明的另外實(shí)施例中，為各組邊沿分配相應(yīng)可同時(shí)存取的存儲(chǔ)單元，使得可以通過(guò)同時(shí)存取多個(gè)可同時(shí)存取的存儲(chǔ)單元來(lái)同時(shí)存取特定處理節(jié)點(diǎn)的邊沿值?？赏瑫r(shí)存取的存儲(chǔ)單元的每一個(gè)包括在各個(gè)不同處理節(jié)點(diǎn)操作中存取的多個(gè)存儲(chǔ)位置。
在一些實(shí)施例中，可以在對(duì)編碼輸入信號(hào)應(yīng)用譯碼器來(lái)生成譯碼輸出信號(hào)之前從通信介質(zhì)接收信號(hào)；和處理所接收的信號(hào)來(lái)生成編碼輸入信號(hào)。例如，本發(fā)明的實(shí)施例可以用于對(duì)無(wú)線、有線、光和其他應(yīng)用中的編碼信號(hào)進(jìn)行譯碼。
根據(jù)本發(fā)明的另外實(shí)施例，譯碼裝置包括至少一個(gè)處理器，被配置成提供包括多個(gè)處理節(jié)點(diǎn)的譯碼器；和包括多個(gè)存儲(chǔ)位置的存儲(chǔ)器，各個(gè)存儲(chǔ)位置被分配給連接處理節(jié)點(diǎn)的相應(yīng)邊沿。處理器和存儲(chǔ)器進(jìn)一步被配置成支持從/向存儲(chǔ)位置取出/提供邊沿值，使得對(duì)于處理節(jié)點(diǎn)操作同時(shí)存取多個(gè)存儲(chǔ)位置。所述至少一個(gè)處理器和存儲(chǔ)器被配置成支持對(duì)于處理節(jié)點(diǎn)操作同時(shí)從多個(gè)存儲(chǔ)位置讀取邊沿值和/或?qū)τ谔幚砉?jié)點(diǎn)操作同時(shí)向多個(gè)存儲(chǔ)位置寫(xiě)入多個(gè)邊沿值。
處理節(jié)點(diǎn)可以包括變量節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)，并且邊沿可以包括連接變量和校驗(yàn)節(jié)點(diǎn)的邊沿。所述至少一個(gè)處理器包括相應(yīng)第一和第二處理器，其被配置成交替地執(zhí)行相應(yīng)變量和校驗(yàn)節(jié)點(diǎn)操作。在一些實(shí)施例中，所述至少一個(gè)處理器包括可配置來(lái)交替地執(zhí)行變量節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)操作的一處理器。
存儲(chǔ)器可以包括為變量節(jié)點(diǎn)-校驗(yàn)節(jié)點(diǎn)的邊沿分配的第一多個(gè)存儲(chǔ)位置和為校驗(yàn)節(jié)點(diǎn)-變量節(jié)點(diǎn)的邊沿分配第二多個(gè)存儲(chǔ)位置。處理器可以包括相應(yīng)第一和第二處理器，其被配置成同時(shí)執(zhí)行變量節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)操作并將由此產(chǎn)生的邊沿值存儲(chǔ)在相應(yīng)第一和第二多個(gè)存儲(chǔ)位置中。
存儲(chǔ)器可以包括為各組邊沿分配的相應(yīng)可同時(shí)存取的存儲(chǔ)單元，使得可以通過(guò)同時(shí)存取多個(gè)可同時(shí)存取的存儲(chǔ)單元來(lái)同時(shí)存取特定處理節(jié)點(diǎn)的邊沿值?？赏瑫r(shí)存取的存儲(chǔ)單元的每一個(gè)可以包括多個(gè)存儲(chǔ)位置，并且所述至少一個(gè)處理器可以被配置成在各個(gè)不同處理節(jié)點(diǎn)操作中存取可同時(shí)存取的存儲(chǔ)單元中的不同的多個(gè)存儲(chǔ)位置。
本發(fā)明的另外實(shí)施例提供用于對(duì)編碼信號(hào)進(jìn)行譯碼的計(jì)算機(jī)程序產(chǎn)品。計(jì)算機(jī)程序產(chǎn)品包括嵌入在存儲(chǔ)介質(zhì)中的計(jì)算機(jī)程序并且包括被配置成執(zhí)行下列操作的程序代碼定義包括多個(gè)處理節(jié)點(diǎn)的譯碼器，為連接處理節(jié)點(diǎn)的各個(gè)邊沿分配相應(yīng)存儲(chǔ)位置，以及對(duì)編碼輸入信號(hào)應(yīng)用譯碼器來(lái)生成譯碼輸出信號(hào)，通過(guò)對(duì)于處理節(jié)點(diǎn)的操作迭代地從/向存儲(chǔ)位置取出/提供邊沿值，使得在處理節(jié)點(diǎn)操作中同時(shí)存取多個(gè)存儲(chǔ)位置。程序代碼可以被配置成同時(shí)從/向多個(gè)存儲(chǔ)位置讀取/寫(xiě)入處理節(jié)點(diǎn)的邊沿值。處理節(jié)點(diǎn)可以包括變量節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)，并且邊沿可以包括連接變量和校驗(yàn)節(jié)點(diǎn)的邊沿。程序代碼可以被配置成為各組邊沿分配相應(yīng)可同時(shí)存取的存儲(chǔ)單元，使得可以通過(guò)同時(shí)存取多個(gè)可同時(shí)存取的存儲(chǔ)單元來(lái)同時(shí)存取特定處理節(jié)點(diǎn)的邊沿值。
在本發(fā)明的額外實(shí)施例中，一種存儲(chǔ)器包括多個(gè)存儲(chǔ)位置，各個(gè)存儲(chǔ)位置被分配給連接譯碼器的處理節(jié)點(diǎn)的相應(yīng)邊沿，并且被配置成支持對(duì)于處理節(jié)點(diǎn)的操作從/向存儲(chǔ)位置取出/提供邊沿值，使得對(duì)于處理節(jié)點(diǎn)操作可同時(shí)存取多個(gè)存儲(chǔ)位置。存儲(chǔ)器可以包括為各組邊沿分配的相應(yīng)可同時(shí)存取的存儲(chǔ)單元，使得可以通過(guò)同時(shí)存取多個(gè)可同時(shí)存取的存儲(chǔ)單元來(lái)同時(shí)存取特定處理節(jié)點(diǎn)的邊沿值?？赏瑫r(shí)存取的存儲(chǔ)單元的每一個(gè)可以包括多個(gè)存儲(chǔ)位置，布置所述多個(gè)存儲(chǔ)位置使得處理器可以在各個(gè)不同處理節(jié)點(diǎn)操作中存取可同時(shí)存儲(chǔ)的存儲(chǔ)單元中的不同的多個(gè)存儲(chǔ)位置。


圖1-3示出各個(gè)碼的示例性二部圖。
圖4是示出示例性變量節(jié)點(diǎn)計(jì)算的圖。
圖5和6是示出示例性校驗(yàn)節(jié)點(diǎn)計(jì)算的圖。
圖7A和7B是示出根據(jù)本發(fā)明一些實(shí)施例的示例性譯碼操作的流程圖。
圖8是示出根據(jù)本發(fā)明另外實(shí)施例的譯碼器配置的方框圖。
圖9是示出根據(jù)本發(fā)明另外實(shí)施例的譯碼器配置的方框圖。
圖10是示出根據(jù)本發(fā)明一些實(shí)施例的示例性譯碼操作的流程圖。
圖11是示出根據(jù)本發(fā)明另外實(shí)施例的譯碼器配置的方框圖。
圖12是示出根據(jù)本發(fā)明另外實(shí)施例的示例性譯碼操作的流程圖。
圖13-16是示出根據(jù)本發(fā)明一些實(shí)施例的示例性存儲(chǔ)器配置的示意圖。
圖17是示出根據(jù)本發(fā)明另外實(shí)施例的通信接收機(jī)的示意圖。
具體實(shí)施例方式
下面將參照示出本發(fā)明實(shí)施例的附圖充分描述本發(fā)明。然而，本發(fā)明可以以許多不同的形式實(shí)現(xiàn)，而不應(yīng)當(dāng)認(rèn)為限于這里所述的實(shí)施例。相反，提供這些實(shí)施例以便使本公開(kāi)透徹且完整，并且將向本領(lǐng)域技術(shù)人員充分表達(dá)本發(fā)明的范圍。在附圖中，為了清楚起見(jiàn)放大了組件。
應(yīng)當(dāng)理解，當(dāng)稱“元件”“連接到”或“耦接”到另一元件時(shí)，它可以是直接連接或耦接到另一元件或者可以存在中間元件。相反，當(dāng)稱元件“直接連接到”或“直接耦接到”另一元件時(shí)，不存在中間元件。相同的附圖標(biāo)記指示相同的元件。這里使用的術(shù)語(yǔ)“和/或”包括一個(gè)或多個(gè)相關(guān)列出的項(xiàng)目的任何和所有組合。
應(yīng)當(dāng)理解，盡管這里可以使用術(shù)語(yǔ)第一、第二、第三等描述各個(gè)元件、組件和/或部分，但這些元件、組件和/或部分不受這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅僅用于將元件、組件或部分相互區(qū)分開(kāi)來(lái)。因此，下面討論的第一元件、組件或部分在不背離本發(fā)明教學(xué)的前提下可以稱為第二元件、組件或部分。
這里使用的術(shù)語(yǔ)僅僅是為了描述特定實(shí)施例的目的，而并不意圖限制本發(fā)明。這里使用的單數(shù)形式“一”、“一個(gè)”和“那(這個(gè))”也意圖包含復(fù)數(shù)形式，除非上下文中明確地指出不包含。應(yīng)當(dāng)理解，術(shù)語(yǔ)“包括”當(dāng)用在本說(shuō)明書(shū)中時(shí)指示所述特征、整數(shù)、步驟、操作、元件和/或組件的存在，但并不排除一個(gè)或多個(gè)其他特征、整數(shù)、步驟、操作、元件、組件和/或其組合的存在或添加。
除非另有定義，這里使用的所有術(shù)語(yǔ)(包括技術(shù)和科學(xué)術(shù)語(yǔ))具有與本發(fā)明所屬領(lǐng)域的普通技術(shù)人員共同理解的相同含義。還應(yīng)當(dāng)理解，諸如在通常字典里定義的那些術(shù)語(yǔ)應(yīng)當(dāng)被解釋為具有與它們?cè)谙嚓P(guān)技術(shù)的上下文中的含義相一致的含義，而不應(yīng)用理想化或極度形式化的意義來(lái)解釋，除非這里明確地這樣定義。
這里參照支持根據(jù)本發(fā)明實(shí)施例的方法、裝置(系統(tǒng))和計(jì)算機(jī)程序產(chǎn)品的方框圖和流程圖描述本發(fā)明示例性實(shí)施例。應(yīng)當(dāng)理解，流程圖和/或方框圖的每個(gè)方框以及流程圖和/或方框圖的方框組合可以通過(guò)計(jì)算機(jī)程序指令實(shí)現(xiàn)。這些計(jì)算機(jī)程序指令可以提供給通用計(jì)算機(jī)、專用計(jì)算機(jī)或其他可編程數(shù)據(jù)處理裝置的處理器以產(chǎn)生機(jī)器，使得通過(guò)計(jì)算機(jī)或其他可編程數(shù)據(jù)處理裝置的處理器執(zhí)行的指令創(chuàng)建實(shí)現(xiàn)流程圖和/或方框圖方框中指定功能/動(dòng)作的手段。
這些計(jì)算機(jī)程序指令也可以存儲(chǔ)在計(jì)算機(jī)可讀存儲(chǔ)器中，可以引導(dǎo)計(jì)算機(jī)或其他可編程數(shù)據(jù)處理裝置以特定方式運(yùn)行，使得存儲(chǔ)在計(jì)算機(jī)可讀存儲(chǔ)器中的指令產(chǎn)生包括實(shí)現(xiàn)流程圖和/或方框圖方框中指定功能/動(dòng)作的指令手段的制造物品。
計(jì)算機(jī)程序指令還可以加載到計(jì)算機(jī)或其他可編程數(shù)據(jù)處理裝置上，導(dǎo)致在計(jì)算機(jī)或其他可編程裝置上執(zhí)行一系列操作步驟來(lái)產(chǎn)生計(jì)算機(jī)實(shí)現(xiàn)的處理，使得計(jì)算機(jī)或其他可編程裝置上執(zhí)行的指令提供實(shí)現(xiàn)流程圖和/或方框圖方框中指定功能/動(dòng)作的步驟。每個(gè)方框可以表示代碼模塊、片斷或部分，其包括一個(gè)或多個(gè)用來(lái)實(shí)現(xiàn)指定邏輯功能的可執(zhí)行指令。還應(yīng)當(dāng)注意，在其他實(shí)現(xiàn)中，方框中標(biāo)出的功能可能不按圖中標(biāo)出的順序發(fā)生。例如，根據(jù)所涉及的功能，連續(xù)示出的兩個(gè)方框可能實(shí)際上基本上并發(fā)地執(zhí)行，或者方框有時(shí)可能以相反的順序執(zhí)行。
根據(jù)本發(fā)明的各種說(shuō)明性實(shí)施例，可以提供方法、裝置和計(jì)算機(jī)程序產(chǎn)品，其中使用消息傳遞計(jì)算結(jié)構(gòu)對(duì)編碼數(shù)據(jù)(如由接收信號(hào)生成的的編碼數(shù)據(jù)符號(hào)(例如比特)流)進(jìn)行譯碼，該結(jié)構(gòu)包括處理節(jié)點(diǎn)和在處理節(jié)點(diǎn)之間傳遞的“邊沿(edge)”值(消息)。將在根據(jù)碼(例如LDPC碼)的譯碼的應(yīng)用中描述所示實(shí)施例，所述碼可以用具有包括“變量”和“校驗(yàn)”節(jié)點(diǎn)的二部配置的消息傳遞結(jié)構(gòu)來(lái)進(jìn)行描述。然而，應(yīng)當(dāng)理解本發(fā)明也可應(yīng)用到具有其他結(jié)構(gòu)的碼的譯碼操作。
在本發(fā)明的一些實(shí)施例中，處理節(jié)點(diǎn)操作的多個(gè)邊沿的存儲(chǔ)器存取，例如，包括變量或校驗(yàn)節(jié)點(diǎn)的輸出邊沿集合的計(jì)算的操作，是“同時(shí)”進(jìn)行的。這里使用的“同時(shí)”存儲(chǔ)器存取是指時(shí)間上至少部分重合或完全重合的讀、寫(xiě)或其他存儲(chǔ)器存取操作，從而并行進(jìn)行至少部分同時(shí)存取。
圖1-3示出可以根據(jù)本發(fā)明一些實(shí)施例使用二部譯碼結(jié)構(gòu)譯碼的碼的例子的二部圖。圖1示出具有變量節(jié)點(diǎn)V1，V2，...，V8和校驗(yàn)節(jié)點(diǎn)C1，C2，...，C4的正規(guī)碼的二部圖。該圖可以用對(duì)應(yīng)的奇偶校驗(yàn)矩陣描述
H=10011001011010101010010101010110]]>其中列對(duì)應(yīng)于變量節(jié)點(diǎn)V1，V2，...，V8，并且行對(duì)應(yīng)于校驗(yàn)節(jié)點(diǎn)C1，C2，...，C4。
圖2示出不規(guī)則碼的二部圖，它也可以用奇偶校驗(yàn)矩陣描述H=10001001011010101010010100010110]]>最后，圖3示出具有下面奇偶校驗(yàn)矩陣的分組LDPC碼的二部圖H=P100P2P000P10P2P10P00P00P10P200P10P20P00P20P1P10]]>其中，P1=010001100,]]>P2=001100010,]]>并且P0=100010001]]>其中H的列對(duì)應(yīng)于變量節(jié)點(diǎn)V11，V12，...V82，V83的組，而H的行對(duì)應(yīng)于校驗(yàn)節(jié)點(diǎn)C11，C12，...C42，C43的組。
在圖4中示出圖1結(jié)構(gòu)的變量節(jié)點(diǎn)計(jì)算的例子。特別地，將信道編碼值LLR-Y(例如，對(duì)數(shù)似然值)和校驗(yàn)節(jié)點(diǎn)的輸入邊沿值C2V1、C2V2、C2V3和C2V4相加。將產(chǎn)生的和與輸入邊沿值C2V1、C2V2、C2V3和C2V4有選擇地合并來(lái)產(chǎn)生校驗(yàn)節(jié)點(diǎn)的輸出邊沿值V2C1、V2C2、V2C3和V2C4。
圖5和6分別示出校驗(yàn)節(jié)點(diǎn)量值和符號(hào)計(jì)算的例子。根據(jù)函數(shù)( )處理變量節(jié)點(diǎn)的輸入邊沿值V2C1，V2C2，...，V2C8，產(chǎn)生值來(lái)相加。將和與由輸入邊沿值V2C1，V2C2，...，V2C8產(chǎn)生的各個(gè)值有選擇地合并并且根據(jù)-1( )反函數(shù)處理，產(chǎn)生傳遞到變量節(jié)點(diǎn)的量值輸出邊沿值C2V1，C2V2，...，C2V8。參照?qǐng)D6，將變量節(jié)點(diǎn)的輸入邊沿值V2C1，V2C2，...，V2C8相加，并且將由此產(chǎn)生的和與各個(gè)輸入邊沿值V2C1，V2C2，...，V2C8有選擇地合并，來(lái)產(chǎn)生傳遞到變量節(jié)點(diǎn)的輸出符號(hào)邊沿值C2V1，C2V2，...，C2V8。
根據(jù)本發(fā)明的一些實(shí)施例，可以通過(guò)對(duì)于節(jié)點(diǎn)處理操作同時(shí)存取(讀取和/或?qū)懭?為邊沿值(例如，上面參照?qǐng)D4描述的邊沿值V2C1，V2C2，...，V2C8)分配的多個(gè)存儲(chǔ)位置，實(shí)現(xiàn)節(jié)點(diǎn)處理操作(例如，包括隨同圖4-6所示的線的變量和校驗(yàn)節(jié)點(diǎn)計(jì)算)效率的提高。例如，在本發(fā)明的特定實(shí)施例中，可以通過(guò)使用配置成允許對(duì)多個(gè)存儲(chǔ)位置同時(shí)存取的存儲(chǔ)器來(lái)實(shí)現(xiàn)這一點(diǎn)。該存儲(chǔ)器可以包括為各組邊沿分配的相應(yīng)可同時(shí)存取存儲(chǔ)單元，使得可以通過(guò)同時(shí)存取多個(gè)可獨(dú)立尋址的存儲(chǔ)單元來(lái)同時(shí)存取特定處理節(jié)點(diǎn)的邊沿值。應(yīng)當(dāng)理解，本發(fā)明包括最優(yōu)方案，例如，其中實(shí)現(xiàn)存儲(chǔ)器存取的最大同時(shí)性(或并行性)的方案，以及次優(yōu)方案，例如，其中實(shí)現(xiàn)存儲(chǔ)器存取的小于最大同時(shí)性的方案。
圖7示出根據(jù)本發(fā)明一些實(shí)施例的示例性操作。初始化多個(gè)變量節(jié)點(diǎn)的輸入邊沿值(方框705)并從例如解調(diào)器接收編碼值(方框710)。進(jìn)入變量節(jié)點(diǎn)處理的回合，從存儲(chǔ)器中同時(shí)取出一個(gè)或多個(gè)變量節(jié)點(diǎn)的多個(gè)輸入邊沿值(方框715)，并用它來(lái)計(jì)算輸出邊沿值，即，要傳遞到校驗(yàn)節(jié)點(diǎn)的邊沿值(方框720)。計(jì)算可以根據(jù)參照?qǐng)D4所述的那些線；然而應(yīng)當(dāng)理解，可以使用任何次數(shù)的其他計(jì)算。將由此產(chǎn)生的多個(gè)輸出邊沿值的至少一些同時(shí)存儲(chǔ)(方框725)。如果還有其余變量節(jié)點(diǎn)要處理，則如上所述處理這些節(jié)點(diǎn)來(lái)產(chǎn)生和存儲(chǔ)其他的輸出邊沿值(方框730和715-725)。
一旦處理了所有變量節(jié)點(diǎn)，對(duì)校驗(yàn)節(jié)點(diǎn)執(zhí)行類似的迭代循環(huán)。特別地，一個(gè)或多個(gè)校驗(yàn)節(jié)點(diǎn)的輸入邊沿值，即，在前面變量節(jié)點(diǎn)處理(方框715-725)中生成的輸出邊沿值被同時(shí)讀取(方框735)并且用于計(jì)算可用于后面變量節(jié)點(diǎn)處理的輸出邊沿值(方框740)。計(jì)算可以根據(jù)參照?qǐng)D5和6所述的那些線，或者可以包括任何次數(shù)的其他計(jì)算。將這些輸出邊沿值的至少一些同時(shí)存儲(chǔ)(方框745)。如果還有校驗(yàn)節(jié)點(diǎn)要處理，則如上所述處理這些節(jié)點(diǎn)(方框750和735-745)。
在完成這一回合校驗(yàn)節(jié)點(diǎn)處理后，如果滿足終止條件(例如，基于計(jì)算出的校驗(yàn)節(jié)點(diǎn)輸出值的條件)，則輸出解碼后的比特(方框760)。然而，如果不滿足終止條件，則以變量節(jié)點(diǎn)開(kāi)始啟動(dòng)另一回合節(jié)點(diǎn)處理(方框715-725)。
圖8示出其中可以實(shí)現(xiàn)根據(jù)上述參照?qǐng)D7所述的線的操作的裝置。譯碼器820包括一個(gè)或多個(gè)變量節(jié)點(diǎn)處理器824、一個(gè)或多個(gè)校驗(yàn)節(jié)點(diǎn)處理器826、判決單元828和多存取存儲(chǔ)器822。特別地，存儲(chǔ)器822被配置成支持對(duì)為邊沿值分配的多個(gè)存儲(chǔ)位置的同時(shí)存取(即，多個(gè)同時(shí)讀取和/或?qū)懭?。一個(gè)或多個(gè)變量節(jié)點(diǎn)處理器824被配置成從緩沖器810接收編碼值，以便例如圖7的方框715-730所示，對(duì)于一個(gè)或多個(gè)節(jié)點(diǎn)的變量節(jié)點(diǎn)操作從存儲(chǔ)器822中同時(shí)取出輸入邊沿值，并且計(jì)算和同時(shí)輸出邊沿值到存儲(chǔ)器822。類似地，一個(gè)或多個(gè)校驗(yàn)節(jié)點(diǎn)處理器826被配置成對(duì)于一個(gè)或多個(gè)節(jié)點(diǎn)同時(shí)輸入邊沿值并計(jì)算和同時(shí)輸出邊沿值到存儲(chǔ)器822，例如如圖7的方框735-745所示。判決單元828可以被配置成評(píng)估變量節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)處理器824、826的迭代操作的終止條件，來(lái)相應(yīng)地控制變量節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)處理器824、826，并且輸出由此產(chǎn)生的譯碼后的比特。
圖9示出根據(jù)本發(fā)明另外實(shí)施例的另一譯碼裝置。譯碼器920包括對(duì)從緩沖器810取出的編碼值進(jìn)行譯碼的多個(gè)節(jié)點(diǎn)處理器924a，924b，..，924n。譯碼器920還包括存儲(chǔ)器922，其被配置成提供對(duì)多個(gè)存儲(chǔ)位置的同時(shí)存取，所述多個(gè)存儲(chǔ)位置存儲(chǔ)節(jié)點(diǎn)處理器924a，924b，..，924n的節(jié)點(diǎn)處理操作的邊沿值。節(jié)點(diǎn)處理器924a，924b，..，924n可以被配置成提供變量和/或校驗(yàn)節(jié)點(diǎn)處理操作。例如，各組處理節(jié)點(diǎn)可以被分到相應(yīng)組或變量和/或校驗(yàn)節(jié)點(diǎn)。該分配可以是固定的或用戶可配置的，例如，節(jié)點(diǎn)處理器924a，924b，..，924n可以根據(jù)應(yīng)用的特定碼而不同地分配。譯碼器920還包括判決單元926，其響應(yīng)于存儲(chǔ)器922控制節(jié)點(diǎn)處理器924a，924b，..，924n。
應(yīng)當(dāng)理解，圖9所示的配置可以用于實(shí)現(xiàn)根據(jù)參照?qǐng)D7所述的線的操作。例如，可以為變量和校驗(yàn)節(jié)點(diǎn)分配各組節(jié)點(diǎn)處理器924a，924b，..，924n，并且如圖7所示交替操作?；蛘?，可以交替使用節(jié)點(diǎn)處理器924a，924b，..，924n來(lái)執(zhí)行變量和校驗(yàn)節(jié)點(diǎn)計(jì)算，例如，在給定的處理回合中，節(jié)點(diǎn)處理器924a，924b，..，924n可以首先被配置成用作變量節(jié)點(diǎn)處理器，然后在變量節(jié)點(diǎn)處理完成后，重新配置來(lái)執(zhí)行校驗(yàn)節(jié)點(diǎn)處理。
圖10示出根據(jù)本發(fā)明一些實(shí)施例的、可使用根據(jù)圖9的線的結(jié)構(gòu)執(zhí)行的其他示例性譯碼操作。初始化邊沿值(方框1005)并接收編碼值(方框1010)。進(jìn)入迭代循環(huán)，讀取多個(gè)處理節(jié)點(diǎn)的輸入邊沿值(方框1015)，并且使用它們計(jì)算輸出邊沿值(方框1020)，同時(shí)地存儲(chǔ)輸出邊沿值(方框1025)。特別地，多個(gè)節(jié)點(diǎn)可以包括多個(gè)變量節(jié)點(diǎn)、校驗(yàn)節(jié)點(diǎn)或其組合。處理變量節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)的順序可以取決于節(jié)點(diǎn)之間的關(guān)系，即，計(jì)算邊沿值的順序可以基于它們何時(shí)可以用于后面的計(jì)算。在特定回合的節(jié)點(diǎn)處理完成之后(方框1030)，譯碼器確定是否滿足終止條件(方框1035)。如果滿足，則譯碼器輸出譯碼后的比特(方框1040)。否則，譯碼器開(kāi)始新一回合的節(jié)點(diǎn)處理操作(方框1015以及下列等等)。
圖11示出根據(jù)本發(fā)明另外實(shí)施例的另一譯碼器配置。譯碼器1120從緩沖器1110接收編碼值。譯碼器1120包括被配置成存儲(chǔ)變量節(jié)點(diǎn)輸入/校驗(yàn)節(jié)點(diǎn)輸出邊沿值的第一存儲(chǔ)器1122a和被配置成存儲(chǔ)變量節(jié)點(diǎn)輸出/校驗(yàn)節(jié)點(diǎn)輸入值的第二存儲(chǔ)器1122b。節(jié)點(diǎn)處理器1124a，1124b，..，1124n被配置成同時(shí)地存取存儲(chǔ)器1122a、1122b中的多個(gè)邊沿值存儲(chǔ)位置。譯碼器1120還包括判決單元1126，其響應(yīng)于存儲(chǔ)器1122a、1122b，控制節(jié)點(diǎn)處理器1124a，1124b，..，1124n。該配置可以提供節(jié)點(diǎn)處理的額外并行性。
圖12示出可使用根據(jù)圖11所示計(jì)算結(jié)構(gòu)執(zhí)行的示例性節(jié)點(diǎn)處理操作。初始化邊沿值(方框1205)并接收編碼值(方框1210)?？梢圆⑿械剡M(jìn)行兩個(gè)迭代節(jié)點(diǎn)處理過(guò)程。在第一循環(huán)中，同時(shí)地從第一存儲(chǔ)器中讀取第一組節(jié)點(diǎn)的輸入邊沿值(方框1215)，并且使用它們計(jì)算輸出邊沿值(方框1220)，將它們的至少一些同時(shí)地寫(xiě)入第二存儲(chǔ)器(方框1225)。重復(fù)這些操作直到處理了第一組節(jié)點(diǎn)中的所有節(jié)點(diǎn)為止(方框1230、1215-1225)。在并行的第二循環(huán)中，同時(shí)地從第一存儲(chǔ)器中讀取第二組節(jié)點(diǎn)的輸入邊沿值(方框1235)，并且使用它們計(jì)算輸出邊沿值(方框1240)，然后將它們同時(shí)地寫(xiě)入第一存儲(chǔ)器(方框1245)。重復(fù)這些操作直到處理了第二組節(jié)點(diǎn)中的所有節(jié)點(diǎn)為止(方框1250、1235-1245)。應(yīng)當(dāng)理解，在循環(huán)執(zhí)行期間，可以使用一個(gè)循環(huán)計(jì)算出的邊沿值作為并行執(zhí)行的循環(huán)的輸入邊沿值。在滿足終止條件時(shí)(方框1255)，終止循環(huán)，并且輸出譯碼后的比特(方框1260)。
應(yīng)當(dāng)理解，可以以多種不同方式提供存儲(chǔ)器中的同時(shí)存取性。例如，存儲(chǔ)器可以包括可以同時(shí)存取的可獨(dú)立控制(即，可獨(dú)立尋址)的存儲(chǔ)單元。
圖13-16示出可以用在本發(fā)明各種實(shí)施例中的示例性存儲(chǔ)器配置。特別地，圖13示出被配置對(duì)圖1所示的碼進(jìn)行譯碼操作的存儲(chǔ)器1300。參照?qǐng)D13，存儲(chǔ)器1300被分成多個(gè)可同時(shí)存取的塊SMB1，SMB2，...，SMB15。存儲(chǔ)位置A1，A2，...，A32和B1，B2，...，B32用于存儲(chǔ)邊沿值。對(duì)應(yīng)于變量節(jié)點(diǎn)V1，V2，...，V8和校驗(yàn)節(jié)點(diǎn)C1，C2，C3，C4的邊沿值如箭頭所示存儲(chǔ)。因此，例如，為了計(jì)算變量節(jié)點(diǎn)V1的輸出邊沿值，同時(shí)讀取塊SMB1和SMB3來(lái)分別從位置A1和A3取出對(duì)應(yīng)于校驗(yàn)節(jié)點(diǎn)C1和C3的輸入邊沿值。然后將計(jì)算出的變量節(jié)點(diǎn)V1的輸出邊沿值同時(shí)分別寫(xiě)入到塊SMB5和SMB7中的位置B1和B3，位置B1和B3是校驗(yàn)節(jié)點(diǎn)C1和C3的輸入邊沿存儲(chǔ)位置。對(duì)于校驗(yàn)節(jié)點(diǎn)C1，分別從方框SMB5、SMB8、SMB9和SMB12中的位置B1、B13、B17和B29同時(shí)讀取輸入邊沿值。
圖14示出根據(jù)本發(fā)明另外實(shí)施例的另一示例性存儲(chǔ)器配置。存儲(chǔ)器1400包括多個(gè)可同時(shí)存取的存儲(chǔ)塊SMB1，SMB2，...，SMB15。存儲(chǔ)位置A1，A2，...，A32和B1，B2，...，B32用于存儲(chǔ)邊沿值。對(duì)應(yīng)于變量節(jié)點(diǎn)V1，V2，...，V8和校驗(yàn)節(jié)點(diǎn)C1，C2，C3，C4的邊沿值如箭頭所示存儲(chǔ)。因此，例如，為了計(jì)算變量節(jié)點(diǎn)V1的輸出邊沿值，同時(shí)讀取塊SMB1和SMB3來(lái)分別從位置A1和A3取出對(duì)應(yīng)于校驗(yàn)節(jié)點(diǎn)C1和C3的輸入邊沿值。然后將計(jì)算出的變量節(jié)點(diǎn)V1的輸出邊沿值同時(shí)分別寫(xiě)入到塊SMB5和SMB7中的位置B1和B3，位置B1和B3是校驗(yàn)節(jié)點(diǎn)C1和C3的輸入邊沿存儲(chǔ)位置。對(duì)于校驗(yàn)節(jié)點(diǎn)C1，分別從方框SMB5、SMB8、SMB9和SMB12中的位置B1、B13、B17和B29同時(shí)讀取輸入邊沿值。應(yīng)當(dāng)理解，圖14的存儲(chǔ)器配置可能不如圖13所示的那樣充分利用空間。
圖15示出根據(jù)本發(fā)明另外實(shí)施例的另一存儲(chǔ)器配置。存儲(chǔ)器1500包括多個(gè)可同時(shí)存取的存儲(chǔ)塊SMB1，SMB2，...，SMB15。存儲(chǔ)位置A1，A2，...，A32和B1，B2，...，B32用于存儲(chǔ)邊沿值。對(duì)應(yīng)于變量節(jié)點(diǎn)V1，V2，...，V8和校驗(yàn)節(jié)點(diǎn)C1，C2，C3，C4的邊沿值如箭頭所示存儲(chǔ)。因此，例如，為了計(jì)算變量節(jié)點(diǎn)V1的輸出邊沿值，同時(shí)讀取塊SMB8和SMB10來(lái)分別從位置A1和A3取出對(duì)應(yīng)于校驗(yàn)節(jié)點(diǎn)C1和C3的輸入邊沿值。然后將計(jì)算出的變量節(jié)點(diǎn)V1的輸出邊沿值同時(shí)分別寫(xiě)入到塊SMB12和SMB14中的位置B1和B3，位置B1和B3是校驗(yàn)節(jié)點(diǎn)C1和C3的輸入邊沿存儲(chǔ)位置。對(duì)于校驗(yàn)節(jié)點(diǎn)C1，分別從塊SMB12、SMB9、SMB8和SMB5中的位置B1、B13、B17和B29同時(shí)讀取輸入邊沿值。應(yīng)當(dāng)理解，該配置可以提供與圖14的配置相同的空間利用率。
圖16示出根據(jù)本發(fā)明另外實(shí)施例的另一示例性存儲(chǔ)器配置。存儲(chǔ)器1600包括多個(gè)可同時(shí)存取的塊SMB1，SMB2，...，SMB8。存儲(chǔ)位置A1，A2，...，A16和B1，B2，...，B16用于存儲(chǔ)邊沿值，其對(duì)應(yīng)于存儲(chǔ)圖1的二部圖的邊沿值所需的最小數(shù)量的存儲(chǔ)位置(32)?？梢蕴剿魇降?heuristically)為邊沿分配存儲(chǔ)位置A1，A2，...，A16和B1，B2，...，B16以允許節(jié)點(diǎn)處理的同時(shí)讀取和/或?qū)懭?。探索式布置可以提供存?chǔ)器1600的期望存儲(chǔ)器存取速度和/或空間利用率(例如，達(dá)到最優(yōu)的程度)。應(yīng)當(dāng)理解，存儲(chǔ)位置A1，A2，...，A16和B1，B2，...，B16的最優(yōu)分配通常取決于實(shí)現(xiàn)節(jié)點(diǎn)處理的方式和應(yīng)用的碼結(jié)構(gòu)。例如，使用圖16所示的存儲(chǔ)器結(jié)構(gòu)對(duì)根據(jù)圖7所示的操作的處理可能導(dǎo)致與對(duì)圖10所示處理操作的情況不同的位置A1，A2，...，A16和B1，B2，...，B16對(duì)邊沿的最優(yōu)分配。
圖17示出根據(jù)本發(fā)明另外實(shí)施例的示例性應(yīng)用。通信接收機(jī)1700(例如，無(wú)線終端或數(shù)字電視終端)在其天線1710處接收無(wú)線通信信號(hào)。下變頻器1720將接收到的無(wú)線信號(hào)轉(zhuǎn)換成中頻(IF)信號(hào)，通過(guò)解調(diào)器1730解調(diào)來(lái)產(chǎn)生基帶信號(hào)。應(yīng)當(dāng)理解，基帶信號(hào)可能經(jīng)過(guò)糾錯(cuò)碼(如LDPC碼)編碼。根據(jù)本發(fā)明實(shí)施例操作的譯碼器1740對(duì)基帶信號(hào)進(jìn)行譯碼來(lái)產(chǎn)生譯碼后的信號(hào)，后者可以在譯碼后電路1750中進(jìn)一步處理來(lái)產(chǎn)生例如音頻和/或視頻輸出。應(yīng)當(dāng)理解，譯碼器1740可以例如執(zhí)行如上參照?qǐng)D7-16所述的操作。還應(yīng)當(dāng)理解，盡管圖17示出在無(wú)線通信中的本發(fā)明實(shí)施例的應(yīng)用，但本發(fā)明也可應(yīng)用到其他通信應(yīng)用中，如有線和光通信以及數(shù)據(jù)存儲(chǔ)和檢索。
上面是對(duì)本發(fā)明的說(shuō)明，而不應(yīng)被認(rèn)為是對(duì)其的限制。盡管描述了本發(fā)明的若干示例性實(shí)施例，但本領(lǐng)域技術(shù)人員將容易地理解，在不背離本發(fā)明的新穎教學(xué)和優(yōu)點(diǎn)的前提下可以對(duì)示例性實(shí)施例進(jìn)行許多修改。因此，所有這些修改都意圖包含在權(quán)利要求書(shū)所限定的本發(fā)明范圍內(nèi)。應(yīng)當(dāng)理解，上面是對(duì)本發(fā)明的說(shuō)明，而不應(yīng)被認(rèn)為是限于所公開(kāi)的特定實(shí)施例，并且對(duì)所公開(kāi)的實(shí)施例以及其他實(shí)施例的修改意圖包含在所附權(quán)利要求書(shū)的范圍內(nèi)。本發(fā)明由權(quán)利要求書(shū)及其等效物限定。
權(quán)利要求
1.一種譯碼方法，包括為連接譯碼器的處理節(jié)點(diǎn)的各個(gè)邊沿分配相應(yīng)存儲(chǔ)位置，所述譯碼器包括多個(gè)處理節(jié)點(diǎn)；和對(duì)編碼輸入信號(hào)應(yīng)用譯碼器來(lái)生成譯碼輸出信號(hào)，包括迭代地從/向存儲(chǔ)位置取出/提供邊沿值，使得在處理節(jié)點(diǎn)操作中同時(shí)存取多個(gè)存儲(chǔ)位置。
2.如權(quán)利要求1所述的方法，其中，一處理節(jié)點(diǎn)的邊沿值生成包括同時(shí)從多個(gè)存儲(chǔ)位置讀取該處理節(jié)點(diǎn)的邊沿值。
3.如權(quán)利要求1所述的方法，其中，一處理節(jié)點(diǎn)的邊沿值生成包括同時(shí)向多個(gè)存儲(chǔ)位置寫(xiě)入該處理節(jié)點(diǎn)的邊沿值。
4.如權(quán)利要求1所述的方法，其中，迭代地從/向存儲(chǔ)位置取出/提供邊沿值包括同時(shí)從第一多個(gè)存儲(chǔ)位置讀取一處理節(jié)點(diǎn)的多個(gè)邊沿值；由多個(gè)讀取的邊沿值計(jì)算該處理節(jié)點(diǎn)的多個(gè)邊沿值；和同時(shí)將多個(gè)計(jì)算出的邊沿值寫(xiě)入到第二多個(gè)存儲(chǔ)位置。
5.如權(quán)利要求1所述的方法，其中，處理節(jié)點(diǎn)包括變量節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)，并且其中所述邊沿包括連接變量和校驗(yàn)節(jié)點(diǎn)的邊沿。
6.如權(quán)利要求5所述的方法，其中，對(duì)編碼輸入信號(hào)應(yīng)用譯碼器包括在相應(yīng)第一和第二處理器中交替地執(zhí)行變量和校驗(yàn)節(jié)點(diǎn)操作。
7.如權(quán)利要求5所述的方法，其中，對(duì)編碼輸入信號(hào)應(yīng)用譯碼器包括配置至少一個(gè)處理器來(lái)執(zhí)行變量節(jié)點(diǎn)操作；使用所述至少一個(gè)處理器來(lái)計(jì)算變量節(jié)點(diǎn)輸出邊沿值；重新配置所述至少一個(gè)處理器來(lái)執(zhí)行校驗(yàn)節(jié)點(diǎn)操作；和使用所述至少一個(gè)處理器來(lái)計(jì)算校驗(yàn)節(jié)點(diǎn)輸出邊沿值。
8.如權(quán)利要求5所述的方法，其中，為連接變量和校驗(yàn)節(jié)點(diǎn)的各個(gè)邊沿分配相應(yīng)存儲(chǔ)位置包括為變量節(jié)點(diǎn)-校驗(yàn)節(jié)點(diǎn)的邊沿分配第一多個(gè)存儲(chǔ)位置，以及為校驗(yàn)節(jié)點(diǎn)-變量節(jié)點(diǎn)的邊沿分配第二多個(gè)存儲(chǔ)位置；以及其中，應(yīng)用譯碼器包括在相應(yīng)第一和第二處理器中同時(shí)執(zhí)行變量節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)操作并將由此產(chǎn)生的邊沿值存儲(chǔ)在相應(yīng)第一和第二多個(gè)存儲(chǔ)位置中。
9.如權(quán)利要求5所述的方法，其中，變量和校驗(yàn)節(jié)點(diǎn)根據(jù)奇偶校驗(yàn)矩陣在功能上相關(guān)聯(lián)。
10.如權(quán)利要求9所述的方法，其中，奇偶校驗(yàn)矩陣對(duì)應(yīng)于低密度奇偶校驗(yàn)碼。
11.如權(quán)利要求1所述的方法，其中，為連接處理節(jié)點(diǎn)的各個(gè)邊沿分配相應(yīng)存儲(chǔ)位置包括為各組邊沿分配相應(yīng)可同時(shí)存取的存儲(chǔ)單元，使得可以通過(guò)同時(shí)存取多個(gè)可同時(shí)存取的存儲(chǔ)單元來(lái)同時(shí)存取特定處理節(jié)點(diǎn)的邊沿值。
12.如權(quán)利要求11所述的方法，其中可同時(shí)存取的存儲(chǔ)單元的每一個(gè)包括在各個(gè)不同處理節(jié)點(diǎn)操作中存取的多個(gè)存儲(chǔ)位置。
13.如權(quán)利要求1所述的方法，其中，在對(duì)編碼輸入信號(hào)應(yīng)用譯碼器來(lái)生成譯碼輸出信號(hào)之前從通信介質(zhì)接收信號(hào)；和處理所接收的信號(hào)來(lái)生成編碼輸入信號(hào)。
14.一種裝置，包括至少一個(gè)處理器，被配置成提供包括多個(gè)處理節(jié)點(diǎn)的譯碼器；和包括多個(gè)存儲(chǔ)位置的存儲(chǔ)器，各個(gè)存儲(chǔ)位置被分配給連接處理節(jié)點(diǎn)的相應(yīng)邊沿，其中，處理器和存儲(chǔ)器進(jìn)一步被配置成支持從/向存儲(chǔ)位置取出/提供邊沿值，使得對(duì)于處理節(jié)點(diǎn)操作同時(shí)存取多個(gè)存儲(chǔ)位置。
15.如權(quán)利要求14所述的裝置，其中，所述至少一個(gè)處理器和存儲(chǔ)器被配置成支持對(duì)于處理節(jié)點(diǎn)操作同時(shí)從多個(gè)存儲(chǔ)位置讀取邊沿值。
16.如權(quán)利要求14所述的裝置，其中，所述至少一個(gè)處理器和存儲(chǔ)器被配置成支持對(duì)于處理節(jié)點(diǎn)操作同時(shí)向多個(gè)存儲(chǔ)位置寫(xiě)入多個(gè)邊沿值。
17.如權(quán)利要求14所述的裝置，其中，所述至少一個(gè)處理器和存儲(chǔ)器被配置成支持同時(shí)從第一多個(gè)存儲(chǔ)位置讀取一個(gè)處理節(jié)點(diǎn)的多個(gè)邊沿值；由多個(gè)讀取的邊沿值計(jì)算這一個(gè)處理節(jié)點(diǎn)的多個(gè)邊沿值，并且同時(shí)將多個(gè)計(jì)算出的邊沿值寫(xiě)入到第二多個(gè)存儲(chǔ)位置。
18.如權(quán)利要求14所述的裝置，其中，處理節(jié)點(diǎn)包括變量節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)，并且其中所述邊沿包括連接變量和校驗(yàn)節(jié)點(diǎn)的邊沿。
19.如權(quán)利要求18所述的裝置，其中，所述至少一個(gè)處理器包括相應(yīng)第一和第二處理器，其被配置成交替地執(zhí)行相應(yīng)變量和校驗(yàn)節(jié)點(diǎn)操作。
20.如權(quán)利要求18所述的裝置，其中，所述至少一個(gè)處理器包括可配置來(lái)交替地執(zhí)行變量節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)操作的一處理器。
21.如權(quán)利要求18所述的裝置，其中，存儲(chǔ)器包括為變量節(jié)點(diǎn)-校驗(yàn)節(jié)點(diǎn)的邊沿分配的第一多個(gè)存儲(chǔ)位置和為校驗(yàn)節(jié)點(diǎn)-變量節(jié)點(diǎn)的邊沿分配的第二多個(gè)存儲(chǔ)位置，并且其中，處理器包括相應(yīng)第一和第二處理器，其被配置成同時(shí)執(zhí)行變量節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)操作并將由此產(chǎn)生的邊沿值存儲(chǔ)在相應(yīng)第一和第二多個(gè)存儲(chǔ)位置中。
22.如權(quán)利要求14所述的裝置，其中，存儲(chǔ)器包括為各組邊沿分配的相應(yīng)可同時(shí)存取的存儲(chǔ)單元，使得可以通過(guò)同時(shí)存取多個(gè)可同時(shí)存取的存儲(chǔ)單元來(lái)同時(shí)存取特定處理節(jié)點(diǎn)的邊沿值。
23.如權(quán)利要求22所述的裝置，其中可同時(shí)存取的存儲(chǔ)單元的每一個(gè)包括多個(gè)存儲(chǔ)位置，并且其中所述至少一個(gè)處理器被配置成在各個(gè)不同處理節(jié)點(diǎn)操作中存取可同時(shí)存取的存儲(chǔ)單元中的不同的多個(gè)存儲(chǔ)位置。
24.一種包括如權(quán)利要求14所述的裝置的通信接收機(jī)。
25.如權(quán)利要求14所述的裝置，其中，所述至少一個(gè)處理器是用戶可配置的。
26.一種包括嵌入存儲(chǔ)介質(zhì)中的計(jì)算機(jī)程序代碼的計(jì)算機(jī)程序產(chǎn)品，所述計(jì)算機(jī)程序代碼包括被配置成執(zhí)行下列操作的程序代碼定義包括多個(gè)處理節(jié)點(diǎn)的譯碼器，為連接處理節(jié)點(diǎn)的各個(gè)邊沿分配相應(yīng)存儲(chǔ)位置，以及對(duì)編碼輸入信號(hào)應(yīng)用譯碼器來(lái)生成譯碼輸出信號(hào)，通過(guò)對(duì)于處理節(jié)點(diǎn)的操作迭代地從/向存儲(chǔ)位置取出/提供邊沿值，使得在處理節(jié)點(diǎn)操作中同時(shí)存取多個(gè)存儲(chǔ)位置。
27.如權(quán)利要求26所述的計(jì)算機(jī)程序產(chǎn)品，其中，程序代碼被配置成同時(shí)從/向多個(gè)存儲(chǔ)位置讀取/寫(xiě)入處理節(jié)點(diǎn)的邊沿值。
28.如權(quán)利要求26所述的計(jì)算機(jī)程序產(chǎn)品，其中，處理節(jié)點(diǎn)包括變量節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)，并且其中所述邊沿包括連接變量和校驗(yàn)節(jié)點(diǎn)的邊沿。
29.如權(quán)利要求28所述的計(jì)算機(jī)程序產(chǎn)品，其中，程序代碼被配置成使相應(yīng)第一和第二處理器交替地執(zhí)行變量和校驗(yàn)節(jié)點(diǎn)操作。
30.如權(quán)利要求28所述的計(jì)算機(jī)程序產(chǎn)品，其中，程序代碼被配置成配置至少一個(gè)處理器來(lái)執(zhí)行變量節(jié)點(diǎn)操作，使用所述至少一個(gè)處理器來(lái)計(jì)算變量節(jié)點(diǎn)輸出邊沿值，重新配置所述至少一個(gè)處理器來(lái)執(zhí)行校驗(yàn)節(jié)點(diǎn)操作，和使用所述至少一個(gè)處理器來(lái)計(jì)算校驗(yàn)節(jié)點(diǎn)輸出邊沿值。
31.如權(quán)利要求28所述的計(jì)算機(jī)程序產(chǎn)品，其中，程序代碼被配置成為變量節(jié)點(diǎn)-校驗(yàn)節(jié)點(diǎn)的邊沿分配第一多個(gè)存儲(chǔ)位置，和為校驗(yàn)節(jié)點(diǎn)-變量節(jié)點(diǎn)的邊沿分配第二多個(gè)存儲(chǔ)位置，以及在相應(yīng)第一和第二處理器中同時(shí)執(zhí)行變量節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)操作并將由此產(chǎn)生的邊沿值存儲(chǔ)在相應(yīng)第一和第二多個(gè)存儲(chǔ)位置中。
32.如權(quán)利要求26所述的計(jì)算機(jī)程序產(chǎn)品，其中，程序代碼被配置成為各組邊沿分配相應(yīng)可同時(shí)存取的存儲(chǔ)單元，使得可以通過(guò)同時(shí)存取多個(gè)可同時(shí)存取的存儲(chǔ)單元來(lái)同時(shí)存取特定處理節(jié)點(diǎn)的邊沿值。
33.如權(quán)利要求32所述的計(jì)算機(jī)程序產(chǎn)品，其中可同時(shí)存取的存儲(chǔ)單元的每一個(gè)包括在各個(gè)不同處理節(jié)點(diǎn)操作中存取的多個(gè)存儲(chǔ)位置。
34.一種存儲(chǔ)器，包括多個(gè)存儲(chǔ)位置，各個(gè)存儲(chǔ)位置被分配給連接譯碼器的處理節(jié)點(diǎn)的相應(yīng)邊沿，并且被配置成支持對(duì)于處理節(jié)點(diǎn)的操作從/向存儲(chǔ)位置取出/提供邊沿值，使得對(duì)于處理節(jié)點(diǎn)操作可同時(shí)存取多個(gè)存儲(chǔ)位置。
35.如權(quán)利要求34所述的存儲(chǔ)器，包括為各組邊沿分配的相應(yīng)可同時(shí)存取的存儲(chǔ)單元，使得可以通過(guò)同時(shí)存取多個(gè)可同時(shí)存取的存儲(chǔ)單元來(lái)同時(shí)存取特定處理節(jié)點(diǎn)的邊沿值。
36.如權(quán)利要求35所述的存儲(chǔ)器，其中，可同時(shí)存取的存儲(chǔ)單元的每一個(gè)包括多個(gè)存儲(chǔ)位置，布置所述多個(gè)存儲(chǔ)位置使得處理器可以在各個(gè)不同處理節(jié)點(diǎn)操作中存取可同時(shí)存儲(chǔ)的存儲(chǔ)單元中的不同的多個(gè)存儲(chǔ)位置。
全文摘要
為連接譯碼器的處理節(jié)點(diǎn)的各個(gè)邊沿分配相應(yīng)存儲(chǔ)位置，譯碼器包括多個(gè)處理節(jié)點(diǎn)。對(duì)編碼輸入信號(hào)應(yīng)用譯碼器來(lái)生成譯碼輸出信號(hào)，其中迭代地從/向存儲(chǔ)位置取出/提供邊沿值，使得在處理節(jié)點(diǎn)操作中同時(shí)存取多個(gè)存儲(chǔ)位置。處理節(jié)點(diǎn)可以包括變量節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)，并且所述邊沿包括連接變量和校驗(yàn)節(jié)點(diǎn)的邊沿。本發(fā)明可以實(shí)現(xiàn)為方法、裝置和計(jì)算機(jī)程序產(chǎn)品。
文檔編號(hào)H04N7/24GK1874164SQ200610092330
公開(kāi)日2006年12月6日 申請(qǐng)日期2006年6月1日 優(yōu)先權(quán)日2005年6月1日
發(fā)明者金龍?jiān)? 金東柱, 徐赍源 申請(qǐng)人:三星電子株式會(huì)社