專利名稱：發(fā)送電路、數(shù)據(jù)傳輸控制裝置及電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及發(fā)送電路、數(shù)據(jù)傳輸控制裝置及電子設(shè)備。
背景技術(shù)：
在使用了差動(dòng)信號(differential signals)的數(shù)據(jù)傳輸控制中，例如，作為連接個(gè)人電腦與其外圍設(shè)備的接口標(biāo)準(zhǔn)，USB(通用串行總線Universal-Serial-Bus)標(biāo)準(zhǔn)是眾所周知的。近年來，隨著對數(shù)據(jù)傳輸速度的高速化需求的激增，滿足在USB2.0中新定義的高速(High Speed)的產(chǎn)品也普及起來，它可以實(shí)現(xiàn)比在USB1.1中規(guī)定的低速(Low Speed )、全速(Full Speed)更高速的數(shù)據(jù)傳輸。為了能夠?qū)崿F(xiàn)正常的數(shù)據(jù)傳輸，對與USB2.0標(biāo)準(zhǔn)的高速(HighSpeed)對應(yīng)的數(shù)據(jù)傳輸控制裝置等做了各種研究(參照專利文獻(xiàn)1)。
例如，在按照USB1.1標(biāo)準(zhǔn)、USB2.0標(biāo)準(zhǔn)確定的Low Speed和Full Speed中，即使在發(fā)送數(shù)據(jù)的設(shè)備控制器或接收數(shù)據(jù)的主機(jī)控制器不完全與USB1.1標(biāo)準(zhǔn)相吻合的情況下，接收數(shù)據(jù)的主機(jī)控制器，因?yàn)閿?shù)據(jù)傳輸速度低，所以大多情況下能夠正常地傳輸接收數(shù)據(jù)，因此，即使是按照USB1.1標(biāo)準(zhǔn)、USB2.0標(biāo)準(zhǔn)中定義的LowSpeed和Full Speed的標(biāo)準(zhǔn)確定的設(shè)計(jì)事項(xiàng)沒有嚴(yán)格遵守USB1.1標(biāo)準(zhǔn)、USB2.0標(biāo)準(zhǔn)的產(chǎn)品，也很少在數(shù)據(jù)傳輸中發(fā)生問題。
然而，在USB2.0中新規(guī)定的High Speed，作為理論值，其數(shù)據(jù)傳輸速度可達(dá)到480Mbps的非常高的速度，因此，在接收數(shù)據(jù)的主機(jī)控制器的接收電路沒有嚴(yán)格遵守USB2.0標(biāo)準(zhǔn)所規(guī)定的設(shè)計(jì)事項(xiàng)的情況下，即使發(fā)送波形符合標(biāo)準(zhǔn)，有時(shí)也不能正常進(jìn)行數(shù)據(jù)傳輸?？墒?，這樣的不嚴(yán)格遵守USB2.0標(biāo)準(zhǔn)所規(guī)定的設(shè)計(jì)事項(xiàng)的產(chǎn)品，在市場上并不少見。
例如，用于接收數(shù)據(jù)的主機(jī)控制器，如前所述，在不遵守標(biāo)準(zhǔn)規(guī)定的設(shè)計(jì)事項(xiàng)的情況時(shí)，發(fā)送數(shù)據(jù)的設(shè)備控制器即使是嚴(yán)格遵守了設(shè)計(jì)事項(xiàng)的產(chǎn)品并發(fā)送了符合標(biāo)準(zhǔn)的波形的信號，有時(shí)也不能正常傳輸數(shù)據(jù)。
此外，同樣，用于接收數(shù)據(jù)的設(shè)備控制器，如前所述，在不遵守標(biāo)準(zhǔn)規(guī)定的設(shè)計(jì)事項(xiàng)的情況時(shí)，發(fā)送數(shù)據(jù)的主機(jī)控制器即使是嚴(yán)格遵守設(shè)計(jì)事項(xiàng)的產(chǎn)品并發(fā)送了符合標(biāo)準(zhǔn)的波形的信號，有時(shí)也不能正常傳輸數(shù)據(jù)。
專利文獻(xiàn)1特開2002-344542號公報(bào)發(fā)明內(nèi)容本發(fā)明鑒于上述技術(shù)問題，其目的在于提供即使對于沒有嚴(yán)格遵守標(biāo)準(zhǔn)規(guī)定的設(shè)計(jì)事項(xiàng)的主機(jī)控制器或設(shè)備控制器也能夠正常進(jìn)行高速數(shù)據(jù)傳輸?shù)陌l(fā)送電路、數(shù)據(jù)傳輸控制裝置及電子設(shè)備。
(1)本發(fā)明的發(fā)送電路是通過構(gòu)成差動(dòng)對的第一及第二信號線發(fā)送信號的發(fā)送電路，其特征在于包括電流發(fā)生器，其連接在第一電源和預(yù)設(shè)的節(jié)點(diǎn)之間；第一開關(guān)元件，其插入在所述節(jié)點(diǎn)與所述第一信號線之間；第二開關(guān)元件，其插入在所述節(jié)點(diǎn)與所述第二信號線之間；電路，通過所述第一開關(guān)元件和所述第二開關(guān)元件中的任一個(gè)，利用所述電流發(fā)生器的電流，驅(qū)動(dòng)所述第一信號線或第二信號線；第一終端電阻電路，其用于終結(jié)所述第一信號線；第二終端電阻電路，其用于終結(jié)所述第二信號線；以及終端電阻控制電路，其生成控制信號，所述控制信號用于控制所述第一終端電阻電路和所述第二終端電阻電路的終端電阻的值，其中，所述第一終端電阻電路和所述第二終端電阻電路分別包括具有第一至第n電阻電路的可變電阻電路，所述第一電阻電路在第一控制信號激活時(shí)取第一電阻值，......，所述第n電阻電路在第n控制信號激活時(shí)取第n電阻值，所述第一電阻電路至所述第n電阻電路相互連接，將其一端連接至基準(zhǔn)電位，將其另一端連接至所述第一信號線或所述第二信號線，所述終端電阻控制電路，基于終端電阻設(shè)置信息，生成所述第一控制信號至第n控制信號。
在本發(fā)明中，在電流驅(qū)動(dòng)構(gòu)成差動(dòng)對的第一及第二信號線的情況下，在預(yù)設(shè)的節(jié)點(diǎn)上供給電流發(fā)生器的電流，同時(shí)也互斥控制連接至該供給節(jié)點(diǎn)的第一及第二開關(guān)元件，從而向應(yīng)該進(jìn)行發(fā)送的信號線供給電流。
此外，電流發(fā)生器優(yōu)選恒流電源。
終端電阻電路的終端電阻值，由在第一電阻電路至第n的電阻電路中的、被控制為激活的電阻電路的電阻值的組合來確定。
例如，如果第一電阻電路、第二電阻電路和第三電阻電路是激活的，則取第一電阻值、第二電阻值和第三電阻值在并聯(lián)時(shí)的電阻值。
這樣一來，根據(jù)本發(fā)明，通過第一電阻電路至第n電阻電路的激活/停止的組合，可以設(shè)定多種模式的終端電阻。
此外，終端電阻設(shè)置信息是諸如用戶或設(shè)計(jì)者可從外部設(shè)置的信息，也可以是指定是否選擇可由終端電阻電路設(shè)置的終端電阻中的任一值的信息。
而且，因?yàn)榛诮K端電阻設(shè)置信息來確定第一控制信號至第n控制信號的激活/停止的組合，因此，可通過變更終端電阻設(shè)置信息，來切換，設(shè)置多種模式的終端電阻。
一般，作為波形越開闊(通過率越高)(波形包圍的面積越大)就越容易接收的信號，即使對于靈敏度低的接收裝置，也可提高可接收概率。作為擴(kuò)大波形所包圍面積的要素之一的、振幅的最大值(電位電平)由第一信號及第二信號的電流值及電阻值來確定，例如一旦使用恒流電源，則全部取決于終端電阻等的電阻值。從而，通過變更終端電阻值的設(shè)置，可以變更波形振幅的最大值。
根據(jù)本發(fā)明，可以通過變更終端電阻設(shè)置信息，來變更終端電阻值，從而調(diào)整發(fā)送電路的輸出波形，因此即使是在主機(jī)控制器的接收電路或設(shè)備控制器的接收電路并不嚴(yán)格符合預(yù)設(shè)的標(biāo)準(zhǔn)的情況下，也可以正確進(jìn)行使用差動(dòng)信號的數(shù)據(jù)傳輸。而且，按照從可選擇的多個(gè)終端電阻的角度假定的接收裝置的特性(接收靈敏度)等，通過選擇并設(shè)置最優(yōu)的終端電阻，可以設(shè)置良好的通信環(huán)境。例如，發(fā)送目的地是靈敏度低的接收裝置的情況時(shí)，通過選擇并設(shè)置大的終端電阻值，可以提高其接收概率。
此外，通過從第一電阻電路至第n電阻電路的激活/停止的組合，可以設(shè)置應(yīng)該添補(bǔ)諸如USB標(biāo)準(zhǔn)的45+/-10％范圍的、包括標(biāo)準(zhǔn)基準(zhǔn)值45、標(biāo)準(zhǔn)的最小值附近值、標(biāo)準(zhǔn)最大值附近值在內(nèi)的多種模式的終端電阻值。
(2)本發(fā)明的發(fā)送電路還包括第一固定電阻和第二固定電阻，所述第一固定電阻與所述第一終端電阻電路串聯(lián)，并終結(jié)所述第一信號線，所述第二固定電阻與所述第二終端電阻電路串聯(lián)，并終結(jié)所述第二信號線。
在這里，所述固定電阻可以作為擴(kuò)散電阻(例如N型擴(kuò)散電阻)來構(gòu)成。這樣一來，可以設(shè)置不受特性不一影響的穩(wěn)定的電阻。
例如，在應(yīng)該添補(bǔ)諸如作為USB標(biāo)準(zhǔn)的45+/-10％范圍的、構(gòu)成可變電阻電路的情況下，可以設(shè)置標(biāo)準(zhǔn)的最下限的值(終端電阻值45×0.9)的附近值作為固定電阻值。
(3)本發(fā)明的發(fā)送電路，在上述的發(fā)送電路中，在構(gòu)成所述可變電阻電路的所述第一電阻電路至第n電阻電路中，一個(gè)或多個(gè)N型MOS晶體管元件并聯(lián)，并且，對應(yīng)于第一控制信號至第n控制信號的控制信號線連接至所述第一電阻電路至第n電阻電路的各個(gè)N型MOS晶體管元件的柵極。
(4)本發(fā)明的發(fā)送電路，還包括低速發(fā)送用的發(fā)送電路，其中，所述低速發(fā)送用發(fā)送電路包括用于驅(qū)動(dòng)所述第一信號線的第一驅(qū)動(dòng)器和用于驅(qū)動(dòng)所述第二信號線的第二驅(qū)動(dòng)器，第一固定電阻設(shè)置于所述第一驅(qū)動(dòng)器與所述第一信號線之間，第二固定電阻設(shè)置于所述第二驅(qū)動(dòng)器與所述第二信號線之間，高速發(fā)送時(shí)，所述第一驅(qū)動(dòng)器和所述第二驅(qū)動(dòng)器的輸出固定于第一電平本發(fā)明是包括高速用發(fā)送電路(例如USB的HS模式)、低速用發(fā)送電路(例如，USB的FS模式)的發(fā)送裝置。
這樣一來，在低速發(fā)送時(shí)(例如USB的FS模式)，將固定電阻作為阻尼電阻(瀉放電阻)來起作用，高速發(fā)送時(shí)(例如USB的HS模式)將固定電阻作為終端電阻來終結(jié)第一及第二信號線。
根據(jù)本發(fā)明，因?yàn)樵诟咚侔l(fā)送時(shí)與低速發(fā)送時(shí)，共用第一和第二終端電阻電路，因此可以減小電路規(guī)模。
(5)在本發(fā)明的發(fā)送電路中，所述終端電阻控制電路包括用于存儲可由外部輸入設(shè)置的所述終端電阻設(shè)置信息的終端電阻信息寄存器。
(6)本發(fā)明的發(fā)送電路，其特征在于通過構(gòu)成差動(dòng)對的第一信號線和第二信號線發(fā)送的差動(dòng)信號是由USB(Universal-Serial-Bus)標(biāo)準(zhǔn)規(guī)定的信號。
(7)本發(fā)明涉及一種數(shù)據(jù)傳輸控制裝置，包括進(jìn)行預(yù)設(shè)的發(fā)送處理的電路；以及上述的發(fā)送電路，用于發(fā)送基于所述發(fā)送處理的信號。
(8)本發(fā)明涉及一種電子設(shè)備，其包括上述的數(shù)據(jù)傳輸控制裝置；以及對通過所述數(shù)據(jù)傳輸控制裝置傳輸?shù)臄?shù)據(jù)進(jìn)行輸出處理、捕獲處理(取り込み処理)、或存儲處理的裝置。


圖1是表示本實(shí)施例的發(fā)送電路的電路圖。
圖2是本實(shí)施例的第一終端電阻電路和第二終端電阻電路的構(gòu)成的示意圖。
圖3(A)、圖3(B)和圖3(C)是構(gòu)成可變電阻電路的電阻電路的一例的示意圖。
圖4是對可由本實(shí)施例提供的終端電阻模式進(jìn)行說明的示意圖。
圖5是對終端電阻值和差動(dòng)信號特性進(jìn)行說明的示意圖。
圖6是一例應(yīng)用第二實(shí)施例的發(fā)送電路的數(shù)據(jù)傳輸控制裝置的構(gòu)成的示意圖。
圖7是使用第二實(shí)施例的數(shù)據(jù)傳輸控制裝置的、在HS模式下進(jìn)行數(shù)據(jù)傳輸時(shí)的發(fā)送接收系統(tǒng)的構(gòu)成要部的示意圖。
圖8(A)和圖8(B)表示發(fā)送電路的具體電路構(gòu)成例和真值表。
圖9是本實(shí)施例的數(shù)據(jù)傳輸控制裝置的構(gòu)成的示意圖。
圖10是本實(shí)施例的電子設(shè)備的示意圖。
具體實(shí)施例方式
以下，參照附圖，對本發(fā)明的一個(gè)實(shí)施例進(jìn)行說明，此外，以下說明的實(shí)施例并不是對記載在權(quán)利要求范圍內(nèi)的本發(fā)明的內(nèi)容不適當(dāng)?shù)叵薅?。而且，以下所說明的全部結(jié)構(gòu)并非都是本發(fā)明的必要構(gòu)成要件。
1.USB2.0根據(jù)USB2.0，除了USB1.1規(guī)定的Low Speed、Full Speed以外，也新規(guī)定了理論上可以進(jìn)行480Mbps的高速傳輸?shù)腍igh Speed。USB標(biāo)準(zhǔn)對應(yīng)的多個(gè)外圍設(shè)備(有時(shí)也叫設(shè)備，以下相同)具有設(shè)備控制器，并可以與具有主機(jī)控制器的個(gè)人計(jì)算機(jī)(有時(shí)也稱作主機(jī)，以下相同)連接，該主機(jī)控制器通過總線來管理總線。此外，外圍裝置與個(gè)人計(jì)算機(jī)之間也可以連接集線器裝置(HUB裝置)。
在這樣的設(shè)備控制器及主機(jī)控制器中安裝了對應(yīng)了USB2.0的主機(jī)控制器。設(shè)備控制器及主機(jī)控制器判斷通過總線與其連接的、安裝于對方個(gè)人計(jì)算機(jī)上的主機(jī)控制器或安裝于對方的外圍設(shè)備上的設(shè)備控制器是否對應(yīng)了(滿足了)USB2.0規(guī)定的High Speed，并控制通過總線的數(shù)據(jù)傳輸。
此外，諸如通過安裝對應(yīng)了諸如USB2.0規(guī)定的High Speed的集線器控制器的集線器裝置，主機(jī)控制器和設(shè)備控制器相互連接的情況時(shí)，集線器控制器判斷連接著的、安裝于個(gè)人計(jì)算機(jī)上的主機(jī)控制器和安裝于外圍設(shè)備上的設(shè)備控制器是否滿足USB2.0規(guī)定的High Speed，并控制總線傳輸方式。
本發(fā)明涉及的發(fā)送電路適用于發(fā)送電路，該發(fā)送電路包含在使用諸如這樣的USB2.0規(guī)定的High Speed進(jìn)行數(shù)據(jù)傳輸?shù)脑O(shè)備控制器及主機(jī)控制器的物理層電路中。此外，本發(fā)明涉及的發(fā)送電路，如果是基于電流驅(qū)動(dòng)進(jìn)行信號發(fā)送的發(fā)送電路的話，則并不限定適用于USB2.0規(guī)定的數(shù)據(jù)傳輸控制裝置。
2.第一實(shí)施例的發(fā)送電路圖1是表示通過構(gòu)成差動(dòng)對的第一及第二信號線發(fā)送差動(dòng)信號的發(fā)送電路50的電路圖。此外，在下面的圖中，相同符號表示相同的意義。發(fā)送電路50可以發(fā)送滿足使用差動(dòng)信號進(jìn)行數(shù)據(jù)傳輸?shù)慕涌跇?biāo)準(zhǔn)(例如，USB2.0標(biāo)準(zhǔn)的High Speed)的差動(dòng)信號。
通過發(fā)送電路50發(fā)送差動(dòng)信號時(shí)，第一信號線連接至發(fā)送電路50的DP端子72，第二信號線連接至發(fā)送電路50的DM端子74發(fā)送電路50包括連接在第一電源VDD與節(jié)點(diǎn)ND1之間的恒流電源(恒流電流發(fā)生器)70；以及一端連接至節(jié)點(diǎn)ND1的晶體管SW1(廣義上是第一晶體管)、晶體管SW2(廣義上是第二晶體管)及晶體管SW3。晶體管SW1的另一端連接至DP端子72，晶體管SW2的另一端連接至DM端子74，晶體管SW3的另一端通過終端電阻電路(并聯(lián)的第三終端電阻電路160-3和第四終端電阻電路160-4)連接至VSS端子76。此外，VSS端子連接至較第一電源VDD電位低的第二電源VSS(未圖示)。
在這里，存在這樣的關(guān)系，設(shè)置信號HS_DPout為激活時(shí)，則設(shè)置信號HS_DMout為停止；設(shè)置信號HS_DPout為停止時(shí)，則設(shè)置信號HS_DMout為激活。
如上所述，激活/停止被互斥控制的HS_DPout、HS_DMout輸出到各晶體管SW1、SW2的柵極。
諸如HS_DPout為激活時(shí)，HS_DMout為停止，因此，晶體管SW1變成導(dǎo)通狀態(tài)(ON狀態(tài))，晶體管SW2變成截至狀態(tài)(OFF狀態(tài))，基于此，實(shí)現(xiàn)了DP端子72與恒流電源70之間的電連接。
另一方面，HS_DPout為停止時(shí)，HS_DMout為激活，因此，晶體管SW1變成OFF狀態(tài)，晶體管SW2變成ON狀態(tài)，基于此，實(shí)現(xiàn)了DP端子74與恒流電源70的電連接。
這樣一來，通過互斥控制晶體管SW1、SW2就可以控制流經(jīng)DP端子72及DM端子74的電流，進(jìn)而能夠使DP端子72及DM端子74產(chǎn)生差動(dòng)信號在本實(shí)施例中，在SW1與DP端子72間的節(jié)點(diǎn)ND2上連接第一終端電阻電路160-1，用第一終端電阻電路160-1的電阻值來終結(jié)第一信號線。此外，也可以是，將固定電阻Rs-1設(shè)置于節(jié)點(diǎn)ND2與終端電阻電路160-1間的結(jié)構(gòu)，或者將固定電阻Rs-1設(shè)置于終端電阻電路160-1與VSS間的結(jié)構(gòu)。
在這里，固定電阻Rs-1與第一終端電阻電路160-1的節(jié)點(diǎn)TN1對應(yīng)于圖8(A)的TN1。
此外，在SW2與DM端子74間的節(jié)點(diǎn)ND3上連接第二終端電阻電路160-2，用終端電阻電路160-2的電阻值來終結(jié)第二信號線。此外，也可以是，將固定電阻Rs-2設(shè)置于節(jié)點(diǎn)ND3與終端電阻電路160-2間的結(jié)構(gòu)，或?qū)⒐潭娮鑂s-2設(shè)置于終端電阻電路160-2與VSS間的結(jié)構(gòu)。
在這里，固定電阻Rs-2與第二終端電阻電路160-2的節(jié)點(diǎn)TN2對應(yīng)于圖8(A)的TN2。
此外，在本實(shí)施例中，包括終端電阻控制電路100，其生成用于控制第一及第二終端電阻電路160-1、160-2的終端電阻值的控制信號。終端電阻控制電路100基于設(shè)置于終端電阻設(shè)置信息寄存器120的終端電阻設(shè)置信息，生成控制信號110(由多個(gè)控制信號構(gòu)成)。
第一終端電阻電路160-1及第二終端電阻電路160-2是可以設(shè)置多個(gè)不同的終端電阻值的，并能按照控制信號(由多個(gè)控制信號構(gòu)成)110，將終端電阻值切換為多個(gè)不同的終端電阻值中的任一個(gè)圖2是第一終端電阻電路及第二終端電阻電路的構(gòu)成的示意圖。
第一終端電阻電路160-1及第二終端電阻電路160-2包括可變電阻電路164，在該可變電阻電路164中，并聯(lián)第一電阻電路162-1、第二電阻電路162-2和第三電阻電路162-3(這里設(shè)定n＝3)，該第一電阻電路162-1在第一控制信號(VOH1)110-1激活時(shí)其電阻值取第一電阻值，該第二電阻電路162-2在第二控制信號(VOH2)110-2激活時(shí)其電阻值取第二電阻值，該第三電阻電路162-3在第三控制信號(VOH3)110-3激活時(shí)其電阻值取第三電阻值。
構(gòu)成可變電阻電路164的上述第一電阻電路162-1、上述第二電阻電路162-2、上述第三電阻電路162-3分別由終端電阻控制電路100生成的控制信號110-1(VOH1)、110-2(VOH2)、110-3(VOH3)來控制其激活/停止。而且，根據(jù)并聯(lián)的各電阻電路中的、控制為激活狀態(tài)的電阻電路的電阻值確定終端電阻值。
此外，通過第一及第二終端電阻電路160-1、160-2及與其串聯(lián)的固定電阻Rs，終結(jié)第一信號線及第二信號線。固定電阻Rs被作為擴(kuò)散電阻(例如N型擴(kuò)散電阻)來構(gòu)成。固定電阻Rs取較大的電阻值，因此通過使用N型(+)擴(kuò)散電阻，可以獲得穩(wěn)定的電阻值。
這樣一來，根據(jù)本實(shí)施例，通過第一電阻電路～第n電阻電路的激活/停止的組合，可以設(shè)置多種模式的終端電阻。
此外，終端電阻設(shè)置信息是諸如用戶和設(shè)計(jì)者可從外部設(shè)置的信息，也是可以指定是否選擇可由終端電阻電路設(shè)置的終端電阻中的任一個(gè)值的信息。
而且，基于終端電阻設(shè)置信息來確定第一控制信號～第n控制信號的激活/停止的組合，因此通過變更終端電阻信息，可以切換并設(shè)置多種模式的終端電阻。
圖3(A)、圖3(B)和圖3(C)是一例構(gòu)成可變電阻電路的電阻電路構(gòu)成的示意圖。
本實(shí)施例的可變電阻電路，如圖3(A)、圖3(B)和圖3(C)所示，諸如，并聯(lián)一個(gè)或多個(gè)N型MOS晶體管元件，各MOS晶體管元件的柵極連接對應(yīng)的控制信號線。
圖3(A)是三個(gè)NMOS晶體管元件166-1～166-3并聯(lián)的、各元件的柵極連接控制信號線(VOH3)的電阻電路的一個(gè)例子?？刂菩盘?VOH3)一旦激活(H電平)，則各MOS晶體管元件166-1～166-3的柵極變成ON狀態(tài)，進(jìn)而三個(gè)NMOS晶體管元件(電阻)變成并聯(lián)狀態(tài)。
圖3(B)是五個(gè)NMOS晶體管元件167-1～167-5并聯(lián)的、各元件的柵極連接控制信號(VOH1)的電阻電路的一個(gè)例子?？刂菩盘?VOH1)一旦激活(H電平)，則各MOS晶體管元件167-1～167-5的柵極變成ON狀態(tài)，進(jìn)而五個(gè)NMOS晶體管元件(電阻)變成并聯(lián)狀態(tài)。
圖3(C)是12個(gè)NMOS晶體管元件168-1～168-12并聯(lián)的、各元件的柵極連接控制信號(VOH2)的電阻電路的一個(gè)例子。控制信號(VOH2)一旦激活(H電平)，則各MOS晶體管元件168-1～168-12的柵極變成ON狀態(tài)，進(jìn)而12個(gè)NMOS晶體管元件(電阻)變成并聯(lián)狀態(tài)。
圖4是對可由本實(shí)施例提供的終端電阻的模式進(jìn)行說明的示意圖。
在這里，對通過由圖2所示的三個(gè)電阻電路(第一電阻電路162-1、第二電阻電路162-2、第三電阻電路162-3)構(gòu)成的終端電阻電路和固定電阻Rs獲得的終端電阻的模式的一個(gè)例子進(jìn)行說明。
第一電阻電路162-1是圖3(B)所示的五個(gè)NMOS晶體管元件并聯(lián)，并由控制信號(VOH1)110-1控制ON/OFF的電路。
第二電阻電路162-2是圖3(C)所示的12個(gè)NMOS晶體管元件并聯(lián)，并由控制信號(VOH2)110-2控制ON/OFF的電路。
第三電阻電路162-3是圖3(A)所示的3個(gè)NMOS晶體管元件并聯(lián)，并由控制信號(VOH3)110-3控制ON/OFF的電路。
模式一(參照512)是VOH1(參照560)、VOH2(參照562)、VOH3(參照564)均為ON狀態(tài)，并且第一電阻電路(參照520)、第二電阻電路(參照530)、第三電阻電路(參照540)均為激活時(shí)的組合。此時(shí)，可變電阻電路變成為20個(gè)NMOS晶體管并聯(lián)的狀態(tài)，其電阻值是2.4Ω(參照570)。而且，因?yàn)楣潭娮柚凳?9Ω(參照580)，所以終端電阻值變成41.4Ω(參照590)。
模式二是VOH1、VOH2為ON狀態(tài)、VOH3為OFF狀態(tài)，第一電阻電路、第二電阻電路為激活時(shí)的組合。此時(shí)，可變電阻電路變成為17個(gè)NMOS晶體管并聯(lián)的狀態(tài)，其電阻值是2.8Ω。而且，因?yàn)楣潭娮柚凳?9Ω，所以終端電阻值變成41.8Ω。
模式三是VOH1、VOH3為ON狀態(tài)、VOH2為OFF狀態(tài)，第一電阻電路、第三電阻電路為激活時(shí)的組合。此時(shí)，可變電阻電路變成為八個(gè)NMOS晶體管并聯(lián)的狀態(tài)，其電阻值是6.0Ω。而且，因?yàn)楣潭娮柚凳?9Ω，所以終端電阻值變成45.0Ω(USB2.0的標(biāo)準(zhǔn)值)。
模式四是VOH1為ON狀態(tài)、VOH2、VOH3為OFF狀態(tài)，只有第一電阻電路為激活時(shí)的組合。此時(shí)，可變電阻電路變成為五個(gè)NMOS晶體管并聯(lián)的狀態(tài)，其電阻值是9.6Ω。此外，因?yàn)楣潭娮柚凳?9Ω，所以終端電阻值變成48.6Ω。
這樣一來，在本實(shí)施例中，通過控制各控制信號ON/OFF，變更處于激活的電阻電路的組合，能夠變更可變電阻電路的電阻值，并生成多種模式的終端電阻值。
在上述例子中可以設(shè)置，應(yīng)該添補(bǔ)USB標(biāo)準(zhǔn)45+/-10％范圍的、包含標(biāo)準(zhǔn)的基準(zhǔn)值45Ω、標(biāo)準(zhǔn)最小值附近值的41.4Ω、標(biāo)準(zhǔn)最大值附近值的48.6Ω的多種模式的終端電阻值。
這樣一來，通過準(zhǔn)備應(yīng)該添補(bǔ)USB標(biāo)準(zhǔn)45+/-10％范圍的、多種終端電阻值的模式，可以提供按照各產(chǎn)品特性等可選擇的通用的發(fā)送裝置。
圖5是用于對終端電阻值和差動(dòng)信號特性(DP、DM信號特性(眼圖(eye pattern))進(jìn)行說明的圖。
圖的上下的帶狀區(qū)域610、614及中央的六角形區(qū)域612是USB標(biāo)準(zhǔn)規(guī)定的禁止區(qū)域，DP、DM的波形具有不進(jìn)入該禁止區(qū)域的信號特性，這樣的設(shè)計(jì)是由標(biāo)準(zhǔn)規(guī)定了的。
620、630、640是分別表示終端電阻為48.6Ω(圖4的模式四的情況)、45.0Ω(圖4的模式三的情況)、41.4Ω(圖4的模式一的情況)的DP、DM的信號特性(眼圖)的波形。波形620的振幅最大值為±約383mV，波形630的振幅最大值為±約400mV，波形640的振幅最大值為±415約mV。
一般，波形越開闊(通過率越高)(波形包圍的面積越大)，就越容易接收的信號，即使是對于靈敏度低的接收裝置，也可提高其可接收的概率。
作為擴(kuò)大波形包圍面積的要素，有波形的斜率和波形的振幅的最大值(電位電平)。在這里，振幅的最大值按照DP、DM的電流值及電阻值來確定，在這里因?yàn)槭褂煤懔麟娫?，所以全部取決于終端電阻等的電阻值。從而，通過變更終端電阻值的設(shè)置，能夠變更波形的振幅的最大值。
在本實(shí)施例中，通過變更終端電阻設(shè)置信息，能夠變更終端電阻值。從而，按照從可選擇的多個(gè)終端電阻值角度假定的接收裝置的特性(接收靈敏度)等，通過選擇最優(yōu)終端電阻來設(shè)置，就可以設(shè)置良好的通信環(huán)境。例如，發(fā)送目的地是接收靈敏度較低的接收裝置的情況時(shí)，通過選擇并設(shè)置高的終端電阻值，就能夠提高接收概率。
3.第二實(shí)施例的發(fā)送電路及數(shù)據(jù)傳輸控制裝置下面，對還包括低速發(fā)送用發(fā)送電路的、共用低速用發(fā)送電路和終端電阻電路的第二實(shí)施例的發(fā)送電路及數(shù)據(jù)傳輸控制裝置的構(gòu)成進(jìn)行說明。
圖6是一例適用第二實(shí)施例的發(fā)送電路的數(shù)據(jù)傳輸控制裝置的構(gòu)成的示意圖。
該數(shù)據(jù)傳輸控制裝置包括邏輯層電路和物理層電路。
邏輯層電路包括數(shù)據(jù)處理電路10、HS(High Speed)電路20、FS(Full Speed)電路30。物理層電路包括模擬前端電路40。此外，該數(shù)據(jù)傳輸控制裝置不必包含圖1所示的電路模塊的全部，也可采用省略其中一部分的構(gòu)成。
數(shù)據(jù)處理電路(廣義上是用于進(jìn)行數(shù)據(jù)傳輸?shù)念A(yù)設(shè)電路)10，進(jìn)行滿足USB2.0的數(shù)據(jù)傳輸?shù)母鞣N發(fā)送處理及接收處理。更具體來說，數(shù)據(jù)處理電路，在發(fā)送時(shí)進(jìn)行在發(fā)送數(shù)據(jù)上附加SYNC(SYNChronization)、SOP(Start Of Packet)、EOP(End Of Packet)的處理和位填充處理等。另一方面，數(shù)據(jù)處理電路在接收時(shí)檢測出接收數(shù)據(jù)的SYNC、SOP、EOP，并進(jìn)行刪除處理和位填充處理等。此外，數(shù)據(jù)處理電路10也進(jìn)行生成用于控制數(shù)據(jù)收發(fā)的各種計(jì)時(shí)信號的處理。這樣的數(shù)據(jù)處理電路10連接至SIE(串行接口引擎Serial Interface Engine)。
SIE包括用于識別USB包ID和地址的SIE控制邏輯電路、和用于進(jìn)行終點(diǎn)編號識別與FIFO控制等的終點(diǎn)處理的終點(diǎn)邏輯電路。
HS電路20是用于以數(shù)據(jù)傳輸速度為480Mbps的HS(HighSpeed)進(jìn)行數(shù)據(jù)收發(fā)的邏輯電路。
FS電路30是用于以數(shù)據(jù)傳輸速度為12Mbps的FS(Full Speed)進(jìn)行數(shù)據(jù)收發(fā)的邏輯電路。
模擬前端電路40是包括用于以FS及HS進(jìn)行收發(fā)的驅(qū)動(dòng)器和接收器的模擬電路。在USB中，通過使用DP(Data+)和DM(Data-)的差動(dòng)對信號，收發(fā)數(shù)據(jù)。
該數(shù)據(jù)傳輸控制裝置，除此之外還包括，生成在HS電路20中使用的480MHz時(shí)鐘脈沖和在裝置內(nèi)部及SIE中使用的60MHz時(shí)鐘脈沖的時(shí)鐘脈沖電路(未圖示)，以及生成模擬前端電路40的各種控制信號的控制電路(未圖示)。
HS電路20包括DLL(Delay Line PLL)電路22、彈性緩沖器(elasticity buffer)24。
DLL電路22基于由沒有圖示的時(shí)鐘脈沖電路生成的時(shí)鐘脈沖、和接收信號，生成數(shù)據(jù)采樣時(shí)鐘脈沖。
彈性緩沖器24是用于吸收裝置內(nèi)部和外部裝置(連接至總線的外部裝置)的時(shí)鐘脈沖頻率差(時(shí)鐘脈沖漂移)等的電路。
在USB2.0中，HS模式和FS模式被定義作為傳輸模式。HS模式是USB2.0新定義的傳輸模式。FS模式是原來USB1.1已定義了的傳輸模式。
在HS模式中，通過HS電路20，在數(shù)據(jù)處理電路10與模擬前端電路40間，進(jìn)行數(shù)據(jù)收發(fā)。
在FS模式中，通過FS電路30，在數(shù)據(jù)處理電路10與模擬前端電路40間，進(jìn)行數(shù)據(jù)收發(fā)。
因此，在模擬前端電路40中，另行設(shè)置HS模式用的驅(qū)動(dòng)器及接收器和FS模式用的驅(qū)動(dòng)器及接收器，該HS模式用的驅(qū)動(dòng)器及接收器用于在HS模式下收發(fā)作為差動(dòng)對的收發(fā)信號的DP、DM，該FS模式用的驅(qū)動(dòng)器及接收器用于在FS模式下收發(fā)作為差動(dòng)對的收發(fā)信號的DP、DM。
更具體地說，模擬前端電路40包括FS驅(qū)動(dòng)器42、FS差動(dòng)數(shù)據(jù)接收器44、SE(Single Ended)_DP接收器46、SE DM接收器48、HS電流驅(qū)動(dòng)器(廣義上為發(fā)送電路)50、低速用HS_SQ(SQuelch)_L電路52、高速用HS_SQ電路54、HS差動(dòng)數(shù)據(jù)接收器56。
FS驅(qū)動(dòng)器42在FS模式下，將由來自于FS電路30的FS_DPout及FS_Dmout構(gòu)成的差動(dòng)對發(fā)送信號，作為由DP及DM構(gòu)成的差動(dòng)對發(fā)送信號輸出。該FS驅(qū)動(dòng)器42通過來自FS電路30的FS_OutDis進(jìn)行輸出控制。
FS差動(dòng)數(shù)據(jù)接收器44在FS模式下，放大DP及DM的差動(dòng)對的接收信號，并作為FS_DataIn來向FS電路30輸出。該FS差動(dòng)數(shù)據(jù)接收器44通過FS_CompEnb進(jìn)行放大控制。
SE_DP接收器46在FS模式下，放大屬于單端接收信號的DP，并作為SE_DPin，向FS電路30輸出。
SE_DM接收器48在FS模式下，放大屬于單端接收信號的DM，并作為SE_DMin，向FS電路30輸出。
HS電流驅(qū)動(dòng)器50在HS模式下，放大由來自HS電路20的HS_DPout及HS_DMout構(gòu)成的差動(dòng)對發(fā)送信號，并作為由DP及DM構(gòu)成的差動(dòng)對發(fā)送信號輸出。該HS電流驅(qū)動(dòng)器50通過來自HS電路20的HS_OutDis進(jìn)行輸出控制，與此同時(shí)，也通過HS_CurrentSourceEnb進(jìn)行驅(qū)動(dòng)電流的控制。
低速用HS_SQ_L電路52精度很高地檢測DP及DM差動(dòng)對的接收信號的有無，并輸出HS_SQ_L作為信號檢測結(jié)果。該低速用HS_SQ_L電路52通過HS_SQ_L_Enb進(jìn)行動(dòng)作控制，通過HS_SQ_L_Pwr進(jìn)行節(jié)電控制。
高速用HS_SQ電路54在HS模式下，檢測DP及DM差動(dòng)對的接收信號的有無，并向HS電路20輸出HS_SQ作為信號檢測結(jié)果。該高速用HS_SQ電路54通過來自于HS電路20的HS_SQ_Enb進(jìn)行動(dòng)作控制，通過HS_SQ_Pwr進(jìn)行節(jié)電控制。
HS差動(dòng)數(shù)據(jù)接收器56在HS模式下，放大DP及DM的差動(dòng)對的接收信號，輸出HS_DataIn、HS_DataIn_L。該HS差動(dòng)對數(shù)據(jù)接收器56通過HS_RxEnb進(jìn)行放大控制。
差動(dòng)對的收發(fā)信號DP、DM中的DP，通過SWA及上拉電阻Rpu，(電)連接至電源電壓3.3V。此外，差動(dòng)對的收發(fā)信號中的DM連接至SWB。SWA及SWB由RpuEnb控制?？紤]到負(fù)載平衡，對于DM，也可以通過SWB連接與上拉電阻Rpu同等的電阻。RpuEnb在FS模式時(shí)，至少應(yīng)該通過SWA使DP連接至上拉電阻Rpu。
這樣一來，數(shù)據(jù)傳輸控制裝置構(gòu)成包含對應(yīng)HS模式與FS模式的傳輸速度的驅(qū)動(dòng)器及接收器。
圖7是使用第二實(shí)施例的數(shù)據(jù)傳輸控制裝置的、在HS模式下進(jìn)行數(shù)據(jù)傳輸?shù)那闆r下的收發(fā)系統(tǒng)的構(gòu)成要部的一例示意圖。
在HS模式下進(jìn)行數(shù)據(jù)傳輸時(shí)，包含上述物理層電路的發(fā)送端數(shù)據(jù)傳輸控制裝置60-T和接收端數(shù)據(jù)傳輸控制裝置60-R，通過傳輸差動(dòng)對的收發(fā)信號DP、DM的差動(dòng)對信號線(廣義上是指第一信號線和第二信號線)62-1、62-2進(jìn)行連接。
如上所述，根據(jù)USB2.0，各自另行設(shè)置與HS模式和FS模式的傳輸速度對應(yīng)的驅(qū)動(dòng)器及接收器。因此，在各模式中的驅(qū)動(dòng)器及接收器，共同連接至差動(dòng)對的信號線(第一及第二信號線62-1，62-2)。
發(fā)送端的數(shù)據(jù)傳輸控制裝置60-T的模擬前端電路至少包括FS驅(qū)動(dòng)器42-T、HS電流驅(qū)動(dòng)器50-T。接收端的數(shù)據(jù)控制裝置60-R的模擬前端電路至少包括FS驅(qū)動(dòng)器42-R、HS差動(dòng)數(shù)據(jù)接收器56-R。
在USB2.0中，規(guī)定了HS模式的數(shù)據(jù)傳輸時(shí)的輸出阻抗Z0(45Ω±10％)，在第一及第二信號線62-1、62-2處分別連接著沒有圖示的終端電阻電路(包含于42-T內(nèi))。
該終端電阻電路連接至FS驅(qū)動(dòng)器。從而，在HS模式中，通過FS驅(qū)動(dòng)器驅(qū)動(dòng)“0”，則該終結(jié)用電阻作為HS模式中的信號線的終端電阻被有效利用。
FS驅(qū)動(dòng)器42-T，通過基于諸如圖6所示的FS_OutDis的輸出控制，在第一及第二信號線62-1、62-2上驅(qū)動(dòng)“0”。其結(jié)果，在發(fā)送端的數(shù)據(jù)傳輸控制裝置60-T內(nèi)，第一及第二信號線62-1、62-2通過終結(jié)用電阻被拉下。
此外，HS電流驅(qū)動(dòng)器50-T通過基于諸如圖6所示的HS_OutDis輸出控制、基于HS_CurrentSourceEnb的驅(qū)動(dòng)電流的供給控制，放大沒有圖示的、由來自于HS電路的HS_DPout及HS_DMout構(gòu)成的差動(dòng)對的發(fā)送信號。
另一方面，F(xiàn)S驅(qū)動(dòng)器42-R，通過基于諸如圖6所示的FS_OutDis的輸出控制，在第一及第二信號線62-1、62-2上驅(qū)動(dòng)“0”。其結(jié)果，在接收端的數(shù)據(jù)傳輸控制裝置60-R內(nèi)，第一及第二信號線62-1、62-2通過終端電阻電路被下拉。
此外，HS差動(dòng)數(shù)據(jù)接收器56-R，通過諸如圖6所示的、基于HS RxEnb的輸出控制，放大第一及第二信號線62-1、62-2的差動(dòng)對的接收信號，并輸出HS_DataIn、HS_DataIn_L。
這樣一來，發(fā)送端的數(shù)據(jù)傳輸控制裝置60-T的HS電流驅(qū)動(dòng)器50-T，根據(jù)發(fā)送信號，在發(fā)送端及接收端電流驅(qū)動(dòng)第一及第二信號線62-1、62-2，該第一及第二信號線62-1、62-2用各自的終端電阻電路終結(jié)。
圖8(A)表示FS驅(qū)動(dòng)器42-T的具體電路構(gòu)成例。FS發(fā)送驅(qū)動(dòng)器412包括串聯(lián)于電源VDD、VSS(廣義上是指第一電源、第二電源)間的P型晶體管TPTR1和N型晶體管TNTR1。而且，在其輸出節(jié)點(diǎn)TN1和DP的節(jié)點(diǎn)之間設(shè)置著第一終端電阻電路160-1和固定電阻Rs-1。發(fā)送驅(qū)動(dòng)器414包括串聯(lián)于電源VDD、VSS間的P型晶體管TPTR2和N型晶體管TNTR2。而且，在其輸出節(jié)點(diǎn)TN2和DM的節(jié)點(diǎn)之間設(shè)置第二終端電阻電路160-2和固定電阻Rs-2。
發(fā)送控制電路422從前級電路接收信號DOUT1、OUTDIS，進(jìn)行按照圖8(B)所示的真值表的邏輯運(yùn)算，向發(fā)送驅(qū)動(dòng)器412輸出信號OP1、ON1。發(fā)送控制電路424從前級電路接收DOUT2、OUTDIS，進(jìn)行按照圖8(B)所示的真值表的邏輯運(yùn)算，向發(fā)送驅(qū)動(dòng)器414輸出信號OP2、ON2。
例如，假設(shè)OUTDIS為低電平(L電平)。則DOUT1為低電平時(shí)DP變成低電平，DOUT1為高電平(H電平)時(shí)DP變成高電平。此外，DOUT2為低電平時(shí)DM變成低電平，DOUT2為高電平(H電平)時(shí)DM變成高電平。另一方面，OUTDIS為高電平時(shí)，DP、DM均變成高阻抗?fàn)顟B(tài)。
在這里，OP1為H電平且ON1為L電平時(shí)(即DOUT1為I電平且OUTDIS為L電平時(shí))，連接至DP信號線的第一終端電阻電路160-1成為下拉到VSS的狀態(tài)，終結(jié)HS模式中的信號線DP。
同樣，OP2為H電平且ON2為L電平時(shí)(即DOUT2為L電平且OUTDIS為L電平時(shí))，連接在DM信號線上的第二終端電阻電路160-2成為下拉到VSS的狀態(tài)，終結(jié)HS模式中的信號線DM。
因此，在低速發(fā)送時(shí)(例如USB的FS模式)可以將固定電阻作為阻尼電阻來起作用，在高速發(fā)送時(shí)(例如USB的HS模式)可以將固定電阻作為終端電阻來終結(jié)第一信號線和第二信號線。
4.數(shù)據(jù)傳輸控制裝置圖9是實(shí)施例的數(shù)據(jù)傳輸控制裝置構(gòu)成的示意圖。
本實(shí)施例的數(shù)據(jù)傳輸控制裝置包括收發(fā)器200、傳輸控制器210、緩沖控制器220、數(shù)據(jù)緩沖器230和接口電路240。此外，也可以省略這些電路模塊中的一部分，變更這些電路模塊間的連接方式。
收發(fā)器200是用于使用差動(dòng)信號DP、DM(差動(dòng)數(shù)據(jù)信號)收發(fā)數(shù)據(jù)的電路。該收發(fā)器200可以包括諸如USB(廣義上是預(yù)設(shè)的接口標(biāo)準(zhǔn))的物理層電路(模擬前端電路)。此外，在收發(fā)器200上也可包含物理層以外的層的電路。
傳輸控制器210用于控制通過USB的數(shù)據(jù)傳輸?shù)目刂破?，?shí)現(xiàn)所謂的SIE(Serial Interface Engine)功能等。例如，傳輸控制器210進(jìn)行包加工處理、中止&恢復(fù)控制、或事務(wù)管理等。
緩沖控制器220又是在數(shù)據(jù)緩沖器230處保持記憶區(qū)域(端點(diǎn)區(qū)域等)、又是對數(shù)據(jù)緩沖器230的記憶區(qū)域進(jìn)行訪問控制。更具體地說，緩沖控制器220，又是控制通過接口電路240的來自應(yīng)用層裝置端的訪問、通過接口電路240的來自CPU端的訪問和來自USB(傳輸控制器210)端的訪問，又是進(jìn)行針對這些的調(diào)節(jié)，義是進(jìn)行訪問·地址的生成和管理。
數(shù)據(jù)緩沖器230(包緩沖器)是暫時(shí)存儲(緩沖)通過USB傳輸?shù)臄?shù)據(jù)(發(fā)送數(shù)據(jù)或接收數(shù)據(jù))的緩沖器(FIFO)。該數(shù)據(jù)緩沖器230由RAM等的存儲器構(gòu)成。
接口電路240是用于實(shí)現(xiàn)通過連接有應(yīng)用層裝置的DMA(直接內(nèi)存存取Direct Memory Access)總線和連接有CPU的CPU總線的接口的電路。在該接口電路240中，可以包括用于DMA傳輸?shù)腄MA處理電路等。
收發(fā)器200包含圖1～圖8描述的構(gòu)成。
5.電子設(shè)備圖10是本實(shí)施例的電子設(shè)備的示意圖。
該電子設(shè)備300包括由本實(shí)施例說明的數(shù)據(jù)傳輸控制裝置310(集成電路裝置)、ASIC等構(gòu)成的應(yīng)用層裝置320、CPU 330、ROM340、RAM 350、顯示部360、操作部370。此外，也可省略部分這些功能模塊。
在這里，應(yīng)用層裝置320是諸如實(shí)現(xiàn)手機(jī)的應(yīng)用引擎的設(shè)備、控制信息存儲媒介(硬盤、光盤)的驅(qū)動(dòng)的設(shè)備、控制打印的設(shè)備、包含MPEG編碼器、MPEG解碼器等的設(shè)備等。處理部330(CPU)對數(shù)據(jù)傳輸控制裝置310與電子設(shè)備進(jìn)行整體控制。ROM 340存儲控制程序和各種數(shù)據(jù)。RAM 350作為處理部330和數(shù)據(jù)傳輸控制裝置310的工作區(qū)和數(shù)據(jù)存儲區(qū)來起作用。顯示部360向用戶顯示各種信息。操作部370是用于用戶操作電子設(shè)備的裝置。
此外，在圖10中DMA總線和CPU總線分離，也可以將其共享。此外，也可以分別設(shè)置控制數(shù)據(jù)傳輸控制裝置310的處理部和控制電子設(shè)備的處理部。此外，作為應(yīng)用本實(shí)施例的電子設(shè)備，有便攜電話、光盤驅(qū)動(dòng)器(CD-ROM、DVD)、光磁盤驅(qū)動(dòng)器(MO)、硬盤驅(qū)動(dòng)器、TV、TV調(diào)諧器、VTR、攝像機(jī)、音頻機(jī)器、投影儀、個(gè)人計(jì)算機(jī)、電子筆記本、或文字處理器等很多種。
此外，本發(fā)明不限定于本實(shí)施例，在本發(fā)明的宗旨范圍內(nèi)可有各種變形例。
例如，記載在說明書和附圖中、作為廣義或同義的術(shù)語被引用的術(shù)語，在說明書和附圖中其他處的記載中，也可以置換成廣義或同義的術(shù)語。
此外，在本實(shí)施例中，舉例說明了三個(gè)電阻電路并聯(lián)構(gòu)成可變電阻電路的情況，但并不限定于此。也可以采用兩個(gè)或大于等于四個(gè)的電阻電路并聯(lián)構(gòu)成可變電阻電路的結(jié)構(gòu)。
此外，在本實(shí)施例中，舉例說明了構(gòu)成可變電阻電路的電阻電路是3個(gè)或5個(gè)或12個(gè)的NMOS晶體管元件并聯(lián)的情況，但并不限定于此。也可以是其他數(shù)目的晶體管元件并聯(lián)的結(jié)構(gòu)。
此外，基于本發(fā)明實(shí)現(xiàn)的數(shù)據(jù)傳輸控制裝置不限定于圖6說明的構(gòu)成，也可以有各種變形例。
此外，本發(fā)明的發(fā)送電路并不限定圖1～圖8所說明的構(gòu)成，也可以有各種變形例。
附圖標(biāo)記說明10 數(shù)據(jù)處理電路 20 HS電路22 DLL電路 24 彈性緩沖器30 FS電路 40 模擬前端電路42、42-R、42-T FS驅(qū)動(dòng)器44 FS差動(dòng)數(shù)據(jù)接收器46 SE DP接收器 48 SE_DM接收器50、50-T、140、160 HS電流驅(qū)動(dòng)器(發(fā)送電路)52 低速用HS_SQ_L電路54 高速用HS_SQ_L電路56、56-R HS差動(dòng)數(shù)據(jù)接收器60、500數(shù)據(jù)傳輸控制裝置60-R接收端數(shù)據(jù)傳輸控制裝置60-T 發(fā)送端數(shù)據(jù)傳輸控制裝置62-1 第一信號線62-2 第二信號線70 電流發(fā)生器 72 DP接口
74 DM端子82-P、82-M、82-A、102-A、122-A、142-A、162-A n型MOS晶體管84-P 第一發(fā)送信號線84-M 第二發(fā)送信號線84-A 第三發(fā)送信號線102 晶體管 104 電阻元件100 終端電阻控制電路110-1～110-n 控制信號120 終端電阻設(shè)置寄存器160-1～160-n 第一終端電阻電路～第n終端電阻電路162-1～162-n 電阻電路164 可變電阻電路166-1～166-3 N型MOS晶體管167-1～167-5 N型MOS晶體管168-1～168-12 N型MOS晶體管SW1～SW3 開關(guān)元件
權(quán)利要求
1.一種發(fā)送電路，通過構(gòu)成差動(dòng)對的第一信號線和第二信號線發(fā)送信號，其特征在于包括電流發(fā)生器，其連接在第一電源和預(yù)設(shè)的節(jié)點(diǎn)之間；第一開關(guān)元件，其插入在所述節(jié)點(diǎn)與所述第一信號線之間；第二開關(guān)元件，其插入在所述節(jié)點(diǎn)與所述第二信號線之間；電路，通過所述第一開關(guān)元件和所述第二開關(guān)元件中的任一個(gè)，利用所述電流發(fā)生器的電流，驅(qū)動(dòng)所述第一信號線或第二信號線；第一終端電阻電路，其用于終結(jié)所述第一信號線；第二終端電阻電路，其用于終結(jié)所述第二信號線；以及終端電阻控制電路，其生成控制信號，所述控制信號用于控制所述第一終端電阻電路和所述第二終端電阻電路的終端電阻的值，其中，所述第一終端電阻電路和所述第二終端電阻電路分別包括具有第一至第n電阻電路的可變電阻電路，所述第一電阻電路在第一控制信號激活時(shí)取第一電阻值，……，所述第n電阻電路在第n控制信號激活時(shí)取第n電阻值，所述第一電阻電路至所述第n電阻電路相互連接，一端連接至基準(zhǔn)電位，另一端連接至所述第一信號線或所述第二信號線，所述終端電阻控制電路，基于終端電阻設(shè)置信息，生成所述第一控制信號至第n控制信號。
2.根據(jù)權(quán)利要求1所述的發(fā)送電路，其特征在于還包括第一固定電阻和第二固定電阻，所述第一固定電阻與所述第一終端電阻電路串聯(lián)，并終結(jié)所述第一信號線，所述第二固定電阻與所述第二終端電阻電路串聯(lián)，并終結(jié)所述第二信號線。
3.根據(jù)權(quán)利要求1或2所述的發(fā)送電路，其特征在于在構(gòu)成可變電阻電路的所述第一電阻電路至第n電阻電路中，一個(gè)或多個(gè)N型MOS晶體管元件并聯(lián)，并且，對應(yīng)于第一控制信號至第n控制信號的控制信號線連接至所述第一電阻電路至第n電阻電路的各個(gè)N型MOS晶體管元件的柵極。
4.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的發(fā)送電路，其特征在于還包括低速發(fā)送用發(fā)送電路，所述低速發(fā)送用發(fā)送電路包括用于驅(qū)動(dòng)所述第一信號線的第一驅(qū)動(dòng)器和用于驅(qū)動(dòng)所述第二信號線的第二驅(qū)動(dòng)器，所述第一固定電阻設(shè)置于所述第一驅(qū)動(dòng)器與所述第一信號線之間，所述第二固定電阻設(shè)置于所述第二驅(qū)動(dòng)器與所述第二信號線之間，高速發(fā)送時(shí)，所述第一驅(qū)動(dòng)器和所述第二驅(qū)動(dòng)器的輸出固定于第一電平。
5.根據(jù)權(quán)利要求1至4中任一項(xiàng)所述的發(fā)送電路，其特征在于所述終端電阻控制電路包括終端電阻信息寄存器，所述終端電阻信息寄存器用于存儲可通過外部輸入設(shè)置的所述終端電阻設(shè)置信息。
6.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的發(fā)送電路，其特征在于通過構(gòu)成差動(dòng)對的第一信號線和第二信號線發(fā)送的差動(dòng)信號是由USB(Universal-Serial-Bus)標(biāo)準(zhǔn)規(guī)定的信號。
7.一種數(shù)據(jù)傳輸控制裝置，其特征在于包括進(jìn)行預(yù)設(shè)的發(fā)送處理的電路；以及根據(jù)權(quán)利要求1至6中任一項(xiàng)所述的發(fā)送電路，其用于發(fā)送基于所述發(fā)送處理的信號。
8.一種電子設(shè)備，其特征在于包括根據(jù)權(quán)利要求7所述的數(shù)據(jù)傳輸控制裝置；以及對通過所述數(shù)據(jù)傳輸控制裝置和總線傳輸?shù)臄?shù)據(jù)進(jìn)行輸出處理、捕獲處理、或存儲處理的裝置。
全文摘要
本發(fā)明公開了即使對于敏感度低的主機(jī)控制器的接收電路或設(shè)備控制器的接收電路也能夠正常進(jìn)行高速數(shù)據(jù)傳輸?shù)陌l(fā)送電路。通過構(gòu)成差動(dòng)對的第一及第二信號線來發(fā)送信號的發(fā)送電路包括用于終結(jié)第一及第二信號線的第一及第二的終端電阻電路(160－1)、(160－2)，及生成用于控制第一及第二終端電阻電路的終端電阻值的控制信號的終端電阻控制電路。第一電阻電路在第一控制信號激活時(shí)取第一電阻值......第n電阻電路在第n控制信號激活時(shí)取第n電阻值，第一電阻電路至第n電阻電路相互連接，其一端連接至基準(zhǔn)電位，另一端連接至第一信號線或第二信號線，終端電阻控制電路基于終端電阻設(shè)置信息生成第一控制信號至第n控制信號。
文檔編號H04L25/02GK1702640SQ20051007082
公開日2005年11月30日 申請日期2005年5月19日 優(yōu)先權(quán)日2004年5月24日
發(fā)明者笠原昌一郎 申請人:精工愛普生株式會(huì)社