基于fpga測頻電路的壓控低通濾波器的制造方法
【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型屬于濾波器技術(shù)領(lǐng)域，設(shè)及一種壓控低通濾波器，特別設(shè)及一種基于 FPGA測頻電路的壓控低通濾波器。
【背景技術(shù)】
[0002] 目前，濾波電路是電子系統(tǒng)中許多設(shè)計問題的核心在信號處理、數(shù)據(jù)傳送和抑制 干擾等領(lǐng)域有著廣泛的應(yīng)用。信號處理時，待測信號中難免會滲雜有大量的噪聲，固定濾波 頻率的濾波器只能對頻率不變的信號進(jìn)行濾波處理，而自跟蹤濾波器能在保持被測信號頻 率與濾波頻率一致的情況下，使有用頻率信號通過，同時使其他干擾信號受到衰減，具有良 好的濾波性能，且能處理頻率在較大范圍內(nèi)變化的信號。
[0003] 現(xiàn)階段實(shí)現(xiàn)自跟蹤濾波器的方法是：一是狀態(tài)變量法，運(yùn)種方法設(shè)計和調(diào)試麻煩， 不易控制，且元件離散，非線性影響大；二是電壓控制法，運(yùn)種方法在輸入信號頻率處于濾 波器的帶寬范圍之內(nèi)時，濾波后的信號和輸入信號之間不存在相位差，但是失調(diào)電壓及漂 移會直接影響低頻率的穩(wěn)定性；=是集成濾波忍片法，運(yùn)種方法不需預(yù)先知道信號頻率，濾 波功能全且濾波頻率可控，但是在使用過程中存在電路噪聲和信號混疊等問題，而且對時 鐘頻率或管腳編程難W實(shí)現(xiàn)濾波器的濾波頻率連續(xù)變化。

【發(fā)明內(nèi)容】

[0004] 本實(shí)用新型的目的在于提供一種新的基于FPGA測頻的壓控自跟蹤低通濾波器的 設(shè)計方法及電路，W解決濾波頻率范圍變化大、截止頻率能夠自動跟蹤輸入信號頻率的問 題。
[0005] 為實(shí)現(xiàn)上述目的，本實(shí)用新型所采用的技術(shù)方案是：一種基于FPGA測頻電路的壓 控低通濾波器，包括依次相連接的放大電路、限幅電路、整形電路、FPGA測頻電路、D/A轉(zhuǎn)換 電路和低通濾波電路。
[0006] 本實(shí)用新型自跟蹤壓控低通濾波器實(shí)現(xiàn)了濾波器的截止頻率自動跟蹤輸入信號 頻率的變化，并解決了在很多電子系統(tǒng)中所處理信號的頻率在較大范圍內(nèi)變化而處理不便 的問題。同時，充分利用FPGA測頻和D/A轉(zhuǎn)換器的優(yōu)點(diǎn)。設(shè)計的電路結(jié)構(gòu)簡單，調(diào)節(jié)方便、 實(shí)時性好、性能穩(wěn)定、實(shí)現(xiàn)的截止頻率范圍可達(dá)8MHz，可廣泛應(yīng)用于信號處理的各個方面， 具有廣闊的應(yīng)用前景。
【附圖說明】
[0007] 圖1是本實(shí)用新型壓控低通濾波器的結(jié)構(gòu)框圖。
[000引圖2是本實(shí)用新型壓控低通濾波器中放大電路的示意圖。
[0009] 圖3是本實(shí)用新型壓控低通濾波器中限幅電路的示意圖。
[0010] 圖4是本實(shí)用新型壓控低通濾波器中整形電路的示意圖。
[0011] 圖5是本實(shí)用新型壓控低通濾波器中D/A轉(zhuǎn)換電路的示意圖。
[0012] 圖6是本實(shí)用新型壓控低通濾波器中低通濾波電路的示意圖。
[0013] 圖7是本實(shí)用新型壓控低通濾波器中FPGA測頻模塊原理圖。
[0014] 圖1中：1.放大電路，2.限幅電路，3.整形電路，4.FPGA測頻電路，5.D/A轉(zhuǎn)換電 路，6.低通濾波電路。
【具體實(shí)施方式】
[0015] 下面結(jié)合附圖和【具體實(shí)施方式】對本實(shí)用新型進(jìn)行詳細(xì)說明。
[0016] 如圖1所示，本實(shí)用新型壓控低通濾波器，包括依次相連接的放大電路1、限幅電 路2、整形電路3、FPGA測頻電路4、D/A轉(zhuǎn)換電路5和低通濾波電路6。
[0017] 放大電路1的作用是將輸入的微弱信號轉(zhuǎn)換為TTL電平。限幅電路2主要起過壓 保護(hù)的作用。整形電路3的作用是將正弦信號整形為脈沖信號。FPGA測頻電路4的作用就 是對輸入的脈沖信號的頻率進(jìn)行計數(shù)測量。D/A轉(zhuǎn)換電路5的作用是將FPGA測得的頻率值 轉(zhuǎn)換為電壓值，輸出的電壓能與輸入的脈沖頻率成線性關(guān)系，并可通過測量其輸出端的電 壓值來間接測量輸入的脈沖頻率。低通濾波電路6的作用是實(shí)現(xiàn)對輸入信號的濾波。
[0018] 如圖2所示，本實(shí)用新型壓控低通濾波器中的放大電路1，包括第一忍片U1，第一 忍片Ul采用電流反饋型運(yùn)算放大器AD811。第一忍片Ul的第2腳(反相輸入端)分別與第 一電阻Rl的一端和第二電阻R2的一端相連接，第二電阻R2的另一端接第一忍片Ul的第 6腳(輸出端)，第一電阻Rl的另一端接輸入信號Vi。;第一忍片Ul的第7腳分別接第一電容 Cl的一端和正電源+Vs;第一忍片Ul的第4腳分別與第二電容C2的一端和負(fù)電源-VS相連 接，第一忍片Ul的第3腳、第一電容Cl的另一端和第二電容C2的另一端均接地。電源Vs 給第一忍片Ul工作提供5V供電電壓。第一忍片Ul的第1腳、第5腳和第8腳懸空，第一 忍片Ul的6腳為放大后信號的輸出端K，該輸出端巧妾限幅電路2。
[0019] 如圖3,本實(shí)用新型濾波器中的限幅電路2,包括第S電阻R3,第S電阻R3的一端 接放大電路1的輸出端K，即第=電阻R3的一端接第一忍片Ul的第6腳；第=電阻R3的 另一端分別與第一二極管Dl的正向端、第二二極管D2的反向端W及第四電阻R4的一端相 連接；第一二極管Dl的反向端接第一電源El的正極、第二二極管D2的正向端接第二電源 E2的負(fù)極，第一電源El的負(fù)極、第二電源E2的正極和第四電阻R4的另一端均接地；第一 電源El和第二電源E2均為5V電源；第四電阻R4兩端為限幅后信號的端輸出K，即第四電 阻R4兩端為限幅電路2的輸出端K，該輸出端K與整形電路3相連接。
[0020] 如圖4,本實(shí)用新型濾波器中的整形電路3,包括第二忍片U2,第二忍片U2采用高 速電壓比較器MAX903 ;第二忍片U2的第1腳分別與巧V電源和第S電容C3的一端相連接， 第=電容C3的另一端接地；第二忍片U2的第2腳接限幅電路2,即第二忍片U2的第2腳 接第四電阻R4的端輸出^;第二忍片U2的第3腳分別與第五電阻R5的一端、第屯電容C7 的一端和第六電阻R6的一端相連接，第二忍片U2的第4腳分別接-5V電源和第四電容C4 的一端，第四電容C4的另一端、第六電阻R6的另一端、第屯電容C7另一端和第六電容C6 一端均接地，第六電容C6的另一端和第五電阻R5的另一端均接參考電壓端Ve;第二忍片 肥的第5腳接巧V電源；第二忍片U2的第6腳接地；第二忍片U2的第7腳為整形后脈沖 信號輸出端府，該脈沖信號輸出端府與FPGA測頻電路4相連接；第二忍片U2的第8腳分 別與巧V電源和第五電容巧的一端相連接，第五電容巧的另一端接地。
[0021] 圖5是本實(shí)用新型濾波器中的D/A轉(zhuǎn)換電路5,包括第S忍片U3,第S忍片U3采 用化巧618忍片，第S忍片U3的第1腳、第2腳和第3腳分別接FPGA測頻電路4,第S忍片 U3的第4腳懸空；第=忍片U3的第5腳接第八電容C8的一端，第八電容C8的另一端接第 S忍片U3的第8腳，第S忍片U3的第6腳分別與第屯電阻R7的一端和第八電阻R8的一 端相連接，第屯電阻R7的另一端接巧V電源，第八電阻R8的另一端接地；第=忍片U3的第 7腳為D/A轉(zhuǎn)換后信號的輸出端K，第S忍片U3的第7腳與低通濾波電路6相連接。
[0022] 如圖6,本實(shí)用新型濾波器中的低通濾波電路6,包括第一網(wǎng)絡(luò)電阻BI,第一網(wǎng)絡(luò) 電阻Bl的一端接輸入信號Vm,第一網(wǎng)絡(luò)電阻Bl的另一端分別與第八忍片U8的第2腳(反 相輸入端)、第二網(wǎng)絡(luò)電阻B2的一端、第十電容ClO的一端W及第=網(wǎng)絡(luò)電阻B3的一端相 連接，第八忍片U8的第3腳(正相輸入端）接地，第八忍片U8的第4腳接巧V電源，第八忍 片U8的第7腳接-5V電源，第十電容ClO的另一端、第二網(wǎng)絡(luò)電阻B2的另一端和第八忍片 U8的第6腳(輸出端)均與第五忍片U5的第7腳相連；第五忍片U5的第1腳和第8腳均接 地，第五忍片呪的第3腳接-5V電源，第五忍片呪的第2腳分別與第四忍片U4的第5腳 和第九電阻R9的一端相連，第九電阻R9的另一端和第四忍片U4的第4腳分別與第十電阻 RlO的一端相接，第十電阻RlO的另一端接地；第四忍片U4的第1腳和第8腳均接地，第四 忍片U4的第3腳接-5V電源，第四忍片U4的第2腳和第7腳均接D/A轉(zhuǎn)換電路5,即第四 忍片U4的第2腳和第7腳均接第S忍片U3的第7腳；第五忍片呪的第6腳接巧V電源， 第五忍片呪的第5腳分別與第十一電阻Rll的一端和第四網(wǎng)絡(luò)電阻B4的一端相連接，第 十一電阻Rll的另一端和第五忍片呪的第4腳分別與第十二電阻R12的一端相連接，第 十二電阻R12的另一端接地；第四網(wǎng)絡(luò)電阻B4的另一端分別與第九電容C9的一端和第六 忍片U6的第2腳(反相輸入端）相連接，第六忍片U6的第3腳（正相輸入端）接地，第六忍 片U6的第4腳接巧V電源，第六忍片U6的第7腳接-5V電源；第=網(wǎng)絡(luò)電阻B3的另一端 分別與第十四電阻R14的一端和第屯忍片U7的第6腳(輸出端）相連接，第屯忍片U7的第 4腳接巧V電源，第屯忍片U7的第7腳接-5V電源，第屯忍片U7的第3腳(正相輸入端)接 地，第屯忍片U7的第2腳(反相輸入端)和第十四電阻R14的另一端分別與第十=電阻R13 的一端相連接，第十立電阻R13的另一端、第九電容C9的另一端和第六忍片U6的第6腳均 接本實(shí)用新型濾波器的輸出端Vout。第四忍片U4和第五忍片呪采用模擬乘法器AD835， 第六忍片U6、第屯忍片U7和第八忍片U8采用運(yùn)算放大器0PA658。
[0023] 本實(shí)用新型濾波器中的FPGA測頻電路4采用忍片EP2C20F484C8N，該忍片的原理 圖，見圖7 ;忍片EP2C20F484C8N的P2. 0端口接第S忍片U3的第1腳，忍片EP2C20F484C8N 的P2. 1端口接第S忍片U3的第2腳，忍片EP2C20F484C8N的P2. 2端口接第S忍片U3的 3腳；忍片EP2C20F484C8N中的第二計數(shù)器接整形電路3,即忍片EP2C20F484C8N的P3. 5端 口與整形電路3的脈沖信號輸出端府相連接。
[0024] 系統(tǒng)開始工作時，晶體振蕩器提