N阱切換電路的制作方法
【專(zhuān)利說(shuō)明】N阱切換電路
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求于2013年I月16日提交的美國(guó)非臨時(shí)申請(qǐng)N0.13/742，964的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)援引納入于此。
技術(shù)領(lǐng)域
[0003]本申請(qǐng)涉及集成電路，并且更具體地涉及用于針對(duì)高密度應(yīng)用防止鎖存的η阱偏置方案。
【背景技術(shù)】
[0004]PMOS晶體管包括在η型主體中形成的P型漏極和源極?？昭ㄓ纱耸荘MOS溝道中的多數(shù)載流子。在互補(bǔ)MOS(CMOS)技術(shù)中，塊狀基板為P型，以使得PMOS晶體管的η型主體作為η型阱(η阱)存在于P型基板中。
[0005]因?yàn)榭昭ㄊ荘MOS晶體管中的多數(shù)載流子，所以在溝道導(dǎo)電時(shí)PMOS源極將關(guān)于漏極處于正電壓下。源極上的此正電壓可能是有問(wèn)題的，因?yàn)樵谠撛礃O與PMOS晶體管的η阱之間形成P-η結(jié)。如果源極關(guān)于η阱充分偏置，則該ρ-η結(jié)被正向偏置。導(dǎo)電的寄生結(jié)構(gòu)是由此正向偏置的ρ-η結(jié)以及至P型基板中的NMOS晶體管的接地連接所引起的。導(dǎo)電的寄生結(jié)構(gòu)中結(jié)果得到的短路狀況被稱(chēng)為鎖存。鎖存是危險(xiǎn)的，因?yàn)殡娐房赡芤蜴i存電流而被毀壞。此外，即使電路能夠耐受短路電流，鎖存也禁止了正常操作。
[0006]為了防止鎖存，通常將PMOS晶體管的η阱綁定至最高預(yù)期電壓。例如，如果PMOS晶體管能夠在低電壓模式中以及在高電壓模式中操作，則通常將PMOS η阱綁定至在高電壓模式操作期間使用的高電壓電源。但是η阱綁定是有問(wèn)題的，因?yàn)橹T如在深亞微米技術(shù)中減小了晶體管尺寸。在這些現(xiàn)代工藝節(jié)點(diǎn)處，柵極氧化物太薄并且晶體管太小，以至于不能處置因?qū)ⅵ勤褰壎ㄖ料鄬?duì)較高的電壓電源所引起的應(yīng)力。
[0007]為了解決針對(duì)現(xiàn)代工藝節(jié)點(diǎn)中能夠在高電壓模式和低電壓模式兩者中操作的PMOS晶體管的鎖存問(wèn)題，通常使用穩(wěn)健的PMOS晶體管。換言之，增大晶體管尺寸并且使用相對(duì)較厚的柵極氧化物。此類(lèi)較大厚度的柵極氧化物PMOS晶體管可以隨后使其η阱綁定至高電壓電源而不會(huì)使晶體管受到應(yīng)力。但是相對(duì)于現(xiàn)代工藝節(jié)點(diǎn)中使用的較小的晶體管尺寸，較大的晶體管尺寸需要許多管芯面積。
[0008]因此，在本領(lǐng)域中需要具有增加密度的鎖存防止架構(gòu)。
[0009]概述
[0010]η阱電壓切換電路控制雙模PMOS晶體管的開(kāi)關(guān)η阱(switched n-well)的電壓以防止鎖存。雙模PMOS晶體管被控制以在高電壓模式和低電壓模式兩者中操作。在高電壓模式中，η阱電壓切換電路將開(kāi)關(guān)η阱偏置到高電壓。此高電壓至少與高電壓模式操作期間雙模PMOS晶體管的任何預(yù)期的源極(或漏極)電壓一樣高。以此方式，雙模PMOS晶體管的在其源極與開(kāi)關(guān)η阱之間的ρ-η結(jié)不被正向偏置并且因此防止了鎖存。
[0011]在低電壓操作模式中，η阱電壓切換電路將開(kāi)關(guān)η阱偏置到低于高電壓的低電壓。此低電壓充分低，以使得雙模PMOS晶體管在低電壓模式期間不受應(yīng)變。以此方式，雙模PMOS晶體管可以相對(duì)較小并且具有較薄的柵極氧化物以增強(qiáng)密度。多個(gè)雙模PMOS晶體管可以通過(guò)η阱電壓切換電路來(lái)偏置其開(kāi)關(guān)η阱的電壓以進(jìn)一步增強(qiáng)密度。
[0012]η阱電壓切換電路包括具有第一柵極氧化物厚度的第一大小的第一 PMOS晶體管。第一大小和第一柵極氧化物厚度具有一數(shù)值，以使得非開(kāi)關(guān)η阱和第一 PMOS晶體管的源極至提供高電壓的高電壓電源的持久耦合不會(huì)導(dǎo)致第一 PMOS晶體管的損壞。相反，雙模PMOS晶體管具有小于第一大小的第二大小，以及小于第一柵極氧化物厚度的第二柵極氧化物厚度。第二大小和第二柵極氧化物厚度具有一數(shù)值，以使得雙模PMOS晶體管的開(kāi)關(guān)η阱不能被持久地耦合至高電壓電源而不會(huì)引起雙模PMOS晶體管的損壞。為了防止此類(lèi)損壞，η阱電壓切換電路被控制成使得開(kāi)關(guān)η阱被偏置到高電壓達(dá)不長(zhǎng)于保護(hù)雙模PMOS晶體管免受損壞的安全歷時(shí)的歷時(shí)，而不管其相對(duì)較小的大小和較薄的柵極氧化物厚度。
[0013]附圖簡(jiǎn)述
[0014]圖1是η阱電壓切換電路的示意圖。
[0015]圖2是納入圖1的η阱電壓切換電路的電可編程存儲(chǔ)器的示意圖。
[0016]圖3是用于圖2的存儲(chǔ)器中的位線的高電壓開(kāi)關(guān)的示意圖。
[0017]圖4解說(shuō)了根據(jù)本文公開(kāi)的實(shí)施例的納入電可編程存儲(chǔ)器的多個(gè)電子系統(tǒng)。
[0018]本發(fā)明的實(shí)施例及其優(yōu)勢(shì)通過(guò)參考之后的詳細(xì)描述而被最好地理解。應(yīng)當(dāng)領(lǐng)會(huì)，在一個(gè)或多個(gè)附圖中，相同的參考標(biāo)記被用來(lái)標(biāo)識(shí)相同的元件。
[0019]詳細(xì)描述
[0020]為了解決本領(lǐng)域中對(duì)具有增加密度的鎖存防止架構(gòu)的需要，公開(kāi)了一種η阱電壓切換電路，該η阱電壓切換電路控制雙模PMOS晶體管的開(kāi)關(guān)η阱的電壓偏置。在低電壓操作模式中，η阱電壓切換電路將開(kāi)關(guān)η阱偏置到相對(duì)較低電壓。相反，在高電壓操作模式中，η阱電壓切換電路將開(kāi)關(guān)η阱偏置到相對(duì)較高電壓。何種電壓構(gòu)成本文討論的實(shí)施例的低電壓和高電壓取決于工藝節(jié)點(diǎn)。例如，在20nm工藝節(jié)點(diǎn)中，高電壓可以是1.9V，而低電壓可以是IV。更一般地，高電壓具有對(duì)于開(kāi)關(guān)η阱而言過(guò)高以至于其不能被連續(xù)偏置到高電壓而不會(huì)引起η阱內(nèi)的PMOS晶體管的損壞的數(shù)值。相反，低電壓對(duì)于開(kāi)關(guān)η阱的延長(zhǎng)偏置而言是安全的。什么是安全的而什么是不安全的將取決于所使用的特定工藝節(jié)點(diǎn)。
[0021]現(xiàn)在轉(zhuǎn)到附圖，圖1示出了響應(yīng)于模式控制信號(hào)105的η阱電壓切換電路100的實(shí)施例。如果模式控制信號(hào)105被斷言為高(以指示高電壓模式操作)，則η阱電壓切換電路100在雙模PMOS晶體管112的高電壓(或高功率)操作模式期間將雙模PMOS晶體管112的開(kāi)關(guān)η阱110充電到高電壓。另一方面，如果模式控制信號(hào)105被拉低以選擇雙模PMOS晶體管112的低電壓操作模式，則η阱電壓切換電路100將開(kāi)關(guān)η阱110偏置到低電壓。以此方式，開(kāi)關(guān)η阱110不需要持久綁定至高電壓電源。如本文進(jìn)一步討論的，雙模PMOS晶體管112可以隨后利用在現(xiàn)代工藝節(jié)點(diǎn)中可用的較小尺寸(和較薄的氧化物)。
[0022]反相器125將模式控制信號(hào)105反相成反相控制信號(hào)106。反相控制信號(hào)106驅(qū)動(dòng)原生的厚氧化物NMOS晶體管130的柵極。原生的厚氧化物NMOS晶體管130的漏極綁定至低電壓電源120，而其源極綁定至開(kāi)關(guān)η阱110。當(dāng)NMOS晶體管130導(dǎo)通時(shí)，低電壓電源120向開(kāi)關(guān)η阱110提供低電壓。因此，當(dāng)模式控制信號(hào)105變低以選擇雙模PMOS晶體管112的低電壓操作模式時(shí)，反相控制信號(hào)106變高，使得匪OS晶體管130完全導(dǎo)通以將開(kāi)關(guān)η阱110偏置到低電壓。NMOS晶體管130的源極形成η阱切換電路100的耦合至開(kāi)關(guān)η阱110的輸出節(jié)點(diǎn)的一部分。反相控制信號(hào)106還驅(qū)動(dòng)在低電壓模式中由此截止的厚氧化物PMOS晶體管135的柵極。PMOS晶體管135的源極綁定至高電壓電源115，并且其漏極綁定至開(kāi)關(guān)η阱110。
[0023]為了選擇高電壓操作模式，模式控制信號(hào)105被斷言為高，以使得反相器125將反相控制信號(hào)106拉低，從而PMOS晶體管135完全導(dǎo)通。PMOS晶體管135的漏極形成η阱切換電路100的耦合至開(kāi)關(guān)η阱110的輸出節(jié)點(diǎn)的剩余部分。當(dāng)PMOS晶體管135導(dǎo)通時(shí)，高電壓電源115提供使開(kāi)關(guān)η阱偏置的高電壓。響應(yīng)于反相控制信號(hào)106在此時(shí)變低，使NMOS晶體管130截止。由此，當(dāng)模式控制信號(hào)105變高時(shí)，雙模PMOS晶體管112的開(kāi)關(guān)η阱110被偏置到高電壓。PMOS晶體管135不會(huì)因高電壓而受到應(yīng)力，因?yàn)槠洇勤?40也綁定至高電壓電源115并且因?yàn)槠鋿艠O氧化物相對(duì)較厚。另外，PMOS晶體管135具