一種三值碳納米管逐次逼近模數(shù)轉(zhuǎn)換器的制造方法
【技術領域】
[0001] 本發(fā)明設及一種模數(shù)轉(zhuǎn)換器，尤其是設及一種=值碳納米管逐次逼近模數(shù)轉(zhuǎn)換 器。
【背景技術】
[0002] 隨著數(shù)字信號處理技術的迅猛發(fā)展，高性能和高效率的模數(shù)轉(zhuǎn)換器 (ADC,Analog-to-DigitalConverter)被大量應用于移動通信、傳感器和環(huán)?？萍嫉阮I域。 模數(shù)轉(zhuǎn)換器按功能和速度主要分為FlashADC、積分型ADC、逐次逼近（SAR,Successive ApproximationRegister)ADC。逐次逼近ADC作為中等速度、低功耗和低成本的代表，具有 延遲小，采樣速率高和直流特性好等優(yōu)勢，被廣泛應用于核磁共振成像、掃描儀和X射線等 醫(yī)療設備中。
[000引目前，對低功耗逐次逼近ADC的研究主要集中在WCMOS工藝為基礎的二值邏輯電 路。傳統(tǒng)的WCMOS工藝為基礎的二值逐次逼近模數(shù)轉(zhuǎn)換器的原理框圖如圖1所示。該二 值逐次逼近模數(shù)轉(zhuǎn)換器通過栓鎖比較器接入兩個取樣輸入電壓信號Viw和V im，栓鎖比較器 兩個取樣輸入電壓信號一一對應輸入兩個二進制電容陣列中，逐次比較邏輯電路對取樣輸 入電壓信號V"P和V ?進行逐次循環(huán)比較并將比較結果反饋給控制電路，控制電路控制二 進制電容陣列的充放電操作。當逐次比較邏輯電路產(chǎn)生一位二進制比較結果后，控制電路 控制二進制電容陣列加上或者減去一位二進制權重電壓來量化輸入電壓，使其與輸出電壓 差異最小化，最終產(chǎn)生一系列的數(shù)字輸出信號。但是該二值逐次逼近模數(shù)轉(zhuǎn)換器中二進制 電容陣列的能量利用率較低，電路功耗較大，并且輸入輸出端口數(shù)目較多，面積開支大。
[0004] 碳納米場效應晶體管（CNFET，Carbon Nanotube Field Effect Transistor) W其 良好的電學和化學特性引起了電子設計者的廣泛關注。大量研究表明基于CNFET的數(shù)字電 路比M0S管具有更低的功率延時乘積，W數(shù)字電路為標準，1. 5nm~2nm的碳納米管比普通 的M0S管快10倍左右。多值邏輯電路不僅提高集成電路的單線攜帶能力和巧片的信息密 度，還減少超大規(guī)模電路的引線數(shù)目，增強電路的數(shù)據(jù)處理能力。鑒此，設計一款能耗和功 率延時乘積均較小的=值碳納米管逐次逼近模數(shù)轉(zhuǎn)換器具有重要意義。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明所要解決的技術問題是提供一種能耗和功率延時乘積均較小的=值碳納 米管逐次逼近模數(shù)轉(zhuǎn)換器。
[0006] 本發(fā)明解決上述技術問題所采用的技術方案為；一種=值碳納米管逐次逼近模數(shù) 轉(zhuǎn)換器，包括栓鎖比較器、逐次比較邏輯電路、控制電路、第一電容陣列和第二電容陣列，所 述的栓鎖比較器的輸出端與所述的逐次比較邏輯電路的輸入端連接，所述的逐次比較邏輯 電路的輸出端與所述的控制電路連接；所述的栓鎖比較器包括第一CNFET管、第二CNFET 管、第^CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第^;：CNFET管、第八CNFET 管、第九CNFET管、第十CNFET管、第^-一CNFET管、第十二CNFET管、第十=CNFET管、第 一反相器、第二反相器、第=反相器和第四反相器；所述的第一CNFET管、所述的第二CNFET管、所述的第四CNFET管、所述的第六CNFET管、所述的第^;：CNFET管、所述的第十CNFET管 和所述的第^^一CNFET管為N型CNFET管，所述的第=CNFET管、所述的第五CNFET管、所 述的第八CNFET管、所述的第九CNFET管、所述的第十二CNFET管和第十SCNFET管為P型 CNFET管；所述的第一CNFET管的源極、所述的第六CNFET管的源極、所述的第^;：CNFET管 的源極、所述的第十CNFET管的源極和所述的第十一CNFET管的源極均接地；所述的第= CN陽T管的源極、所述的第五CN陽T管的源極、所述的第九CN陽T管的源極和所述的第十= CNFET管的源極均接入第一電源電壓；所述的第一CNFET管的漏極、所述的第二CNFET管的 源極和所述的第四CNFET管的源極連接，所述的第二CNFET管的漏極、所述的第=CNFET管 的漏極和所述的第十二CNFET管的柵極連接且其連接端記為P1端；所述的第四CNFET管 的漏極、所述的第五CN陽T管的漏極和所述的第八CN陽T管的柵極連接且其連接端記為N1 端；所述的第一CN陽T管的柵極、所述的第=CN陽T管的柵極和所述的第五CN陽T管的柵極 連接且其連接端為所述的栓鎖比較器的時鐘信號輸入端，接入第一時鐘信號，所述的第六 CNFET管的柵極和所述的第十一CNFET管的柵極連接且其連接端為所述的栓鎖比較器的反 相時鐘信號輸入端，接入第一反相時鐘信號；所述的第一反相時鐘信號為所述的第一時鐘 信號的反相信號；所述的第二CNFET管的柵極為所述的栓鎖比較器的第一輸入端，所述的 第四CNFET管的柵極為所述的栓鎖比較器的第二輸入端，所述的第六CNFET管的漏極、所述 的第走CNFET管的漏極、所述的第八CNFET管的漏極、所述的第十CNFET管的柵極、所述的 第十=CN陽T管的柵極和所述的第一反相器的輸入端連接且該連接端記為Sw端，所述的第 一反相器的輸出端和所述的第二反相器的輸入端連接，所述的第二反相器的輸出端為所述 的栓鎖比較器的反相信號輸出端，所述的第十CNFET管的漏極、所述的第十一CNFET管的漏 極、所述的第十二CNFET管的漏極、所述的第^;：CNFET管的柵極、所述的第九CNFET管的柵 極和所述的第=反相器的輸入端連接且該連接端記為Sp端，所述的第=反相器的輸出端和 所述的第四反相器的輸入端連接，所述的第四反相器的輸出端為所述的栓鎖比較器的輸出 端；所述的第八CNFET管的源極和所述的第九CNFET管的漏極連接，所述的第十二CNFET管 的源極和所述的第十=CNFET管的漏極連接；
[0007] 所述的第一電容陣列和第二電容陣列均為S值電容陣列，所述的第一電容陣列包 括第一電容、第二電容、第=電容、第四電容、第五電容、第六電容、第走電容、第八電容、第 九電容和第十電容；所述的第一電容的電容量；所述的第二電容的電容量；所述的第=電 容的電容量；所述的第四電容的電容量；所述的第五電容的電容量；所述的第六電容的電 容量；所述的第走電容的電容量；所述的第八電容的電容量；所述的第九電容的電容量；所 述的第十電容的電容量=1 ;1 ;2 ;4 ;8 ;1 ;1 ;2 ;4 ;8 ;所述的第一電容的一端、所述的第二 電容的一端、所述的第=電容的一端、所述的第四電容的一端、所述的第五電容的一端、所 述的第走電容的一端、所述的第八電容的一端、所述的第九電容的一端和所述的第十電容 一端均與所述的栓鎖比較器的P1端連接，所述的第一電容的另一端、所述的第二電容的另 一端、所述的第=電容的另一端、所述的第四電容的另一端、所述的第五電容的另一端、所 述的第走電容的另一端、所述的第八電容的另一端、所述的第九電容的另一端和所述的第 十電容的另一端分別與所述的控制電路連接，所述的第六電容的一端與所述的第五電容的 另一端連接，所述的第六電容的另一端與所述的第走電容的另一端連接；
[000引所述的第二電容陣列包括第十一電容、第十二電容、第十S電容、第十四電容、第 十五電容、第十六電容、第十走電容、第十八電容、第十九電容和第二十電容；所述的第十一 電容的電容量；所述的第十二電容的電容量：所述的第十=電容的電容量；所述的第十四 電容的電容量：所述的第十五電容的電容量；所述的第十六電容的電容量；所述的第十走 電容的電容量：所述的第十八電容的電容量：所述的第十九電容的電容量；所述的第二十 電容的電容量二1 ;1 ;2 ;4 ;8 ;1 ;1 ;2 ;4 ;8 ;所述的第^^一電容的一端、所述的第十二電容 的一端、所述的第十=電容的一端、所述的第十四電容的一端、所述的第十五電容的一端、 所述的第十走電容的一端、所述的第十八電容的一端、所述的第十九電容的一端和所述的 第二十電容一端均與所述的栓鎖比較器的N1端連接，所述的第十一電容的另一端、所述的 第十二電容的另一端、所述的第十=電容的另一端、所述的第十四電容的另一端、所述的第 十五電容的另一端、所述的第十走電容的另一端、所述的第十八電容的另一端、所述的第 十九電容的另一端和所述的第二十電容的另一端分別與所述的控制電路連接，所述的第 十六電容的一端和所述的第十五電容的另一端連接，所述的第十六電容的另一端和所述的 第十走電容的另一端連接。
[0009] 所述的控制電路包括時鐘控制模塊和電容陣列控制模塊，所述的時鐘控制模塊包 括九位時鐘控制單元，所述的電容陣列控制模塊包括十八個電容陣列控制單元；
[0010] 所述的時鐘控制單元包括第十四CNFET管、第十五CNFET管、第十六CNFET管、第 十^;：CNFET管、第十八CNFET管、第十九CNFET管、第二十CNFET管、第二^-一CNFET管、第 二十二CNFET管、第二十SCNFET管、第二十四CNFET管、第二十五CNFET管、第二十六CNFET 管、第二十^；：CNFET管、第二十八CNFET管、第二十九CNFET管、第=十CNFET管、第=^-一 CNFET管、第=十二CNFET管、第=十=CNFET管、第=十四CNFET管、第=十五CNFET管、第 ^十六CNFET管、第S十^;：CNFET管、第^十八CNFET管、第^十九CNFET管、第四十CNFET 管、第四^^一CNFET管、第四十二CNFET管和第四十SCNFET管；所述的第十四CNFET管、 所述的第十五CNFET管、所述的第十走CNFET管、所述的第十九CNFET管、所述的第二十一 CNFET管、所述的第二十五CNFET管、所述的第二十六CNFET管、所述的第二十八CNFET管、 所述的第=十CN陽T管、所述的第=十二CN陽T管、所述的第=十六CN陽T管、所述的第 S十^;：CNFET管、所述的第四十CNFET管和所述的第四十二CNFET管均為N型CNFET管； 所述的第十六CNFET管、所述的第十八CNFET管、所述的第二十CNFET管、所述的第二十二 CNFET管、所述的第二十^CNFET管、所述的第二十四CNFET管、所述的第二十^;：CNFET管、 所述的第二十九CNFET管、所述的第=^^一CNFET管、所述的第=十=CNFET管、所述的第 =十四CNFET管、所述的第=十五CNFET管、所述的第=十八CNFET管、所述的第=十九 CNFET管、所述的第四^^一CNFET管和所述的第四十SCNFET管均為P型CNFET管；所述的 第十四CNFET管的源極、所述的第十走CNFET管的源極、所述的第十九CNFET管的源極、所 述的第二^^一CNFET管的源極、所述的第二十五CNFET管的源極、所述的第二十八CNFET管 的源極、所述的第=十CNFET管的源極、所述的第=十二CNFET管的源極、所述的第=十六 CNFET管的源極、所述的第四十CNFET管的源極和所述的第四十二CNFET管的源極均接地； 所述的第十六CNFET管的源極、所述的第十八CNFET管的源極、所述的第二十CNFET管的 源極、所述的第二十SCNFET管的源極、所述的第二十四CNFET管的源極、所述的第二十走 CNFET管的源極、所述的第二十九CNFET管的源極、所述的第S十一CNFET管的源極、所述 的第=十四CNFET管的源極、所述的第=十五CNFET管的源極、所述的第=十九CNFET管 的源極、所述的第四十一CNFET管的源極和所述的第四十SCNFET管的源極均接入第一電 源電壓；所述的第十四CNFET管的柵極為所述的時鐘控制單元的反相信號輸入端，所述的 第二十五CNFET管的柵極為所述的時鐘控制單元的信號輸入端，所述的時鐘控制單元的信 號輸入端和所述的時鐘控制單元的反相信號輸入端分別與所述的逐次比較邏輯電路的輸 出端連接；所述的第十四CNFET管的漏極和所述的第十五CNFET管的源極連接，所述的第 十五CNFET管的漏極、所述的第十六CNFET管的漏極、所述的第十走CNFET管的柵極、所述 的第十八CNFET管的柵極、所述的第二^^一CNFET管的柵極、所述的第二十二CNFET管的漏 極和所述的第二十=CN陽T管的柵極連接，所述的第十五CN陽T管的柵極、所述的第二十二 CNFET管的柵極、所述的第二十六CNFET管的柵極、所述的第=十=CNFET管的柵極和所述 的第=十走CN陽T管的柵極連接且其連接端為所述的時鐘控制單元的比較位控制信號端， 所述的第十九CNFET管的漏極和所述的第二十CNFET管的漏極連接且其連接端為所述的 時鐘控制單元的第一信號輸出端；所述的第二十一CNFET管的漏極、所述的第二十=CNFET 管的漏極和所述的第二十四CNFET管的柵極連接且其連接端為所述的時鐘控制單元的第 二信號輸出端；所述的第=十CN陽T管的漏極和所述的第=十一CN陽T管的漏極連接且其 連接端為所述的時鐘控制單元的第=信號輸出端；所述的第=十二CNFET管的漏極、所述 的第=十四CN陽T管的漏極和所述的第=十五CN陽T管的柵極連接且其連接端為所述的時 鐘控制單元的第四信號輸出端；所述的第四十二CNFET管的漏極和所述的第四十SCNFET 管的漏極連接且其連接端為所述的時鐘控制單元的第五信號輸出端；所述的第十六CN陽T 管的柵極和所述的第二十走CNFET管的柵極連接且其連接端為所述的