專利名稱：一種用于將時滯降低到最小的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在同步數(shù)字系統(tǒng)中將時滯降低到最小的方法和裝置。
更確切地說，本發(fā)明涉及一種保證在信號之間最小時差的方法和裝置，該信號被送到具有第一數(shù)量的驅(qū)動電路，而每個驅(qū)動電路包括一定數(shù)量具有一個輸入和一個輸出的緩沖器，每個驅(qū)動電路具有一個相應(yīng)的延遲時間，所述的根據(jù)一個信號產(chǎn)生的信號，由一個信號源產(chǎn)生并被送到每個驅(qū)動電路上的一個緩沖器的一個輸入端，其中來自所述信號源的信號以一種方式通過驅(qū)動電路，使得輸出信號相對于來自所述信號源的新號型所具有的總延遲，是每個驅(qū)動電路延遲的總和。
在一個同步數(shù)字系統(tǒng)中，將一個控制或系統(tǒng)時鐘分配到那些進(jìn)行同步操作的電路中。為了相互協(xié)調(diào)這些同步操作，必須將每個功能元件與一個時鐘線相連，其中在窄的范圍之內(nèi)的一個時鐘脈沖波前的變化將與在其它功能元件中產(chǎn)生的相應(yīng)剩余分配的時鐘脈沖波前同時發(fā)生。在一個時鐘線上的時鐘波前與一個相應(yīng)的在另一個時鐘線上的相應(yīng)時鐘波前之間的時差，被稱作時滯并以毫微秒計，其中所述的兩個時鐘脈沖均來自相同的控制或系統(tǒng)時鐘。
由于一個單獨(dú)的控制時鐘不能在一個同步系統(tǒng)中驅(qū)動大數(shù)量的驅(qū)動電路，通過利用每一個驅(qū)動電路都由許多緩沖器構(gòu)成的驅(qū)動電路，可從主時鐘脈沖產(chǎn)生局部時鐘線組。由于在不同驅(qū)動電路的響應(yīng)時間的不同，所以產(chǎn)生了時滯。
在歐洲專利EP-A-0，362，691中引用定義了這樣一種方法和裝置并進(jìn)行了描述。這種已知的裝置包括兩個驅(qū)動電路，通過它們共獲得6個時鐘信號。這6個時鐘信號所具有的一個延遲量為兩個驅(qū)動電路的各延遲的總和或組合。當(dāng)需要附加時鐘信號時必須使用更多的驅(qū)動電路。然而，在該專利文件中，沒有揭示將如何解決這個問題。
一種按該專利文件描述的原理的可能擴(kuò)展是加倍已知的裝置，即使用兩個描述的該種裝置并將每個裝置與時鐘發(fā)生器相連。然而，這種方式意味著來自兩個裝置的時鐘信號將相互地產(chǎn)生一個延遲，該延遲在比在每個裝置中的時鐘信號之間產(chǎn)生的延遲寬得多的范圍內(nèi)變化。
另一個解決這種問題的方法是制造具有遠(yuǎn)多于四個的緩沖器的驅(qū)動電路?，F(xiàn)在的技術(shù)能夠制造出具有三十二個緩沖器的驅(qū)動電路，其中的驅(qū)動電路的時滯保持在一個或幾個毫微秒。當(dāng)同時驅(qū)動幾百個IC電路時，這些已知方案是不能用的，至少帶有適當(dāng)數(shù)量的時鐘電路和適當(dāng)數(shù)量的驅(qū)動電路是不行的。需要將幾個驅(qū)動電路并行聯(lián)接，以便驅(qū)動由許多IC電路產(chǎn)生的高容性負(fù)荷。電路制造者提供了帶匹配電路或特殊時鐘驅(qū)動電路的方案并能夠保證在不同電路之間最小的時滯，雖然該方案在數(shù)以百計IC電路需要同步驅(qū)動時并不是足夠有效的。
本發(fā)明是對前述EP專利描述的原理的改進(jìn)，它是通過在每個驅(qū)動電路上備有一定數(shù)量的緩沖器和使用備用緩沖器來重復(fù)延遲信號來獲得的。更確切地說，在一個驅(qū)動電路中緩沖器的輸出端上延遲了一次的信號，再通過每個剩余的驅(qū)動電路。對于在剩余驅(qū)動電路中每個延遲了一次的信號，重復(fù)這個過程。所有來自驅(qū)動電路的輸出信號將相互地產(chǎn)生一個時滯，該時滯等于每個驅(qū)動電路延遲的和。
本發(fā)明的方法和裝置的特征表述如權(quán)利要求1和權(quán)利要求2。
下面將參考附圖對本發(fā)明進(jìn)行描述，其中

圖1為一個已知的時滯降到最小的電路;
圖2為一個第一發(fā)明電路;
圖3為一個第二發(fā)明電路。
如圖1所示的已知電路包括兩個驅(qū)動電路N1和N2，每個驅(qū)動電路具有九個緩沖器(未示出)。每個緩沖器有一個輸入和輸出。這些輸入和輸出通過線用圖示意表示。驅(qū)動電路N1中的延遲用δ1表示，而驅(qū)動電路N2中的延遲用δ2表示。制造者應(yīng)保證在每個驅(qū)動電路中的延遲要達(dá)到最大額定時間。一種具有十個緩沖器的型號為74ABT827的驅(qū)動電路典型的最大延遲時間為4.8毫微秒。一個時鐘脈沖(未示出)到達(dá)線1，然后通過線2分配到兩個驅(qū)動電路N1和N2的每個驅(qū)動電路中的每一個緩沖器的輸入端。時鐘信號以一個相對于時間t0的延遲時間δ1在驅(qū)動電路N1的該緩沖器的輸出端出現(xiàn)，其中t0為時鐘脈沖到達(dá)輸入端的時間。延遲的時鐘脈沖通過線3送到驅(qū)動電路N2的緩沖器的并行連接輸入端。這樣，時鐘信號在經(jīng)過延遲時間為δ1+δ2的延遲后出現(xiàn)在相應(yīng)的輸出端。在線1的時鐘信號通過線2也送到驅(qū)動電路N2中的一個緩沖器的輸入端。時鐘信號在經(jīng)過δ2的延遲后在該緩沖器的輸出端出現(xiàn)，然后通過線4送到驅(qū)動電路N1中剩余的八個緩沖器的并行連接的輸入端。在所述八條線上延遲的時鐘脈沖信號，經(jīng)過在驅(qū)動電路N1中的最后一次延遲先出現(xiàn)在驅(qū)動電路N1的緩沖器的輸出端，其時鐘信號的總延遲為δ1+δ2，即與從驅(qū)動電路N2的輸出信號具有同樣的延遲。這種方法保證了所有離開兩個驅(qū)動電路N1和N2的時鐘信號之間為一個δ1+δ2的時滯或相互延遲時間。
圖2表示了一種發(fā)明裝置，其中使用了三個驅(qū)動電路N1、N2和N3。相對于圖1所示的電路而言，獲得了大量的同步時鐘信號并且該信號相互間具有一個與各驅(qū)動電路延遲之和相等的時間延遲，在這種情況下為δ1+δ2+δ3，其中δ1為驅(qū)動電路N1的延遲，δ2為驅(qū)動電路N2的延遲，而δ3為驅(qū)動電路N3的延遲。每個驅(qū)動電路N1-N3包括P個緩沖器(未示出)，并且每個緩沖器具有一個輸入和一個輸出。在這些緩沖器中的M個緩沖器是用來處理線1上的時鐘信號，其處理方式將在下面進(jìn)行詳細(xì)描述。更確切地說，具有N-1個緩沖器，其中N是一個整數(shù)，用來表示驅(qū)動器的數(shù)量。因此，M＝N-1。在圖2的實施例中，N＝3，而M＝2。在驅(qū)動電路N1-N3的每一個中剩下的P-M個備用緩沖器的輸入以圖示的方式相互并聯(lián)。在每一驅(qū)動電路中M個備用的緩沖器的輸入?yún)⒖糓1，M2。驅(qū)動電路和備用的緩沖器按下面順序編號，以便簡化表達(dá)。然而，對于本發(fā)明一個順序編號并不是必須的。
在線1上的時鐘信號通過線5、6和7分配到每個驅(qū)動電路N1-N3，以便信號進(jìn)入每個驅(qū)動電路中緩沖器M1的輸入端。
在延遲δ1后到達(dá)第一驅(qū)動電路N1中緩沖器M1的輸出端的時鐘信號，通過線8傳送到第二驅(qū)動電路N2中第二緩沖器M2的輸入端。時鐘信號在到達(dá)緩沖器M2的輸出端前又延遲了δ2。用線9將緩沖器M2的輸出端連接到所述第三驅(qū)動電路N3上P-M個并行連接輸入端的并行連接輸入端。在到達(dá)剩余的P-M個緩沖器的各輸出端前，延遲了δ1+δ2的時鐘信號在驅(qū)動電路N3的剩余非備用P-M個緩沖器中產(chǎn)生最后一個延遲δ3?？拷?qū)動電路N3的箭頭表示了這些輸出信號，其相對延遲時間為δ1+δ2+δ3。
對于在線6上的時鐘信號也進(jìn)行相同的過程。具體說就是，用線10將第二驅(qū)動電路N2中第一緩沖器的輸出端與第三驅(qū)動電路N3中第二緩沖器的輸入連在一起。延遲了δ2+δ3的時鐘信號現(xiàn)在從驅(qū)動電路N3中第二緩沖器的輸出端輸出。線11將第三驅(qū)動電路N3中第二緩沖器的輸出與第一驅(qū)動電路N1中緩沖器的P-M個并行連接的輸入端相連接，其中延遲了δ2+δ3的時鐘信號又經(jīng)過最后一個延遲δ1，以便樸相互延遲了δ1+δ2+δ3的輸出信號出現(xiàn)在剩余的P-M個緩沖器上，這些P-M個輸出信號在N1用箭頭表示。
對于在線7上的時鐘信號也重復(fù)相同的過程，時鐘信號到達(dá)第三驅(qū)動電路N3中第一緩沖器M1的輸入端。線12將第一緩沖器的輸出與第一驅(qū)動電路N1中第二緩沖器M2的輸入端相連。這樣，在第二緩沖器輸出端的時鐘信號延遲了δ3+δ1。線13將第一驅(qū)動電路N1中第二緩沖器M2的輸出與第二驅(qū)動電路N2中剩余緩沖器的P-M個并行連接輸入端相連接。在該第二驅(qū)動電路中，二次延遲的信號經(jīng)過最后的一個延遲，以便相對延遲了δ3+δ2+δ1的P_M個輸出信號出現(xiàn)在第二驅(qū)動電路N2的剩余P-M輸出端。
從上述過程顯而易見，相對延遲或時滯為δ1+δ2+δ3的時鐘信號，出現(xiàn)在驅(qū)動電路N1、N2和N3的每一個的P-M個輸出端上。
在圖2中，驅(qū)動電路N1，N2和N3以線性的行排列，一個跟著一個。然而，在一個替換的實施例中，驅(qū)動電路N1、N2和N3可按旋轉(zhuǎn)對稱的關(guān)系布置，以便使線5、6和7相互具有相同的長度，而且使線8、9、10、11和12也基本上是等長的。這種性質(zhì)的旋轉(zhuǎn)對稱裝置的例子如圖3所示，驅(qū)動電路的數(shù)量為四。
在圖3實施例的情況下，驅(qū)動電路的個數(shù)為N＝4，由此備用緩沖器的個數(shù)為N-1＝M＝3。M個備用緩沖器在驅(qū)動電路N1、N2、N3和N4的每一個中按順序編號為M1、M2和M3。在線1上的時鐘信號通過線14、15、16和17分配到4個驅(qū)動電路的每一個上的第一緩沖器的輸入端。驅(qū)動電路N1具有一個延遲δ1，驅(qū)動電路N2為δ2，驅(qū)動電路N3為δ3，驅(qū)動電路N4為δ4。由線18將第一驅(qū)動電路N1中第一緩沖器M1的輸出端與第二驅(qū)動電路N2中第二緩沖器的輸入端相連。由線19將第二驅(qū)動電路N2中第二緩沖器的輸出端與驅(qū)動電路N3中第三緩沖器的輸入端相連。在第三緩沖器的輸出端的時鐘信號因而將具有δ1+δ2+δ3的延遲時間。將第三驅(qū)動電路中第三緩沖器的輸出端與剩余P-M個緩沖器輸入的并行連接輸入端相連，這里，延遲了三次的時鐘信號在到達(dá)所述P-M個緩沖器的輸出端前又經(jīng)過了一個最后延遲δ4，這時的時鐘信號的相互延遲時間為δ1+δ2+δ3+δ4。
第二驅(qū)動電路N2中第一緩沖器的輸出與第三驅(qū)動電路N3中第三緩沖器的輸入端相連。將第三驅(qū)動電路N3中第二緩沖器的輸出與第四驅(qū)動電路N4中第三緩沖器的輸入端相連，而將來自驅(qū)動電路N4中第三緩沖器的輸出送到第一驅(qū)動電路N1中并行連接的剩余緩沖器。這樣，相互延遲了δ2+δ3+δ4+δ1的時鐘信號出現(xiàn)在第一驅(qū)動電路N1的P-M個輸出端。
上面描述的連接過程同樣也適用于在線16上的相應(yīng)的時鐘信號，其中驅(qū)動電路N3中的第一緩沖器M1與第四驅(qū)動電路N4中第二緩沖器的輸入相連，如此進(jìn)行，直到延遲了δ3+δ4+δ1的時鐘信號送到第二驅(qū)動電路N2的并行連接的輸入端。這樣，相互延遲了δ3+δ4+δ1+δ2的時鐘信號，即與驅(qū)動電路N4和N1的輸入信號有相同程度的延時的時鐘信號出現(xiàn)在驅(qū)動電路N2的剩余P-M個輸出端上。
上面描述的連接過程也適用于在線17上的相應(yīng)的時鐘信號。這樣，延遲了δ4+δ1+δ2的時鐘信號在經(jīng)過驅(qū)動電路N3中一個最后的延遲δ3前被送到第三驅(qū)動電路N3的并行連接的輸入端。由此，相互延遲量等于δ1+δ2+δ3+δ4的時鐘信號現(xiàn)也將出現(xiàn)在第三驅(qū)動電路N3的P-M個輸出端上。
由上述顯而易見，在四個驅(qū)動電路上的N-(P-M)個輸出信號都具有δ1+δ2+δ3+δ4的相互延遲的時間。
顯然，所描述的原理可適用于將N個所需數(shù)目的驅(qū)動電路連接到一起。通過在每個驅(qū)動電路中備用的N-1個緩沖器，時鐘信號在經(jīng)過最后一次延遲前為在N-2個驅(qū)動器的每一個中分別順序延遲準(zhǔn)備。在第N次延遲時，即最后或最終延遲時，經(jīng)過N-1次延遲的時鐘信號經(jīng)過一個延遲，使得時鐘信號總的延遲等于N個驅(qū)動電路的各延遲之和。對于在剩余的N-1個驅(qū)動電路的每一個的第一緩沖器上的各時鐘信號也進(jìn)行同樣的過程。
在圖2和圖3所示的例子中將緩沖器順序編號的，這樣，其輸出例如驅(qū)動電路中第二緩沖器的輸出與接著的驅(qū)動電路中第三緩沖器的輸入相連。然而，很清楚的是并不是必須需要這種情況，這是由于只要將所述第二緩沖器的輸出與接著的驅(qū)動電路中任一緩沖器的輸入端相連就足夠了，當(dāng)然，必要的條件是，來自前面的驅(qū)動電路的時鐘信號要經(jīng)過一個后面驅(qū)動電路中緩沖器的延遲。換句話說，對于一個驅(qū)動電路和任意驅(qū)動電路的緩沖器之間的順序是可以改變的。
在圖2和圖3例子的情況下，驅(qū)動電路是順序編號的，使得一個時鐘信號通過，例如通過驅(qū)動電路N2到驅(qū)動電路N3。然而，很容易理解的是例如也可以使時鐘信號從驅(qū)動電路N2到驅(qū)動電路N4并從驅(qū)動電路N4回到驅(qū)動電路N3，再從驅(qū)動電路N3到驅(qū)動電路N1。
對于本發(fā)明重要的一點是，在一個包括N個驅(qū)動電路的裝置中，來自時鐘信號源的時鐘信號將分配到每個驅(qū)動電路上，并且每個時鐘信號隨后要以使得所述信號將在每個驅(qū)動電路上最多經(jīng)過一次延遲的方式通過每個剩余的驅(qū)動電路。
從上面的描述可看到，P是一個任何需要值的整數(shù)。另一方面，M是所使用的驅(qū)動電路的數(shù)量，而備用緩沖器的數(shù)量將由所使用的驅(qū)動電路的數(shù)目給出。
在具有P個緩沖器的N個驅(qū)動電路相互連接時，這時的時鐘信號的數(shù)目為N(P-N+1)。當(dāng)驅(qū)動電路N為(P+1)/2時，獲得了來自一個結(jié)構(gòu)的最大時鐘信號數(shù)。
很清楚，在下面的權(quán)力要求的范圍之內(nèi)可用很多方式修改和改變上面描述和圖示的本發(fā)明的實施例。
權(quán)利要求
1.一種確保在從第一數(shù)目(N)的驅(qū)動電路的輸出端輸出的信號之間最小時差的方法，每個驅(qū)動電路包括第二數(shù)目(P)的緩沖器，其中每一個緩沖器都具有一個輸入和輸出，每個驅(qū)動電路具有相應(yīng)的時間延遲(δ1、δ2)，用于響應(yīng)來自一個信號源的到達(dá)每個驅(qū)動電路的一個緩沖器的輸入端的信號，其中來自所述信號源的信號以這樣一個方式通過驅(qū)動電路以使得相對于來自所述信號源的信號，輸出信號將具有一個等于各驅(qū)動電路中延遲之和的總延遲，其特征在于-在每個驅(qū)動電路中備有N-1個緩沖器并在每個所述備用的緩沖器中以這樣一種方式重復(fù)地延遲源信號，以便將所述信號在每個N-1個不同驅(qū)動電路中順序延遲，其中N是一個大于2的整數(shù)；-用一種已知的方法將在每個驅(qū)動電路上剩余末用的N-(N-1)個緩沖器的輸入端并行連接起來；-將經(jīng)過N-1步延遲的信號經(jīng)過一個最后的延遲，所述信號分別加在一個相應(yīng)的所述驅(qū)動電路上，更確切地說是加在所述的并行連接的輸入端，由此在所有驅(qū)動電路上所述剩余P-(N-1)個緩沖器輸出端上輸出的信號具有一個相對延遲，該相對延遲等于所述的總和(δ1+δ2+δ3+δ4…+δN)。
2.一種確保在從第一數(shù)目(N)的驅(qū)動電路輸出的信號之最小時差的裝置，每個驅(qū)動電路包括每二數(shù)目(P)的緩沖器其中每一個緩沖器具有一個輸入和一個輸出，每個所述驅(qū)動電路具有一個相應(yīng)的延遲時間(δ1，δ2)，用于響應(yīng)來自一個信號源的到達(dá)每個驅(qū)動電路的一個緩沖器的輸入端的信號，所述源信號與每個所述驅(qū)動電路相連并以這樣一種方式通過剩余的驅(qū)動電路，以便于輸出信號相對于源信號具有一個等于在每個驅(qū)動電路中延遲之和的總延遲，所述驅(qū)動電路是按順序編號的，其特征在于(a).在每個驅(qū)動電路中備有也按順序編號的第三數(shù)目(M)的緩沖器，其中第三數(shù)目(M)是N-1，其中來自信號源的信號加在第個所述第一數(shù)目(N)的驅(qū)動電路中第一緩沖器(N1)的輸入端，其在每個第一緩沖器的輸出端上的相應(yīng)的輸出信號被延遲了一次;(b)來自第一驅(qū)動電路(N1)中第一緩沖器(M1)的延遲了一次的輸出信號加在第二驅(qū)動電路(N2)中第二緩沖器(M2)的輸入端，并且在所述第二驅(qū)動電路中經(jīng)過了一個第二次延遲;(c)經(jīng)過第二次延遲的輸出信號或者延遲了相應(yīng)次數(shù)的信號重復(fù)上述連接步驟(b)從一個前面驅(qū)動電路中一個緩沖器的輸出端到一個后面驅(qū)動器中一個緩沖器的輸入端，一直到信號被延遲了N-1次為止;(d)在倒數(shù)第二個驅(qū)動電路(N-1)中第M個緩沖器的輸出與最后驅(qū)動電路(N)中并行連接的輸入端相連接;(e)對于每個剩余的所述第一緩沖器的輸出重復(fù)連接步驟(b)、(c)和(d)。
3.如權(quán)力要求2所述的裝置，其特征在于驅(qū)動器之間的順序可交換;而且緩沖器的順序可交換。
4.如權(quán)力要求3所述的裝置，其特征在于驅(qū)動電路是旋轉(zhuǎn)對稱地布置在一個線路板上;而在用于產(chǎn)生所述延遲的緩沖器之間連接的導(dǎo)線也是對稱的。
5.如權(quán)力要求4所述的裝置，其特征在于最大的輸出信號的數(shù)量是(P+1)/2。
6.如權(quán)力要求5所述的裝置，其特征在于信號是一個時鐘信號。
全文摘要
一種在數(shù)字同步系統(tǒng)中將時滯降低到最小的方法和裝置。該裝置包括N個驅(qū)動電路，每個驅(qū)動電路有P個緩沖器，而每個緩沖器具有一個輸入和一個輸出。每個驅(qū)動電路具有一個δ
文檔編號H03K5/00GK1093180SQ9311996
公開日1994年10月5日 申請日期1993年12月22日 優(yōu)先權(quán)日1992年12月22日
發(fā)明者P·A·霍爾姆堡 申請人:艾利森電話股份有限公司