本申請涉及ad同步，具體涉及一種實(shí)現(xiàn)多通道ad幅值校準(zhǔn)和相位補(bǔ)償?shù)南到y(tǒng)。

背景技術(shù)：

1、隨著科學(xué)技術(shù)的快速發(fā)展以及傳感器技術(shù)和通信技術(shù)的發(fā)展，數(shù)據(jù)采集系統(tǒng)已廣泛應(yīng)用于航天、軍事、工業(yè)、醫(yī)療等各個領(lǐng)域，尤其在高精度產(chǎn)品的檢測和監(jiān)控項(xiàng)目中發(fā)揮著至關(guān)重要的作用。在散射計(jì)數(shù)字處理系統(tǒng)中，需要多通道adc電路來對數(shù)據(jù)進(jìn)行采樣。在該系統(tǒng)中，需要對adc采集后的數(shù)據(jù)進(jìn)行數(shù)字下變頻、脈沖壓縮和波束合成等處理。然而，由于采樣電路的路數(shù)很多，各個adc通道由于布線差異、時鐘誤差等環(huán)境因素的影響，導(dǎo)致了adc通道之間出現(xiàn)一致性問題，特別是當(dāng)存在多片adc芯片并行工作時，會出現(xiàn)兩種不同的通道差異：一種是同一片adc的兩路采集電路之間的差異，另一種是不同片adc采集電路之間的差異。這種差異會增大后期信號處理的誤差，降低整個系統(tǒng)的精度。因此采樣通道一致性是一個非常重要的問題。

2、在實(shí)際工程應(yīng)用中，要求采集系統(tǒng)具有高速率、高精度、實(shí)時處理、系統(tǒng)穩(wěn)定性好和通道數(shù)量多等特點(diǎn)。但是，傳統(tǒng)的數(shù)據(jù)采集方案多數(shù)以arm處理器(advanced?riscmachine，arm)或數(shù)字信號處理器(digital?signal?processing，dsp)作為控制核心，并不能有效解決高速數(shù)據(jù)采集處理中實(shí)時性和同步性的技術(shù)難題，且難以實(shí)現(xiàn)多通道ad同步采集。

3、針對以上問題，本領(lǐng)域技術(shù)人員一直在尋求解決方法。

技術(shù)實(shí)現(xiàn)思路

1、本申請要解決的技術(shù)問題在于，針對上述現(xiàn)有技術(shù)的缺陷，提供一種實(shí)現(xiàn)多通道ad幅值校準(zhǔn)和相位補(bǔ)償?shù)南到y(tǒng)。

2、為了實(shí)現(xiàn)上述目的，本申請是通過如下的技術(shù)方案來實(shí)現(xiàn)：

3、本申請?zhí)峁┮环N實(shí)現(xiàn)多通道ad幅值校準(zhǔn)和相位補(bǔ)償?shù)南到y(tǒng)，包括：

4、用于輸出校準(zhǔn)信號的信號源，

5、用于輸出原始信號數(shù)據(jù)的ad采集卡，

6、用于根據(jù)所述校準(zhǔn)信號對所述原始信號數(shù)據(jù)進(jìn)行校準(zhǔn)的fpga板；

7、所述信號源與所述ad采集卡、所述fpga板電性連接；

8、所述ad采集卡設(shè)置于所述fpga板，包括多個ad芯片，所述ad芯片通過io接口與所述fpga板連接；

9、所述fpga板用于根據(jù)所述校準(zhǔn)信號對所述原始信號數(shù)據(jù)進(jìn)行校準(zhǔn)同步；

10、其中，所述fpga板包括至少兩路處理單元，所述處理單元包括第二數(shù)據(jù)分配器、fft算法模塊、ad數(shù)據(jù)運(yùn)算模塊、ad數(shù)據(jù)處理模塊、ad封包模塊；

11、所述第二數(shù)據(jù)分配器用于將所述原始信號數(shù)據(jù)輸出為多個所述原始信號數(shù)據(jù)；

12、所述fft算法模塊用于根據(jù)所述原始信號數(shù)據(jù)和所述校準(zhǔn)信號輸出校準(zhǔn)系數(shù)；

13、所述ad數(shù)據(jù)運(yùn)算模塊用于將所述校準(zhǔn)系數(shù)賦予對應(yīng)ad通道的所述原始信號數(shù)據(jù)以獲取幅值校準(zhǔn)數(shù)據(jù)；

14、所述ad數(shù)據(jù)處理模塊用于根據(jù)所述幅值校準(zhǔn)數(shù)據(jù)獲取相位補(bǔ)償參數(shù)；

15、所述ad封包模塊用于根據(jù)所述相位補(bǔ)償參數(shù)對多個所述幅值校準(zhǔn)數(shù)據(jù)進(jìn)行重新排序?qū)R以獲取多個同步數(shù)據(jù)，以及將所述同步數(shù)據(jù)處理為封包數(shù)據(jù)并輸出。

16、可選地，所述信號源包括相位校準(zhǔn)信號源、第一數(shù)據(jù)分配器、多個傳感器、多個數(shù)據(jù)選擇器；

17、所述相位校準(zhǔn)信號源與所述第一數(shù)據(jù)分配器電性連接，所述傳感器與對應(yīng)的所述數(shù)據(jù)選擇器電性連接；

18、所述相位校準(zhǔn)信號源用于輸出校準(zhǔn)信號；

19、所述第一數(shù)據(jù)分配器用于將所述校準(zhǔn)信號輸出為多個所述校準(zhǔn)信號；

20、所述傳感器用于采集電壓模擬信號并將所述電壓模擬信號輸出至對應(yīng)的所述數(shù)據(jù)選擇器；

21、所述數(shù)據(jù)選擇器用于選擇輸出所述校準(zhǔn)信號、所述電壓模擬信號中任一項(xiàng)至所述ad采集卡。

22、可選地，所述fpga板還包括校準(zhǔn)切換控制電路和多路信號模擬電路，所述校準(zhǔn)切換控制電路用于控制所述相位校準(zhǔn)信號源連接至所述信號模擬電路；

23、所述信號模擬電路用于將所述信號源輸出的模擬信號變換為多個變化數(shù)據(jù)；

24、所述ad采集卡還用于將多個所述變化數(shù)據(jù)轉(zhuǎn)換為多個所述原始信號數(shù)據(jù)；

25、所述fft算法模塊還用于根據(jù)所述校準(zhǔn)信號和所述原始信號數(shù)據(jù)獲取所述校準(zhǔn)系數(shù)。

26、可選地，所述信號模擬電路包括阻抗變換電路、信號調(diào)理及濾波電路；

27、所述阻抗變換電路與所述信號源、所述信號調(diào)理及濾波電路電性連接，所述信號調(diào)理及濾波電路與所述ad芯片電性連接；

28、所述阻抗變換電路用于將進(jìn)入該電路的信號輸入阻抗變?yōu)楦咦钁B(tài)；

29、所述信號調(diào)理及濾波電路用于調(diào)整進(jìn)入該電路的信號幅值和噪聲。

30、可選地，所述校準(zhǔn)切換控制電路包括多個并聯(lián)的開關(guān)；

31、所述開關(guān)的一端與所述相位校準(zhǔn)信號源連接，所述開關(guān)的另一端與所述阻抗變換電路電性連接。

32、可選地，所述fpga板還包括ram控制器；所述ram控制器與所述第二數(shù)據(jù)分配器電性連接，用于將所述原始信號數(shù)據(jù)的ad時鐘域轉(zhuǎn)換為fpga時鐘域。

33、可選地，所述處理單元還包括第二次級數(shù)據(jù)分配器，所述第二次級數(shù)據(jù)分配器的輸入端與所述第二數(shù)據(jù)分配器電性連接，所述第二次級數(shù)據(jù)分配器的第一輸出端與所述ram控制器電性連接，所述第二次級數(shù)據(jù)分配器的第二輸出端與所述fft算法模塊連接。

34、可選地，所述fpga板還包括ddr控制器、rgmii控制器，所述ddr控制器與所述rgmii控制器電性連接；

35、所述ddr控制器用于將所述封包數(shù)據(jù)存儲于外接ddr芯片，以及將所述封包數(shù)據(jù)輸出至所述rgmii控制器；

36、所述rgmii控制器包括rgmii接口，所述rgmii接口用于將所述封包數(shù)據(jù)輸出至外接通信芯片。

37、可選地，所述系統(tǒng)還包括arm處理器、顯示器；所述arm處理器與所述fpga板、所述顯示器電性連接，用于將所述fpga板輸出的所述封包數(shù)據(jù)解包為多個同步數(shù)據(jù)，并將所述同步數(shù)據(jù)輸出至顯示器顯示。

38、可選地，所述ad芯片包括復(fù)位管腳、ad模數(shù)轉(zhuǎn)換開始管腳、ad模數(shù)轉(zhuǎn)換結(jié)束管腳，所述fpga板還包括晶振；

39、所述晶振用于提供fpga輸入時鐘源，所述fpga板還用于根據(jù)所述晶振控制所述復(fù)位管腳、所述ad模數(shù)轉(zhuǎn)換開始管腳、所述ad模數(shù)轉(zhuǎn)換結(jié)束管腳進(jìn)行時序同步。

40、本申請?zhí)峁┝艘环N實(shí)現(xiàn)多通道ad幅值校準(zhǔn)和相位補(bǔ)償?shù)南到y(tǒng)，利用fpga可以實(shí)現(xiàn)多通道ad同步采集，且精度高，效率好。

41、為讓本申請的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。

技術(shù)特征：

1.一種實(shí)現(xiàn)多通道ad幅值校準(zhǔn)和相位補(bǔ)償?shù)南到y(tǒng)，其特征在于，包括：

2.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述信號源包括相位校準(zhǔn)信號源、第一數(shù)據(jù)分配器、多個傳感器、多個數(shù)據(jù)選擇器；

3.如權(quán)利要求2所述的系統(tǒng)，其特征在于，所述fpga板還包括校準(zhǔn)切換控制電路和多路信號模擬電路，所述校準(zhǔn)切換控制電路用于控制所述相位校準(zhǔn)信號源連接至所述信號模擬電路；

4.如權(quán)利要求3所述的系統(tǒng)，其特征在于，所述信號模擬電路包括阻抗變換電路、信號調(diào)理及濾波電路；

5.如權(quán)利要求4所述的系統(tǒng)，其特征在于，所述校準(zhǔn)切換控制電路包括多個并聯(lián)的開關(guān)；

6.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述fpga板還包括ram控制器；所述ram控制器與所述第二數(shù)據(jù)分配器電性連接，用于將所述原始信號數(shù)據(jù)的ad時鐘域轉(zhuǎn)換為fpga時鐘域。

7.如權(quán)利要求6所述的系統(tǒng)，其特征在于，所述處理單元還包括第二次級數(shù)據(jù)分配器，所述第二次級數(shù)據(jù)分配器的輸入端與所述第二數(shù)據(jù)分配器電性連接，所述第二次級數(shù)據(jù)分配器的第一輸出端與所述ram控制器電性連接，所述第二次級數(shù)據(jù)分配器的第二輸出端與所述fft算法模塊連接。

8.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述fpga板還包括ddr控制器、rgmii控制器，所述ddr控制器與所述rgmii控制器電性連接；

9.如權(quán)利要求8所述的系統(tǒng)，其特征在于，所述系統(tǒng)還包括arm處理器、顯示器；所述arm處理器與所述fpga板、所述顯示器電性連接，用于將所述fpga板輸出的所述封包數(shù)據(jù)解包為多個同步數(shù)據(jù)，并將所述同步數(shù)據(jù)輸出至顯示器顯示。

10.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述ad芯片包括復(fù)位管腳、ad模數(shù)轉(zhuǎn)換開始管腳、ad模數(shù)轉(zhuǎn)換結(jié)束管腳，所述fpga板還包括晶振；

技術(shù)總結(jié)
本申請涉及一種實(shí)現(xiàn)多通道AD幅值校準(zhǔn)和相位補(bǔ)償?shù)南到y(tǒng)，系統(tǒng)包括信號源、AD采集卡、FPGA板；所述信號源與所述AD采集卡、所述FPGA板連接，用于輸出校準(zhǔn)信號；所述AD采集卡與所述FPGA板連接，包括多個AD芯片，用于輸出原始信號數(shù)據(jù)；所述FPGA板用于根據(jù)所述校準(zhǔn)信號對所述原始信號數(shù)據(jù)進(jìn)行校準(zhǔn)同步。本申請的方案，利用FPGA板可以實(shí)現(xiàn)多通道AD同步采集，且精度高，效率好。

技術(shù)研發(fā)人員：寇強(qiáng)
受保護(hù)的技術(shù)使用者：上海傲顯科技有限公司
技術(shù)研發(fā)日：20240416
技術(shù)公布日：2024/12/30