本發(fā)明涉及半導(dǎo)體器件，尤其涉及一種nand閃存存儲(chǔ)裝置及電子設(shè)備。

背景技術(shù)：

1、隨著nand?閃存存儲(chǔ)器的半導(dǎo)體器件集成度的增加和器件尺寸的減小，滿足器件操作所需的電容器的靜電容量變得越來越困難。

2、當(dāng)前隨著芯片尺寸的減小和存儲(chǔ)器件集成度的增加，需要更多容量的電容器，即需要在既定的面積內(nèi)增加電容器的電容值，而現(xiàn)有技術(shù)中如要在特定的電路領(lǐng)域內(nèi)實(shí)現(xiàn)所需性能的電容器則會(huì)增加電容器所占的面積，從而導(dǎo)致芯片尺寸增大的問題。

3、因此，如何提供一種在既定的面積提升電容器的靜電容量以實(shí)現(xiàn)所需性能的電容器成為本領(lǐng)域技術(shù)人員亟待解決的技術(shù)問題。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明提供了一種nand閃存存儲(chǔ)裝置及電子設(shè)備，解決相關(guān)技術(shù)中存在的無法在既定的面積內(nèi)提升電容器的靜電容量的問題。

2、作為本發(fā)明的第一個(gè)方面，提供一種nand閃存存儲(chǔ)裝置，其中，包括：

3、半導(dǎo)體襯底，所述半導(dǎo)體襯底被劃分為存儲(chǔ)區(qū)域和外圍區(qū)域，所述存儲(chǔ)區(qū)域用于形成存儲(chǔ)單元，所述外圍區(qū)域用于形成外圍電路，所述外圍電路用于驅(qū)動(dòng)所述存儲(chǔ)單元的工作；

4、所述外圍電路包括形成在所述半導(dǎo)體襯底上的多個(gè)混合晶體管塊結(jié)構(gòu)，每個(gè)混合晶體管塊結(jié)構(gòu)均包括第一導(dǎo)電類型晶體管區(qū)域和第二導(dǎo)電類型晶體管區(qū)域；

5、所述第一導(dǎo)電類型晶體管區(qū)域包括第一導(dǎo)電類型晶體管結(jié)構(gòu)和第一導(dǎo)電類型晶體管寄生結(jié)構(gòu)，所述第二導(dǎo)電類型晶體管區(qū)域包括第二導(dǎo)電類型晶體管結(jié)構(gòu)和第二導(dǎo)電類型晶體管寄生結(jié)構(gòu)，所述第一導(dǎo)電類型晶體管結(jié)構(gòu)與所述第二導(dǎo)電類型晶體管結(jié)構(gòu)對(duì)稱設(shè)置，所述第一導(dǎo)電類型晶體管寄生結(jié)構(gòu)與所述第二導(dǎo)電類型晶體管結(jié)構(gòu)對(duì)稱設(shè)置，所述第一導(dǎo)電類型晶體管結(jié)構(gòu)和所述第一導(dǎo)電類型晶體管寄生結(jié)構(gòu)共用相同的第二導(dǎo)電類型電極有源層，所述第二導(dǎo)電類型晶體管結(jié)構(gòu)和所述第二導(dǎo)電類型晶體管寄生結(jié)構(gòu)共用相同的第一導(dǎo)電類型電極有源層；

6、所述第一導(dǎo)電類型晶體管結(jié)構(gòu)在連接電壓時(shí)能夠形成第一組電容結(jié)構(gòu)，所述第一導(dǎo)電類型晶體管寄生結(jié)構(gòu)在連接電壓時(shí)能夠形成第一組寄生電容結(jié)構(gòu)，所述第一組電容結(jié)構(gòu)的電容容量與所述第一組寄生電容結(jié)構(gòu)的電容容量形成為第一導(dǎo)電類型晶體管區(qū)域的電容容量；

7、所述第二導(dǎo)電類型晶體管結(jié)構(gòu)在連接電壓時(shí)能夠形成第二組電容結(jié)構(gòu)，所述第二導(dǎo)電類型晶體管寄生結(jié)構(gòu)在連接電壓時(shí)能夠形成第二組寄生電容結(jié)構(gòu)，所述第二組電容結(jié)構(gòu)的電容容量與所述第二組寄生電容結(jié)構(gòu)的電容容量形成為第二導(dǎo)電類型晶體管區(qū)域的電容容量。

8、進(jìn)一步地，所述第一導(dǎo)電類型晶體管結(jié)構(gòu)包括形成在所述半導(dǎo)體襯底上的第二導(dǎo)電類型電極有源層、形成在所述第二導(dǎo)電類型電極有源層表面且朝向所述第二導(dǎo)電類型電極有源層內(nèi)部延伸的第一導(dǎo)電類型第一輸入輸出電極層，以及形成在所述第二導(dǎo)電類型電極有源層上的第一控制電極層；

9、所述第一導(dǎo)電類型晶體管寄生結(jié)構(gòu)包括形成在所述半導(dǎo)體襯底上的第二導(dǎo)電類型電極有源層、形成在所述第二導(dǎo)電類型電極有源層表面且朝向所述第二導(dǎo)電類型電極有源層內(nèi)部延伸的第二導(dǎo)電類型第一輸入輸出電極層，以及形成在所述第二導(dǎo)電類型電極有源層上的第二控制電極層；

10、所述第二導(dǎo)電類型晶體管結(jié)構(gòu)包括形成在所述半導(dǎo)體襯底上的第一導(dǎo)電類型電極有源層、形成在所述第一導(dǎo)電類型電極有源層表面且朝向所述第一導(dǎo)電類型電極有源層內(nèi)部延伸的第二導(dǎo)電類型第二輸入輸出電極層，以及形成在所述第一導(dǎo)電類型電極有源層上的第一控制電極層；

11、所述第二導(dǎo)電類型晶體管寄生結(jié)構(gòu)包括形成在所述半導(dǎo)體襯底上的第一導(dǎo)電類型電極有源層、形成在所述第一導(dǎo)電類型電極有源層表面且朝向所述第一導(dǎo)電類型電極有源層內(nèi)部延伸的第一導(dǎo)電類型第二輸入輸出電極層，以及形成在所述第一導(dǎo)電類型電極有源層上的第二控制電極層。

12、進(jìn)一步地，所述第二導(dǎo)電類型電極有源層分別形成為所述第一導(dǎo)電類型晶體管結(jié)構(gòu)的第二導(dǎo)電類型第一bulk電極端子和所述第一導(dǎo)電類型晶體管寄生結(jié)構(gòu)的第二導(dǎo)電類型第二bulk電極端子；

13、所述第一導(dǎo)電類型第一輸入輸出電極層形成為所述第一導(dǎo)電類型晶體管結(jié)構(gòu)的第一導(dǎo)電類型第一源電極端子和第一導(dǎo)電類型第一漏電極端子，所述第二導(dǎo)電類型電極有源層上的第一控制電極層形成為所述第一導(dǎo)電類型晶體管結(jié)構(gòu)的控制柵電極端子；

14、所述第二導(dǎo)電類型第一輸入輸出電極層形成為所述第一導(dǎo)電類型晶體管寄生結(jié)構(gòu)的第二導(dǎo)電類型第一源電極端子和第二導(dǎo)電類型第一漏電極端子，所述第二導(dǎo)電類型電極有源層上的第二控制電極層形成為所述第一導(dǎo)電類型晶體管寄生結(jié)構(gòu)的控制柵電極端子。

15、進(jìn)一步地，當(dāng)所述第一導(dǎo)電類型晶體管結(jié)構(gòu)和所述第一導(dǎo)電類型晶體管寄生結(jié)構(gòu)均連接電壓時(shí)：

16、所述第一導(dǎo)電類型第一源電極端子與所述第一導(dǎo)電類型晶體管結(jié)構(gòu)的控制柵電極端子之間、第一導(dǎo)電類型第一漏電極端子與所述第一導(dǎo)電類型晶體管結(jié)構(gòu)的控制柵電極端子之間以及所述第二導(dǎo)電類型第一bulk電極端子與第一導(dǎo)電類型晶體管結(jié)構(gòu)的控制柵電極端子之間均形成電壓差以生成第一組電容結(jié)構(gòu)；

17、所述第二導(dǎo)電類型第一源電極端子與所述第一導(dǎo)電類型晶體管寄生結(jié)構(gòu)的控制柵電極端子之間、第二導(dǎo)電類型第一漏電極端子與所述第一導(dǎo)電類型晶體管寄生結(jié)構(gòu)的控制柵電極端子之間以及所述第二導(dǎo)電類型第二bulk電極端子與所述第一導(dǎo)電類型晶體管寄生結(jié)構(gòu)的控制柵電極端子之間均形成電壓差以生成第一組寄生電容結(jié)構(gòu)。

18、進(jìn)一步地，所述第一導(dǎo)電類型第一源電極端子、第一導(dǎo)電類型第一漏電極端子以及所述第二導(dǎo)電類型第一bulk電極端子均連接高電平電壓，所述第一導(dǎo)電類型晶體管結(jié)構(gòu)的控制柵電極端子連接低電平電壓；

19、所述第二導(dǎo)電類型第一源電極端子、第二導(dǎo)電類型第一漏電極端子以及第二導(dǎo)電類型第二bulk電極端子均連接低電平電壓，所述第一導(dǎo)電類型晶體管寄生結(jié)構(gòu)的控制柵電極端子連接高電平電壓。

20、進(jìn)一步地，所述第一導(dǎo)電類型電極有源層分別形成為所述第二導(dǎo)電類型晶體管結(jié)構(gòu)的第一導(dǎo)電類型第一bulk電極端子和所述第二導(dǎo)電類型晶體管結(jié)構(gòu)的第一導(dǎo)電類型第二bulk電極端子；

21、所述第二導(dǎo)電類型第二輸入輸出電極層形成為所述第二導(dǎo)電類型晶體管結(jié)構(gòu)的第二導(dǎo)電類型第二源電極端子和第二導(dǎo)電類型第二漏電極端子，所述第一導(dǎo)電類型電極有源層上的第一控制電極層形成為所述第二導(dǎo)電類型晶體管結(jié)構(gòu)的控制柵電極端子；

22、所述第一導(dǎo)電類型第二輸入輸出電極層形成為所述第二導(dǎo)電類型晶體管寄生結(jié)構(gòu)的第一導(dǎo)電類型第二源電極端子和第一導(dǎo)電類型第二漏電極端子，所述第一導(dǎo)電類型電極有源層上的第二控制電極層形成為所述第二導(dǎo)電類型晶體管寄生結(jié)構(gòu)的控制柵電極端子。

23、進(jìn)一步地，當(dāng)所述第二導(dǎo)電類型晶體管結(jié)構(gòu)和所述第二導(dǎo)電類型晶體管寄生結(jié)構(gòu)均連接電壓時(shí)：

24、所述第二導(dǎo)電類型第二源電極端子與所述第二導(dǎo)電類型晶體管結(jié)構(gòu)的控制柵電極端子之間、第二導(dǎo)電類型第二漏電極端子與所述第二導(dǎo)電類型晶體管結(jié)構(gòu)的控制柵電極端子之間以及所述第一導(dǎo)電類型第一bulk電極端子與所述第二導(dǎo)電類型晶體管結(jié)構(gòu)的控制柵電極端子之間均形成電壓差以生成第二組電容器結(jié)構(gòu)；

25、所述第一導(dǎo)電類型第二源電極端子與所述第二導(dǎo)電類型晶體管寄生結(jié)構(gòu)的控制柵電極端子之間、第一導(dǎo)電類型第二漏電極端子與所述第二導(dǎo)電類型晶體管寄生結(jié)構(gòu)的控制柵電極端子之間以及所述第一導(dǎo)電類型第二bulk電極端子與所述第二導(dǎo)電類型晶體管寄生結(jié)構(gòu)的控制柵電極端子之間均形成電壓差以生成第二組寄生電容結(jié)構(gòu)。

26、進(jìn)一步地，所述第二導(dǎo)電類型第二源電極端子、第二導(dǎo)電類型第二漏電極端子以及所述第一導(dǎo)電類型第一bulk電極端子均連接低電平電壓，所述第二導(dǎo)電類型晶體管結(jié)構(gòu)的控制柵電極端子連接高電平電壓；

27、所述第一導(dǎo)電類型第二源電極端子、第一導(dǎo)電類型第二漏電極端子以及所述第一導(dǎo)電類型第二bulk電極端子之間均連接高電平電壓，所述第二導(dǎo)電類型晶體管寄生結(jié)構(gòu)的控制柵電極端子連接低電平電壓。

28、進(jìn)一步地，當(dāng)?shù)谝粚?dǎo)電類型為n型時(shí)，第二導(dǎo)電類型為p型；當(dāng)?shù)谝粚?dǎo)電類型為p型時(shí)，第二導(dǎo)電類型為n型。

29、作為本發(fā)明的另一個(gè)方面，提供一種電子設(shè)備，其中，包括前文所述的nand閃存存儲(chǔ)裝置。

30、本發(fā)明提供的nand閃存存儲(chǔ)裝置，通過在半導(dǎo)體襯底的相同有源層面積內(nèi)通過額外增加寄生結(jié)構(gòu)，可以獲得在既定面積上使得電容器的面積最大化，從而達(dá)到在不增加芯片尺寸的情況下提升芯片的存儲(chǔ)器件的集成度以及電容器靜電電容量的目的。