本公開涉及半導(dǎo)體，尤其涉及一種半導(dǎo)體結(jié)構(gòu)及其制備方法。

背景技術(shù)：

1、在先進(jìn)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dram，dynamic?random?access?memory)工藝的演進(jìn)中，隨著位線/字線(bl/wl)尺寸的縮小，金屬層所處的核心區(qū)域的尺寸不斷縮小。不同于陣列區(qū)中布線和空間(line/space)的重復(fù)布局(layout)，核心區(qū)域的金屬層布線布局相對復(fù)雜，越來越小尺寸導(dǎo)致制程難度提升且容易帶來的金屬層和金屬層之間的橋接問題。

技術(shù)實(shí)現(xiàn)思路

1、有鑒于此，本公開實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)及其制備方法。

2、根據(jù)本公開實(shí)施例的第一方面，提供了一種半導(dǎo)體結(jié)構(gòu)，包括：

3、襯底；

4、第一導(dǎo)電層，位于所述襯底上，包括間隔設(shè)置的第一子導(dǎo)電結(jié)構(gòu)、第二子導(dǎo)電結(jié)構(gòu)和第二導(dǎo)電結(jié)構(gòu)；

5、第二導(dǎo)電層，位于所述第一導(dǎo)電層上；

6、隔離結(jié)構(gòu)，位于所述第一子導(dǎo)電結(jié)構(gòu)和所述第二子導(dǎo)電結(jié)構(gòu)之間且與所述第二導(dǎo)電層連接，用于將所述第一子導(dǎo)電結(jié)構(gòu)與所述第二子導(dǎo)電結(jié)構(gòu)電隔離；

7、接觸插塞，位于所述第二導(dǎo)電結(jié)構(gòu)與所述第二導(dǎo)電層之間，用于將所述第二導(dǎo)電結(jié)構(gòu)與所述第二導(dǎo)電層電連接。

8、在一些實(shí)施例中，所述隔離結(jié)構(gòu)的頂面平齊于所述接觸插塞的頂面，所述隔離結(jié)構(gòu)的底面低于所述接觸插塞的底面，且所述隔離結(jié)構(gòu)的底面不高于所述第一導(dǎo)電層的底面。

9、在一些實(shí)施例中，所述隔離結(jié)構(gòu)和所述接觸插塞均包括導(dǎo)電柱和圍繞導(dǎo)電柱側(cè)壁設(shè)置的絕緣層。

10、在一些實(shí)施例中，所述半導(dǎo)體結(jié)構(gòu)還包括：

11、第一介質(zhì)層，位于所述襯底上，包括第一子介質(zhì)層和第二子介質(zhì)層；其中，所述第一子介質(zhì)層位于所述第一導(dǎo)電層的側(cè)壁及下方，所述第二子介質(zhì)層覆蓋所述第一導(dǎo)電層及所述第一子介質(zhì)層；

12、第二介質(zhì)層，位于所述第一介質(zhì)層上。

13、在一些實(shí)施例中，所述第二子介質(zhì)層沿所述襯底厚度方向的尺寸與所述第二介質(zhì)層沿所述襯底厚度方向的尺寸之和大于或等于預(yù)設(shè)值；

14、所述隔離結(jié)構(gòu)貫穿所述第二介質(zhì)層和所述第二子介質(zhì)層并延伸至所述第一子介質(zhì)層中；

15、所述接觸插塞貫穿所述第二介質(zhì)層和所述第二子介質(zhì)層并與所述第二導(dǎo)電結(jié)構(gòu)接觸。

16、在一些實(shí)施例中，所述第二子介質(zhì)層沿所述襯底厚度方向的尺寸與所述第二介質(zhì)層沿所述襯底厚度方向的尺寸之和小于預(yù)設(shè)值；

17、所述半導(dǎo)體結(jié)構(gòu)還包括：位于所述第二介質(zhì)層上的第三介質(zhì)層；

18、所述隔離結(jié)構(gòu)貫穿所述第三介質(zhì)層、所述第二介質(zhì)層及所述第二子介質(zhì)層并延伸至所述第一子介質(zhì)層中；

19、所述接觸插塞貫穿所述第三介質(zhì)層、所述第二介質(zhì)層及所述第二子介質(zhì)層并與所述第二導(dǎo)電結(jié)構(gòu)接觸。

20、在一些實(shí)施例中，所述第一介質(zhì)層和所述第二介質(zhì)層的材料不同；所述第二介質(zhì)層和所述第三介質(zhì)層的材料不同。

21、在一些實(shí)施例中，所述隔離結(jié)構(gòu)在第一水平方向的尺寸大于所述接觸插塞在第一水平方向的尺寸，所述隔離結(jié)構(gòu)在第二水平方向的尺寸大于或等于所述第一子導(dǎo)電結(jié)構(gòu)及所述第二子導(dǎo)電結(jié)構(gòu)在第二水平方向的尺寸，所述第一水平方向?yàn)樗龅谝蛔訉?dǎo)電結(jié)構(gòu)和所述第二子導(dǎo)電結(jié)構(gòu)的排布方向，所述第二水平方向?yàn)樗龅谝蛔訉?dǎo)電結(jié)構(gòu)和所述第二子導(dǎo)電結(jié)構(gòu)的延伸方向。

22、在一些實(shí)施例中，所述襯底內(nèi)包括有源區(qū)以及位于所述有源區(qū)上的柵極結(jié)構(gòu)，所述有源區(qū)包括位于所述柵極結(jié)構(gòu)相對兩側(cè)的第一源漏區(qū)和第二源漏區(qū)；

23、所述半導(dǎo)體結(jié)構(gòu)還包括：第一連接柱和第二連接柱，所述第一連接柱電連接所述第一子導(dǎo)電結(jié)構(gòu)和所述第一源漏區(qū)，所述第二連接柱電連接所述第二子導(dǎo)電結(jié)構(gòu)和所述第二源漏區(qū)。

24、根據(jù)本公開實(shí)施例的第二方面，提供一種半導(dǎo)體結(jié)構(gòu)的制備方法，包括：

25、提供襯底；

26、在所述襯底上形成初始第一導(dǎo)電層，所述初始第一導(dǎo)電層包括間隔設(shè)置的第一導(dǎo)電結(jié)構(gòu)和第二導(dǎo)電結(jié)構(gòu)；

27、在同一步驟中形成第一溝槽和第二溝槽，所述第一溝槽貫穿所述第一導(dǎo)電結(jié)構(gòu)，以將所述第一導(dǎo)電結(jié)構(gòu)分為第一子導(dǎo)電結(jié)構(gòu)和第二子導(dǎo)電結(jié)構(gòu)，所述第二溝槽位于所述第二導(dǎo)電結(jié)構(gòu)的上方，且暴露所述第二導(dǎo)電結(jié)構(gòu)的部分表面；所述第一子導(dǎo)電結(jié)構(gòu)、所述第二子導(dǎo)電結(jié)構(gòu)和所述第二導(dǎo)電結(jié)構(gòu)形成為第一導(dǎo)電層；

28、在所述第一溝槽內(nèi)形成隔離結(jié)構(gòu)；

29、在所述第二溝槽內(nèi)形成接觸插塞；

30、在所述隔離結(jié)構(gòu)和所述接觸插塞上形成第二導(dǎo)電層。

31、在一些實(shí)施例中，所述方法還包括：

32、在形成所述初始第一導(dǎo)電層之前，在所述襯底上形成第一子介質(zhì)層，所述第一子介質(zhì)層位于所述初始第一導(dǎo)電層的側(cè)壁及下方；

33、形成覆蓋所述初始第一導(dǎo)電層及所述第一子介質(zhì)層的第二子介質(zhì)層，所述第一子介質(zhì)層和所述第二子介質(zhì)層形成為第一介質(zhì)層；

34、在所述第一介質(zhì)層上形成第二介質(zhì)層。

35、在一些實(shí)施例中，所述第二子介質(zhì)層沿所述襯底厚度方向的尺寸與所述第二介質(zhì)層沿所述襯底厚度方向的尺寸之和大于或等于預(yù)設(shè)值；

36、所述在同一步驟中形成所述第一溝槽和所述第二溝槽，包括：

37、執(zhí)行第一刻蝕工藝，所述第一溝槽貫穿所述第二介質(zhì)層，并停止于所述第一介質(zhì)層表面，所述第二溝槽停止于所述第二介質(zhì)層內(nèi)，且所述第一溝槽在第一水平方向的尺寸大于所述第二溝槽在第一水平方向的尺寸，所述第一水平方向?yàn)樗龅谝蛔訉?dǎo)電結(jié)構(gòu)和所述第二子導(dǎo)電結(jié)構(gòu)的排布方向；

38、執(zhí)行第二刻蝕工藝，所述第一溝槽貫穿所述第二子介質(zhì)層，并停止于所述第一導(dǎo)電結(jié)構(gòu)表面，所述第二溝槽停止于所述第二介質(zhì)層內(nèi)，所述第一介質(zhì)層和所述第二介質(zhì)層的刻蝕選擇比不同；

39、執(zhí)行第三刻蝕工藝，所述第一溝槽貫穿所述第一導(dǎo)電結(jié)構(gòu)，所述第二溝槽暴露所述第二導(dǎo)電結(jié)構(gòu)的部分表面。

40、在一些實(shí)施例中，所述第二子介質(zhì)層沿所述襯底厚度方向的尺寸與所述第二介質(zhì)層沿所述襯底厚度方向的尺寸之和小于預(yù)設(shè)值；

41、所述方法還包括：在所述第二介質(zhì)層上形成第三介質(zhì)層；

42、所述在同一步驟中形成所述第一溝槽和所述第二溝槽，包括：

43、執(zhí)行第四刻蝕工藝，所述第一溝槽貫穿所述第三介質(zhì)層，并停止于所述第二介質(zhì)層表面，所述第二溝槽停止于所述第三介質(zhì)層內(nèi)，且所述第一溝槽在第一水平方向的尺寸大于所述第二溝槽在第一水平方向的尺寸，所述第一水平方向?yàn)樗龅谝蛔訉?dǎo)電結(jié)構(gòu)和所述第二子導(dǎo)電結(jié)構(gòu)的排布方向；

44、執(zhí)行第五刻蝕工藝，所述第一溝槽貫穿所述第二介質(zhì)層和所述第二子介質(zhì)層，并停止于所述第一導(dǎo)電結(jié)構(gòu)表面，所述第二溝槽貫穿所述第三介質(zhì)層，并停止于所述第二介質(zhì)層內(nèi)，所述第二介質(zhì)層和所述第三介質(zhì)層的刻蝕選擇比不同；

45、執(zhí)行第六刻蝕工藝，所述第一溝槽貫穿所述第一導(dǎo)電結(jié)構(gòu)，所述第二溝槽暴露所述第二導(dǎo)電結(jié)構(gòu)的部分表面。

46、在一些實(shí)施例中，在所述第一溝槽內(nèi)形成隔離結(jié)構(gòu)及在所述第二溝槽內(nèi)形成接觸插塞，包括：

47、在所述第一溝槽和所述第二溝槽的側(cè)壁形成絕緣層；

48、在形成有所述絕緣層的所述第一溝槽和所述第二溝槽中填充導(dǎo)電材料，以在所述第一溝槽內(nèi)形成隔離結(jié)構(gòu)及在所述第二溝槽內(nèi)形成接觸插塞。

49、在一些實(shí)施例中，所述襯底內(nèi)包括有源區(qū)以及位于所述有源區(qū)上的柵極結(jié)構(gòu)，所述有源區(qū)包括位于所述柵極結(jié)構(gòu)相對兩側(cè)的第一源漏區(qū)和第二源漏區(qū)；

50、在所述襯底上形成初始第一導(dǎo)電層，包括：

51、形成第一連接柱和第二連接柱以及位于所述第一連接柱和第二連接柱上的初始第一導(dǎo)電層，所述第一連接柱與所述第一源漏區(qū)接觸，所述第二連接柱與所述第二源漏區(qū)接觸。

52、本公開實(shí)施例中，可以在同一制程中形成隔離結(jié)構(gòu)和接觸插塞以及第一導(dǎo)電層，簡化了工藝，節(jié)約了成本；同時(shí)隔離結(jié)構(gòu)將第一子導(dǎo)電結(jié)構(gòu)和第二子導(dǎo)電結(jié)構(gòu)進(jìn)行了電隔離，避免發(fā)生串?dāng)_。