本發(fā)明屬于電子電路技術(shù)領(lǐng)域,具體涉及到一種可實現(xiàn)外部同步的振蕩器電路。
背景技術(shù):
在電子電路技術(shù)領(lǐng)域,振蕩器通常用于為系統(tǒng)電路提供穩(wěn)定可靠的時鐘信號,確保電路系統(tǒng)穩(wěn)定協(xié)調(diào)的工作。
傳統(tǒng)振蕩器的電路如圖1所示。該電路組成為:一個充放電電容c0,一個限流電阻r0,下限比較器comp1,上限比較器comp2,一個rs鎖存器,以及放電mos管mn0。其中下限比較器comp1同相輸入端接下限閾值電壓vth_l,反相輸入端接電容c0上極板,輸出端接rs鎖存器的r端;上限比較器comp2的同相輸入端和comp1的反相輸入端一起接電容c0的上極板,其反相端接上限閾值電壓vth_h,輸出端接rs觸發(fā)器的s端;rs觸發(fā)器的正向輸出端q反過來接到mn0管的柵極。
對于電容c0上極板電壓vc初態(tài)為0v時,下限比較器comp1輸出高,上限比較器comp2輸出低,于是rs鎖存器q端輸出低,mn0管截止,vdd通過電阻r0給電容c0充電,電容c0上電壓開始升高。當(dāng)電容c0上極板電壓vc上升到下限閾值電壓vth_l后,下限比較器comp1輸出低,即rs鎖存器r端翻低,但輸出端q不發(fā)生翻轉(zhuǎn),仍為低,電容c0繼續(xù)充電。直至vc達到上限閾值vth_h,此時上限比較comp2輸出翻高,s端為高,則rs鎖存器輸出q端翻高,則mn0導(dǎo)通。mn0導(dǎo)通后,電容c0上電荷通過mn0管迅速放掉,電容c0上極板電壓vc降低。當(dāng)vc降低到下閾值vth_l時,下限比較器輸出翻高,導(dǎo)致rs觸發(fā)器輸出端q翻低,mn0管截止,vdd又開始通過rc串聯(lián)支路對電容c0進行充電,電容c0上極板電壓vc又開始升高,開始下一個周期。如此周而復(fù)始的振蕩,產(chǎn)生振蕩信號clk。
但是對于圖1傳統(tǒng)的振蕩器電路,其充放電頻率不能控制。而且由于電子系統(tǒng)中各個電路模塊有自己特有的振蕩頻率,從而會使得電路存在互調(diào)干擾和電磁干擾等問題,嚴(yán)重時可能會影響電路功能。
技術(shù)實現(xiàn)要素:
本發(fā)明的目的是設(shè)計一個振蕩頻率可調(diào),且可以實現(xiàn)外部同步的振蕩器電路,以此來消除電路的互調(diào)干擾和電磁干擾等問題,并提高時鐘系統(tǒng)的穩(wěn)定性。
本發(fā)明的技術(shù)方案為:
一種具有外部同步功能的振蕩器電路,其特征在于,包括下限比較器comp1、上限比較器comp2、箝位運算放大器op、rs鎖存器、緩沖器、或門、同步電路、第一nmos管mn1、第二nmos管mn2、第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第一電阻r1、第二電阻r2、外掛電阻rt、電容c和第一電流源ibisa1,
箝位運算放大器op的同相輸入端連接箝位基準(zhǔn)電壓vref_gm,其反相輸入端通過第一電阻r1和第二電阻r2的串聯(lián)結(jié)構(gòu)后連接第二nmos管mn2的源極,其輸出端連接第二nmos管mn2的柵極,第一電阻r1和第二電阻r2的串聯(lián)點通過外掛電阻rt后接地;
第二pmos管mp2的柵漏短接并連接第三pmos管mp3的柵極和第二nmos管mn2的漏極,其源極和第三pmos管mp3的源極接電源電壓;
第一pmos管mp1的源極連接第三pmos管mp3的漏極,其漏極連接第一nmos管mn1的漏極、下限比較器comp1的反相輸入端和上限比較器comp2的同相輸入端;第一電流源ibias1的負(fù)極連接第一nmos管mn1的源極,其正極接地并連接電容c的下極板,電容c的上極板作為所述振蕩器電路的輸出端;
下限比較器comp1的同相輸入端接下閾值電壓vth_l,其輸出端通過緩沖器后連接rs鎖存器的r輸入端;上限比較器comp2的反相輸入端連接上閾值電壓vth_h,其輸出端連接或門的第一輸入端;同步電路的輸入端連接同步控制信號,其輸出端連接或門的第二輸入端;
rs鎖存器的s輸入端連接或門的輸出端,其輸出端輸出時鐘信號clk并連接第一nmos管mn1和第一pmos管mp1的柵極。
具體的,所述同步電路包括第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6、第七nmos管mn7、第四pmos管mp4、第五pmos管mp5、第六pmos管mp6、第一電容c1、第二電容c2、第三電阻r3、第四電阻r4、第二電流源ibias2、第一反相器inv1、第二反相器inv2、第三反相器inv3、第四反相器inv4和與非門nand,
第三電阻r3的一端連接所述同步控制信號,另一端連接第四nmos管mn4的漏極和第六nmos管mn6的柵極;
第三nmos管mn3的柵漏短接并連接第四nmos管mn4和第五nmos管mn5的柵極以及第二電流源ibias2的正極,第二電流源ibias2的負(fù)極接電源電壓;
第四pmos管mp4的柵漏短接并連接第五nmos管mn5的漏極和第五pmos管mp5的柵極;
第一反相器inv1的輸入端連接第五pmos管mp5和第六nmos管mn6的漏極,其輸出端連接第六pmos管mp6和第七nmos管mn7的柵極以及與非門的第一輸入端;
第六pmos管mp6的源極通過第四電阻r4后接電源電壓,其漏極連接第七nmos管mn7的漏極和第二反相器inv2的輸入端并通過第一電容c1后接地;
第三反相器inv3的輸入端連接第二反相器inv2的輸出端并通過第二電容c2后接地,其輸出端連接與非門nand的第二輸入端;
第四反相器inv4的輸入端連接與非門nand的輸出端,其輸出端作為所述同步電路的輸出端輸出窄脈沖調(diào)制信號pulse;
第四pmos管mp4和第五pmos管mp5的源極接電源電壓,第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6和第七nmos管mn7的源極接地。
本發(fā)明的有益效果是:振蕩器可通過調(diào)節(jié)外掛電阻rt實現(xiàn)自身頻率的調(diào)節(jié);同時還可以使用外部同步信號sync來強制設(shè)定振蕩的頻率,獲得穩(wěn)定可靠的時鐘信號clk;另外由于使用恒流源對振蕩器電容c進行放電,因而放電時間,即時鐘信號clk為高電平的時間可控,不會出現(xiàn)時鐘信號clk高電平時間過短導(dǎo)致電路不能響應(yīng)的問題;本發(fā)明提出的振蕩器電路具有很高的穩(wěn)定性,而且能夠有效的抑制電路中存在的互調(diào)干擾和電磁干擾等問題。
附圖說明
圖1為傳統(tǒng)振蕩器的電路示意圖;
圖2為本發(fā)明提供的一種具有外部同步功能的振蕩器電路示意圖;
圖3為實施例中的同步電路的電路圖;
圖4為本發(fā)明實現(xiàn)同步功能的示意圖;
圖5為本發(fā)明同步控制信號sync控制振蕩器頻率的時序圖。
具體實施方式
下面結(jié)合附圖和具體實施例詳細(xì)描述本發(fā)明。
如圖2所示為本發(fā)明提供的一種具有外部同步功能的振蕩器電路圖,其中rs鎖存器為低電平有效,第一電流源ibias1是恒定電流源,第二pmos管mp2和第三pmos管mp3構(gòu)成電流鏡結(jié)構(gòu),由于箝位運算放大器op的輸出端通過第二nmos管mn2、第二電阻r2和第一電阻r1又接回箝位運算放大器op的反相輸入端,形成負(fù)反饋,所以在第一電阻r1和第二電阻r2的串聯(lián)點接一個外掛電阻rt至地后,外掛電阻rt上電壓就為箝位運算放大器op同相輸入端連接的箝位基準(zhǔn)電壓vref_gm。故外掛電阻rt上電流為
其中k1為第二pmos管mp2和第三pmos管mp3的鏡像比,vref_gm為箝位基準(zhǔn)電壓,rt為外掛電阻。
而電容c是通過第一恒定電流源ibias1進行放電,于是得到電容c的放電電流為:
ioff=ibias1(2)
所以振蕩器充電時間為:
其中c為振蕩器電容,vth_h為上限比較器閾值,vth_l為下限比較器閾值。
放電時間為
所以振蕩器頻率周期為:
其中t為振蕩器周期,fsw為振蕩器頻率。
聯(lián)立(1)(2)(3)(4)(5)式解得外掛電阻rt與振蕩器頻率fsw的表達式:
如圖3所示為實施例中同步電路的一種電路結(jié)構(gòu),第三nmos管mn3分別和第四nmos管mn4和第五nmos管mn5構(gòu)成電流鏡結(jié)構(gòu),第四pmos管mp4和第五pmos管mp5也構(gòu)成電流鏡結(jié)構(gòu),第二電流源ibias2為恒定電流源。在外部給定的同步控制信號sync為低時,第四nmos管mn4被壓入線性區(qū),第六nmos管mn6的柵極電位為低,于是第六nmos管mn6管截止,第一反相器inv1的輸入端為高,其輸出為低。當(dāng)同步控制信號sync為高時,第四pmos管mp4工作在飽和區(qū),本實施例中第三nmos管mn3、第四nmos管mn4和第五nmos管mn5的比例為1:1:1,所以第三電阻r3上電流為ibias2,故第六nmos管mn6柵極電壓為vsync-ibias2×r3使得第六nmos管mn6導(dǎo)通,第一反相器inv1的輸入端被拉低,所以其輸出為高。
根據(jù)上面的分析,可知第一反相器inv1的輸出是與同步控制信號sync同頻同相的周期性方波信號,只是將外部的同步控制信號sync電平轉(zhuǎn)換為電路內(nèi)部電平。因為第一反相器inv1的輸出信號一邊直接連接到與非門nand的一個輸入端,而另一邊又通過第二反相器inv2、第三反相器inv3和第一電容c1、第二電容c2產(chǎn)生一短延遲后接到與非門nand的另一個輸入端。于是在與非門nand的兩個輸入方波信號之間會有一段延遲差,于是產(chǎn)生了一個和同步控制信號sync同頻的寬脈沖調(diào)制信號,該信號通過第四反相器inv4后變成窄脈沖調(diào)制信號pulse。
加入同步控制信號sync后的振蕩器電路示意圖如圖4所示,具體電路如圖2所示。
同步控制信號sync控制振蕩器頻率的時序圖如圖5所示,其中va和vb信號是與非門nand的兩個輸入端信號,窄脈沖調(diào)制信號pulse是同步電路加入同步控制信號sync后輸出的調(diào)制信號,是一個窄脈沖信號,vc是振蕩器電容上電壓,clk是輸出的時鐘信號。對于圖2的具體電路,同步電路產(chǎn)生的電路調(diào)制信號pulse接至或門or的一個輸入端,另一個輸入端為上限比較器comp2的輸出。當(dāng)同步控制信號sync頻率比其本身工作頻率高時,在振蕩器的充電卻未達到上閾值電壓vth_h時,窄脈沖調(diào)制信號pulse信號會翻高,則無論上限比較器comp2輸出如何,或門or的輸出都輸出高電平,即rs觸發(fā)器的s端被置1,rs觸發(fā)器輸出端翻高,電容c開始提前放電,當(dāng)放電至下閾值vth_l時,下限比較器comp1輸出翻低,于是rs觸發(fā)器的r端被拉高,rs觸發(fā)器輸出端q置0,振蕩器開始充電,如此就完成了一個周期,就實現(xiàn)了振蕩器頻率與同步控制信號sync同步。
本發(fā)明的優(yōu)勢是可以根據(jù)(6)式調(diào)節(jié)外掛電阻rt的大小來獲得需要的振蕩器頻率,調(diào)節(jié)范圍為100khz-600khz;同時由于使用恒流源對振蕩器電容c進行放電,因而放電時間,即時鐘信號clk為高電平的時間可控,不會出現(xiàn)時鐘信號clk高電平時間過短導(dǎo)致電路不能響應(yīng)的問題。同時該發(fā)明的振蕩器還可以通過外加同步控制信號sync來強制同步振蕩器頻率,獲得穩(wěn)定可靠的時鐘信號clk。本發(fā)明的同步功能可以廣泛運用于各種振蕩器電路,兼容與同步電子的各個組成部分。
本領(lǐng)域的普通技術(shù)人員可以根據(jù)本發(fā)明公開的這些技術(shù)啟示做出各種不脫離本發(fā)明實質(zhì)的其它各種具體變形和組合,這些變形和組合仍然在本發(fā)明的保護范圍內(nèi)。