1.一種上電復(fù)位電路，其特征在于，包括：
電源電壓輸入端，用于輸入電源電壓；
參考電壓輸入端，用于輸入?yún)⒖茧妷海?/p>
第一比較器，所述第一比較器的負輸入端連接至所述參考電壓輸入端，正輸入端連接至一電壓鉗位點，所述電壓鉗位點用于向第一比較器的正輸入端輸入一固定電壓；
第二比較器，所述第二比較器的正輸入端連接至所述參考電壓輸入端，負輸入端通過一分壓模塊連接至電源電壓輸入端，所述分壓模塊用于向第二比較器的負輸入端輸入電源電壓的分壓；
或非門，所述或非門的輸入端連接至第一比較器和第二比較器的輸出端，用于對第一比較器和第二比較器的輸出信號進行或非運算，所述或非門的輸出端連接至信號輸出端。
2.根據(jù)權(quán)利要求1所述的上電復(fù)位電路，其特征在于，所述電壓鉗位點一側(cè)連接至電源電壓輸入端，另一側(cè)通過鉗位二極管、MOS晶體管或鉗位模塊接地。
3.根據(jù)權(quán)利要求1所述的上電復(fù)位電路，其特征在于，所述參考電壓輸入端輸入的參考電壓隨時間變化，包括上升階段和上升階段之后的穩(wěn)定階段。
4.根據(jù)權(quán)利要求3所述的上電復(fù)位電路，其特征在于，所述參考電壓通過帶隙基準源電路產(chǎn)生。
5.根據(jù)權(quán)利要求3所述的上電復(fù)位電路，其特征在于，所述穩(wěn)定階段的電壓值為參考電壓的最大值，所述電壓鉗位點用于向第一比較器的正輸入端輸入的固定電壓值小于參考電壓的最大值。
6.根據(jù)權(quán)利要求1所述的上電復(fù)位電路，其特征在于，所述分壓模塊包括電源電壓輸入端與地之間依次串聯(lián)的第一電阻和第二電阻，所述第二比較器的負輸入端通過所述第二電阻接地。
7.根據(jù)權(quán)利要求6所述的上電復(fù)位電路，其特征在于，當(dāng)電源電壓VDD<(R1/R2+1)×VREF時，所述信號輸出端輸出低電平復(fù)位信號，其中R1為第一電阻的電阻值，R2為第二電阻電阻值，VREF為參考電壓值。
8.根據(jù)權(quán)利要求1所述的上電復(fù)位電路，其特征在于，所述或非門的輸出端通過濾波電路連接至所述信號輸出端。
9.根據(jù)權(quán)利要求8所述的上電復(fù)位電路，其特征在于，所述濾波電路包括第三電阻和電容，所述第三電阻一端連接至或非門輸出端，另一端連接至信號輸出端，且所述第三電阻的另一端與電容串聯(lián)接地。
10.根據(jù)權(quán)利要求1所述的上電復(fù)位電路，其特征在于，所述或非門包括：或門、NMOS晶體管和第四電阻，所述或門的輸入端連接至第一比較器和第二比較器的輸出端，輸出端連接至所述NMOS晶體管的柵極、所述NMOS晶體管的源極通過第四電阻連接至電源電壓輸入端、所述NMOS晶體管的漏極接地。