本發(fā)明涉及集成電路領域，尤其涉及一種上電復位電路。

背景技術：

上電復位電路用于在電源電壓上升時，將系統(tǒng)的初始邏輯狀態(tài)復位到需要的預定義狀態(tài)。這一功能對微控制器(MCU)，片上系統(tǒng)(SOC)等復雜的數(shù)?；旌闲酒潜夭豢缮俚摹τ谏想姀臀浑娐?，最重要的指標是可靠性和精確性。

請參考圖1，為一種傳統(tǒng)的上電復位電路。MOS晶體管的柵極B端的電壓為電容C0兩端電壓，等于電源電壓VDD，在電源電壓VDD低于MOS晶體管M1的閾值電壓時，M1斷開，輸出信號端PORB輸出低電平，使電路復位。當電源電壓VDD高于M1的閾值電壓時，M1開啟，PORB輸出高電平，電路復位信號撤走，其中電阻R3和電容C1構成RC濾波電路，R4為限流電阻。該電路主要缺點是，隨著生產工藝和溫度波動等因素，MOS晶體管M1的閾值電壓會發(fā)生劇烈變化，導致該上電復位電路的上電復位閾值也會發(fā)生劇烈變化。這種復位閾值的不精確性使之不適合高性能芯片。

所以，需要提出一種新的可靠性和精準度更高的上電復位電路。

技術實現(xiàn)要素：

本發(fā)明所要解決的技術問題是，提供一種上電復位電路，具有高可靠性和高精準度。

為了解決上述問題，本發(fā)明提供了一種上電復位電路，包括：一種上電復位電路，其特征在于，包括：電源電壓輸入端，用于輸入電源電壓；參考電壓輸入端，用于輸入參考電壓；第一比較器，所述第一比較器的負輸入端連接至所述參考電壓輸入端，正輸入端連接至一電壓鉗位點，所述電壓鉗位點用于向第一比較器的正輸入端輸入一固定電壓；第二比較器，所述第二比較器的正輸入端連接至所述參考電壓輸入端，負輸入端通過一分壓模塊連接至電源電壓輸入端，所述分壓模塊用于向第二比較器的負輸入端輸入電源電壓的分壓；或非門，所述或非門的輸入端連接至第一比較器和第二比較器的輸出端，用于對第一比較器和第二比較器的輸出信號進行或非運算，所述或非門的輸出端連接至信號輸出端。

可選的，所述電壓鉗位點一側連接至電源電壓輸入端，另一側通過鉗位二極管、MOS晶體管或鉗位模塊接地。

可選的，所述參考電壓輸入端輸入的參考電壓隨時間變化，包括上升階段和上升階段之后的穩(wěn)定階段。

可選的，所述參考電壓通過帶隙基準源電路產生。

可選的，所述穩(wěn)定階段的電壓值為參考電壓的最大值，所述電壓鉗位點用于向第一比較器的正輸入端輸入的固定電壓值小于參考電壓的最大值。

可選的，所述分壓模塊包括電源電壓輸入端與地之間依次串聯(lián)的第一電阻和第二電阻，所述第二比較器的負輸入端通過所述第二電阻接地。

可選的，當電源電壓VDD<(R1/R2+1)×VREF時，所述信號輸出端輸出低電平復位信號，其中R1為第一電阻的電阻值，R2為第二電阻電阻值，VREF為參考電壓值。

可選的，所述或非門的輸出端通過濾波電路連接至所述信號輸出端。

可選的，所述濾波電路包括第三電阻和電容，所述第三電阻一端連接至或非門輸出端，另一端連接至信號輸出端，且所述第三電阻的另一端與電容串聯(lián)接地。

可選的，所述或非門包括：或門、NMOS晶體管和第四電阻，所述或門的輸入端連接至第一比較器和第二比較器的輸出端，輸出端連接至所述NMOS晶體管的柵極、所述NMOS晶體管的源極通過第四電阻連接至電源電壓輸入端、所述NMOS晶體管的漏極接地。

本發(fā)明的技術方案提出的上電復位電路，在參考電壓輸入端輸入的參考電壓穩(wěn)定之前，由第一比較器的輸出信號控制信號輸出端產生可靠的復位信號，與參考電壓的產生及穩(wěn)定性無關，利于提高上電復位電路在電源電壓上升初始階段的可靠性。

進一步，所述參考電壓穩(wěn)定之后，所述電壓鉗位點輸入的固定電壓值小于參考電壓穩(wěn)定值，使得復位信號的產生由第二比較器決定。分壓模塊輸出的電源電壓的分壓與參考信號穩(wěn)定值的大小決定復位信號的產生與撤走。所以，復位閾值電壓由分壓模塊的分壓比例以及參考信號穩(wěn)定值決定，具有高精準度和可靠性。

附圖說明

圖1為現(xiàn)有技術的上電復位電路的結構示意圖；

圖2為本發(fā)明一具體實施方式的上電復位電路的結構示意圖；

圖3為本發(fā)明一具體實施方式的上電復位電路的結構示意圖；

圖4為本發(fā)明一具體實施方式的上電復位電路中采用的電源電壓和參考電壓隨時間變化的示意圖。

具體實施方式

下面結合附圖對本發(fā)明提供的上電復位電路的具體實施方式做詳細說明。

請參考圖2，為一上電復位電路的電路結構示意圖。與圖1中的上電復位結構相比，該具體實施方式的上電復位電路的電源電壓通過串聯(lián)的R1、R2接地，通過一比較器COMP連接至在MOS晶體管M1的柵極B，R2端電壓輸入至比較器COMP的負輸入端，所述比較器COMP的正輸入端用于輸入參考電壓VREF。當電源電壓VDD在電阻R2上的分壓小于參考電壓VREF，即VDD<(1+R1/R2)×VREF時，比較器COMP輸出高電平，MOS晶體管M1開啟，輸出端PORB輸出低電平，產生復位信號；當電源電壓VDD在電阻R2上的分壓大于參考電壓VREF，即VDD>(1+R1/R2)×VREF時，MOS晶體管M1斷開，輸出端PORB輸出高電平，電路復位信號撤走。該上電復位電路的復位閾值為(1+R1/R2)×VREF，只由電阻R1和R2的比例和參考電壓決定，與工藝和溫度變化無關，非常精確。

但是，這個上電復位電路的可靠性還存在問題。通常參考電壓VREF是由芯片上精確的帶隙基準源電路產生，VREF的產生與穩(wěn)定需要一定的時間，如果電源電壓VDD上升很快，遠大于VREF的上升速率，在VREF還沒有產生或穩(wěn)定時，電源電壓已經超過了預定的復位閾值電壓時，這樣比較器COM負輸入端輸入的電壓會一直高于正輸入端輸入的參考電壓VREF，比較器COMP將會一直輸出低電平，M1始終處于斷開狀態(tài)，PORB一直輸出高電平，就不能可靠的產生低電平的復位信號。所以，這個電路對于電源電壓上升的速度和VREF產生及穩(wěn)定時間有嚴格的限制和要求。

針對上述上電復位電路的可靠性問題，本發(fā)明的具體實施方式還提出另一上電復位電路。

請參考圖3，為本發(fā)明具體實施方式的上電復位電路的結構示意圖。

所述上電復位電路包括：電源電壓輸入端301、參考電壓輸入端302、第一比較器COMP1、第二比較器COMP2、電壓鉗位點303、分壓模塊310、或非門320和信號輸出端304。

所述電源電壓輸入端301，用于輸入電源電壓VDD，所述電源電壓VDD為整個上電復位電路的工作電壓。

所述參考電壓輸入端302，用于輸入參考電壓VREF，作為第一比較器COMP1和第二比較器COMP2進行電壓比較的基準電壓。所述參考電壓VREF可以由精確的帶隙基準源電路產生，所以VREF的產生與穩(wěn)定需要一定的時間。在本發(fā)明的具體實施方式中，所述參考電壓輸入端302輸入的參考電壓VREF隨時間變化，包括上升階段、上升階段之后的穩(wěn)定階段。所述上升階段，參考電壓VREF從零逐漸升高至最大值，穩(wěn)定階段維持所述參考電壓VREF在最大值不變。在本發(fā)明的一個具體實施方式中，所述參考電壓VREF在穩(wěn)定階段的電壓值為1.2V。

所述第一比較器COMP1的負輸入端連接至所述參考電壓輸入端302，正輸入端連接至一電壓鉗位點303，所述電壓鉗位點303用于向第一比較器COMP1的正輸入端輸入一固定電壓。所述第一比較器COMP1用于比較所述正輸入端輸入的固定電壓和負輸入端輸入的參考電壓VREF，當所述參考電壓VREF小于電壓鉗位點303輸入的固定電壓時，所述第一比較器COMP1輸出高電平；當所述參考電壓VREF大于正輸入端輸入的固定電壓時，所述第一比較器COMP1輸出低電平。

在本發(fā)明的具體實施方式中，所述電壓鉗位點303一側連接至電源電壓輸入端301，另一側通過鉗位二極管D1接地，由于所述鉗位二極管D1的鉗位電壓為0.7V，使所述電壓鉗位點303處的電壓保持0.7V不變。在本發(fā)明的其他具體實施方式中，所述電壓鉗位點303還可以通過MOS晶體管或鉗位電路等接地，使所述電壓鉗位點303處的電壓為一固定電壓。所述電壓鉗位點303處的電壓小于所述參考電壓VREF在穩(wěn)定階段的電壓值，從而使得該第一比較器COMP1在參考電壓VREF處于穩(wěn)定階段前，輸出低電平。在本發(fā)明的具體實施方式中，根據鉗位電路的不同，所述電壓鉗位點303處的電壓還可以為其他電壓值。

所述二極管D1、MOS晶體管或鉗位模塊等可以封裝在該上電復位電路內，也可以在所述上電復位電路外，通過連接線連接至所述電壓鉗位點303。本發(fā)明的具體實施方式中，所述電壓鉗位點303一側通過一限流電阻R5連接至電源電壓輸入端301，所述限流電阻R5用于限制輸入所述二極管D1的電流，避免功耗過大。

所述第二比較器COMP2的正輸入端連接至所述參考電壓輸入端302，負輸入端通過一分壓模塊310連接至電源電壓輸入端301，所述分壓模塊310用于向第二比較器COMP2的負輸入端輸入電源電壓VDD的分壓。當所述參考電壓VREF小于電源電壓VDD的分壓，所述第二比較器COMP2輸出低電平；當所述參考電壓VREF大于電源電壓VDD的分壓，所述第二比較器COMP2輸出高電平。

本發(fā)明的具體實施方式中，所述分壓模塊310包括電源電壓輸入端301與地之間依次串聯(lián)的第一電阻R1和第二電阻R2，所述第二比較器COMP2的負輸入端通過所述第二電阻R2接地。所述第二比較器COMP2的負輸入端輸入的電壓即為電源電壓VDD在第二電阻R2上的分壓，在電源電壓VDD逐漸升高的過程中，所述第二電阻R2上的分壓也逐漸升高。在本發(fā)明的其他具體實施方式中，所述分壓模塊310也可以為其他電路結構。

所述或非門320的輸入端連接至第一比較器COMP1和第二比較器COMP2的輸出端，用于對第一比較器COMP1和第二比較器COMP2的輸出信號進行或非運算，所述或非門320的輸出端連接至信號輸出端304。所述或非門320用于將第一比較器COMP1和第二比較器COMP2的輸出信號進行或非運算，并將運算結果作為信號輸出端的輸出信號。

本發(fā)明的具體實施方式中，所述或非門320包括：或門OR、NMOS晶體管M1和第四電阻R4，所述或門OR的輸入端連接至第一比較器COMP1和第二比較器COMP2的輸出端，輸出端連接至所述NMOS晶體管M1的柵極、所述NMOS晶體管的源極通過第四電阻R4連接至電源電壓輸入端301、所述NMOS晶體管M1的漏極接地?；蜷TOR對第一比較器COMP1和第二比較器COMP2的輸出信號進行或運算之后輸出響應的高、低電平信號。當所述或門OR輸出高電平，所述NMOS晶體管開啟，所述信號輸出端輸出低電平作為復位信號；當所述或門OR輸出低電平，所述NMOS晶體管斷開，所述信號輸出端輸出高電平，復位信號撤走。在本發(fā)明的其他具體實施方式中，所述NMOS晶體管也可以是三極管、晶閘管等其他開關元件或開關模塊。

在該具體實施方式中，所述或非門320的輸出端通過一濾波電路連接至所述信號輸出端，用于對或非門320輸出的電信號進行濾波。在該具體實施方式中，所述濾波電路為一RC濾波電路，具體包括第三電阻R3和電容C1，所述第三電阻R3一端連接至或非門320輸出端，另一端PORB連接至信號輸出端304，且所述第三電阻R3的另一端PORB與電容C1串聯(lián)接地。在本發(fā)明的其他具體實施方式中，所述濾波電路也可以為其他電路結構。

上述上電復位電路在工作時，由電源電壓輸入端301輸入電源電壓VDD，所述電源電壓VDD從0逐漸上升至穩(wěn)定值；由參考電壓輸入端302輸入參考電壓VREF，所述參考電壓VREF從0逐漸上升至一穩(wěn)定值。通常在初始階段，電源電壓VDD的上升速率大于參考電壓VREF的上升速率。

請參考圖4，為本發(fā)明一具體實施方式的上電復位電路(請參考圖3)工作過程中，電源電壓VDD與參考電壓VREF的電壓隨時間變化的示意圖。該具體實施方式中，所述電壓鉗位點303的電壓為0.7V，參考電壓VREF的穩(wěn)定值為1.2V，當電源電壓小于1.2V時，VREF接近為0V。所述參考電壓VREF穩(wěn)定之后，電源電壓VDD才進入穩(wěn)定狀態(tài)。

0～t1時刻內，當參考電壓VREF小于0.7V時，第一比較器COMP1輸出高電平，或門OR輸出高電平，NMOS晶體管M1開啟，信號輸出端304輸出有效的低電平復位信號。

隨著電源電壓VDD繼續(xù)上升，VREF會上升至0.7V，第一比較器COMP1輸出低電平，此時，所述信號輸出端304是否繼續(xù)輸出低電平復位信號由第二比較器COMP2決定。隨著電源電壓VDD繼續(xù)上升，VREF會迅速上升并穩(wěn)定在1.2V，VREF從0.7V上升至1.2V經歷的時間極短，此時，電源電壓VDD通過第一電阻R1和第二電阻R2分壓后，在第二比較器COMP2的負輸入端的電壓為R2/(R1+R2)×VDD，當R2/(R1+R2)×VDD＜VREF，即VDD＜(R1/R2+1)×VREF，第二比較器COMP2輸出高電平，或門OR輸出高電平，M1繼續(xù)開啟，信號輸出端304繼續(xù)輸出有效的低電平復位信號；當R2/(R1+R2)×VDD＞VREF，即VDD＞(R1/R2+1)×VREF，第二比較器COMP2輸出低電平，或門OR輸出低電平，M1斷開，信號輸出端304輸出高電平，電路復位信號撤走。

因此，上述上電復位電路在參考電壓VREF穩(wěn)定之前，由第一比較器COMP1的輸出信號控制，使得信號輸出端304依舊會產生可靠的復位信號，提高了上電復位電路的可靠性；在VREF信號穩(wěn)定之后，若電源電壓VDD＜(R1/R2+1)×VREF這個閾值電壓，則信號輸出端304依舊會產生復位信號，直至電源電壓VDD＞(R1/R2+1)×VREF，才將復位信號撤走，該上電復位電路的復位閾值為(R1/R2+1)×VREF，只由分壓模塊以及參考電壓VREF決定，與工藝和溫度變化無關，非常精確。

本發(fā)明的具體實施方式提出的上電復位電路，在參考電壓輸入端輸入的參考電壓穩(wěn)定之前，由第一比較器的輸出信號控制信號輸出端產生可靠的復位信號，與參考電壓的產生及穩(wěn)定性無關，利于提高上電復位電路在電源電壓上升初始階段的可靠性。并且，在所述參考電壓穩(wěn)定之后，所述電壓鉗位點輸入的固定電壓值小于參考電壓穩(wěn)定值，使得復位信號的產生由第二比較器決定。分壓模塊輸出的電源電壓的分壓與參考信號穩(wěn)定值的大小決定復位信號的產生與撤走，所以，復位閾值電壓由分壓模塊的分壓比例以及參考信號穩(wěn)定值決定。所以本發(fā)明具體實施方式的上電復位電路的復位信號的產生與撤走與電源電壓VDD的上升速度、參考電壓VREF的產生及穩(wěn)定時間無關，具有高精準度和高可靠性。

以上所述僅是本發(fā)明的優(yōu)選實施方式，應當指出，對于本技術領域的普通技術人員，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發(fā)明的保護范圍。