技術總結
本實用新型公開了零歐姆電阻及布線結構，零歐姆電阻，應用于印制電路板中，所述印制電路板包括：一第一貼裝區(qū)域，用以貼裝一第一元器件；一第二貼裝區(qū)域，用以貼裝一第二元器件；所述零歐姆電阻包括：與所述第一貼裝區(qū)域及所述第二貼裝區(qū)域連接的第一導電區(qū)；與所述第一貼裝區(qū)域連接的第二導電區(qū)，所述第一導電區(qū)與所述第二導電區(qū)部分重疊；所述第一導電區(qū)和所述第二導電區(qū)均形成于所述印制電路板的導電層上。布線結構通過采用零歐姆電阻與相應的元器件組成的元器件反饋回路，達到了防止走線時出錯的效果，且無需貼裝零歐姆電阻，在減少了元器件的同時減少了擺件面積及PCB的面積。

技術研發(fā)人員：肖微
受保護的技術使用者：上海斐訊數(shù)據(jù)通信技術有限公司
文檔號碼：201620301817
技術研發(fā)日：2016.04.12
技術公布日：2016.11.23