本發(fā)明涉及數字鎖相環(huán)技術領域，尤其涉及一種全數字鎖相環(huán)。

背景技術：

鎖相環(huán)是一種利用參考時鐘來產生一個以參考時鐘為基準，進而獲取其他頻率的系統(tǒng)。鎖相環(huán)的原理是對相位差做比較，來產生控制信號，當相位差在一定時間范圍內不發(fā)生變化時，那么鎖相環(huán)的輸出時鐘經過分頻器后產生反饋時鐘，反饋時鐘相位也跟參考時鐘一同變化，此時鎖相環(huán)系統(tǒng)通過對相位的鎖定來實現對頻率的鎖定。

隨著集成電路工藝的發(fā)展，越來越多的模擬電路正在被數字電路取代。數字電路具有集成性高、可移植性強和可靠性高等特點，這一系列的特點使得數字電路的開發(fā)周期變短，成本降低。因此傳統(tǒng)的模擬鎖相環(huán)也正在逐漸被全數字鎖相環(huán)替代。

傳統(tǒng)的全數字鎖相環(huán)包括開關式鑒相器、數字濾波器、數字控制振蕩器以及由反相器構成的反饋回路。該全數字鎖相環(huán)通過比較參考時鐘和反饋時鐘的相位差，產生一個控制信號，該控制信號通過數字濾波器后控制數字控制振蕩器，數字控制振蕩器產生的頻率經過分頻器后使得環(huán)路成為一個負反饋系統(tǒng)。當參考時鐘與反饋時鐘的相位差在一定周期范圍內維持0時，這就意味著在一定周期內這兩個頻率沒有造成相位差變化，進而可以確定這兩個頻率值也相當。當反饋時鐘與參考時鐘相等時，鎖相環(huán)的輸出時鐘的頻率為參考時鐘的頻率乘以分頻器的倍數。

但開關式鑒相器只提供簡單的相位靠前或者靠后的信息，由于開關式鑒相器的輸出位數有限，因此鎖相環(huán)的相位鎖定需要大量的時間。為減小鎖相環(huán)的相位鎖定時間，可以該單一環(huán)路鎖相環(huán)的帶寬，但是高帶寬會降低鎖相環(huán)對噪聲的抵抗能力，增加輸出時鐘的頻率抖動，降低整個系統(tǒng)的穩(wěn)定性。因而，傳統(tǒng)的方法是增加一個頻率檢測支路來減小鎖定時間，但是額外的支路需要增加系統(tǒng)的復雜度，且消耗大量的額外功耗。

技術實現要素：

有鑒于此，本發(fā)明的目的是提出一種全數字鎖相環(huán)，以在沒有增加鎖相環(huán)帶寬及額外支路的情況下，大幅減小鎖相環(huán)的相位鎖定時間。

為實現上述目的，本發(fā)明采用如下技術方案：

本發(fā)明實施例提供了一種全數字鎖相環(huán)，包括鑒相模塊、數字濾波器、數字控制振蕩器和第一分頻器；

所述鑒相模塊的輸出端連接所述數字濾波器的輸入端，用于將所述鑒相模塊第一輸入端接收到的參考時鐘，與所述鑒相模塊第二輸入端接收到的反饋時鐘進行相位比較，輸出與所述參考時鐘和所述反饋時鐘的相位差呈正相關關系的數字信號，其中，所述反饋時鐘為所述數字控制振蕩器輸出的輸出時鐘經所述第一分頻器后的時鐘；

所述數字濾波器的輸出端連接所述數字控制振蕩器的輸入端，用于將所述數字信號濾波后輸出至所述數字控制振蕩器，以控制所述數字控制振蕩器以預設頻率變化值調節(jié)輸出時鐘的頻率，使反饋時鐘的相位調節(jié)至所述參考時鐘的相位，其中，所述預設頻率變化值與所述數字信號的數值大小正相關；

所述數字控制振蕩器的輸出端連接所述第一分頻器的輸入端；

所述第一分頻器的輸出端連接所述鑒相模塊的第二輸入端。

進一步地，所述數字信號包括第一預設位數的高位數字信號和第二預設位數的低位數字信號；

所述數字濾波器的輸出端包括高位輸出端和低位輸出端；

所述數字控制振蕩器的輸入端包括高位輸入端和低位輸入端；

所述數字濾波器的高位輸出端與所述數字控制振蕩器對應的高位輸入端連接，所述數字濾波器的低位輸出端與所述數字控制振蕩器對應的低位輸入端連接。

進一步地，還包括第二分頻器和三角積分調制器；

所述第二分頻器連接在所述數字控制振蕩器和所述第一分頻器之間，所述第二分頻器的輸出端連接所述三角積分調制器的觸發(fā)端；

所述三角積分調制器連接在所述數字濾波器的低位輸出端與所述數字控制振蕩器的低位輸入端之間，用于對所述第二預設位數的低位數字信號的數值進行積分取平均值。

進一步地，所述鑒相模塊包括多輸出開關式鑒相器或時間數字轉換器。

進一步地，所述鑒相模塊包括多輸出開關式鑒相器時，所述多輸出開關式鑒相器包括鑒相器，用于比較所述參考時鐘與所述反饋時鐘的相位，得到時間指示信號，并將所述時間指示信號傳輸給時間邏輯選擇模塊；

連接于所述鑒相器的時間邏輯選擇模塊，用于根據所述時間指示信號，從所述參考時鐘與所述反饋時鐘中，選出上升沿先到的時鐘傳輸至多個時間延遲模塊的第一輸入端，選出上升沿后到的時鐘傳輸至所述多個時間延遲模塊的第二輸入端；

并列連接于所述時間邏輯選擇模塊的多個時間延遲模塊，用于對從第一輸入端輸入的時鐘進行不同的時間延遲；

對應連接于所述多個時間延遲模塊的多個數字信號輸出模塊，用于根據參考時鐘和反饋時鐘的上升沿到來的先后順序，輸出對應的數字信號。

進一步地，所述數字信號輸出模塊包括D觸發(fā)器或判定器。

本發(fā)明的有益效果是：本發(fā)明提供的全數字鎖相環(huán)，采用的鑒相模塊可以給數字濾波器提供足夠位數的數字信號，在參考時鐘與反饋信號相位相差較大時，鑒相模塊輸出的高位數字信號得到重復利用，增加了進入數字濾波器的數值，等效于臨時增加環(huán)路的帶寬，進而使參考時鐘與反饋信號的相位差快速減少，降低了鎖相環(huán)的相位鎖定時間。

附圖說明

下面將通過參照附圖詳細描述本發(fā)明的示例性實施例，使本領域的普通技術人員更清楚本發(fā)明的上述及其他特征和優(yōu)點，附圖中：

圖1是本發(fā)明實施例一提供的全數字鎖相環(huán)的結構示意圖；

圖2a是本發(fā)明實施例一提供的開關式鑒相器的時間輸入與數字輸出的關系示意圖；

圖2b是本發(fā)明實施例一提供的時間數字轉換器的時間輸入與數字輸出的關系示意圖；

圖2c是本發(fā)明實施例一提供的多輸出開關式鑒相器的時間輸入與數字輸出的關系示意圖；

圖3是本發(fā)明實施例二提供的全數字鎖相環(huán)的結構示意圖；

圖4是本發(fā)明實施例二提供的多輸出開關式鑒相器的結構示意圖；

圖5a是本發(fā)明實施例二提供的判定器中判定單元的電路圖；

圖5b是本發(fā)明實施例二提供的判定器中鎖存單元的電路圖；

圖6是本發(fā)明實施例二提供的判定器的輸入輸出波形圖。

具體實施方式

下面結合附圖并通過具體實施方式來進一步說明本發(fā)明的技術方案?？梢岳斫獾氖?，此處所描述的具體實施例僅僅用于解釋本發(fā)明，而非對本發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關的部分而非全部結構。

實施例一

圖1是本發(fā)明實施例一提供的全數字鎖相環(huán)的結構示意圖。如圖1所示，該全數字鎖相環(huán)可包括鑒相模塊1、數字濾波器2、數字控制振蕩器3和第一分頻器4。

其中，鑒相模塊1的輸出端連接數字濾波器2的輸入端，用于將鑒相模塊1第一輸入端接收到的參考時鐘，與鑒相模塊1第二輸入端接收到的反饋時鐘進行相位比較，輸出與參考時鐘和反饋時鐘的相位差呈正相關關系的數字信號，其中，反饋時鐘為數字控制振蕩器3輸出的輸出時鐘經第一分頻器后的時鐘；

數字濾波器2的輸出端連接數字控制振蕩器3的輸入端，用于將數字信號濾波后輸出至數字控制振蕩器3，以控制數字控制振蕩器3以預設頻率變化值調節(jié)輸出時鐘的頻率，使反饋時鐘的相位調節(jié)至參考時鐘的相位，其中，預設頻率變化值與數字信號的數值大小正相關；

數字控制振蕩器3的輸出端連接第一分頻器4的輸入端；

第一分頻器4的輸出端連接鑒相模塊1的第二輸入端。

傳統(tǒng)的鎖相環(huán)中，鑒相模塊一般為開關式鑒相器，但開關式鑒相器只提供簡單的相位靠前或者靠后的信息(參見圖2a)，由于開關式鑒相器的輸出位數有限，因此鎖相環(huán)的相位鎖定需要大量的時間。本實施例中，鑒相模塊1可包括多輸出開關式鑒相器或時間數字轉換器。參考時鐘與反饋時鐘的相位經過多輸出開關式鑒相器進行對比后，輸出與相位差呈非線性正相關關系的數字信號(參見圖2c)；參考時鐘與反饋時鐘的相位經過時間數字轉換器進行對比后，輸出與相位差呈線性正相關關系的數字信號(參見圖2b)。

上述方案中，又因為時間數字轉換器的設計復雜，需要消耗大量的硅片面積，以及消耗大量的功耗，不利于降低芯片的成本；而多輸出開關式鑒相器綜合了開關式鑒相器與時間數字轉換器的特點，采用正相關的非線性關系來進行相位鑒定，可以有效地降低設計難度，減小芯片成本，且可以給數字濾波器2提供足夠位數的數字信號，因此，本實施例的鑒相模塊1優(yōu)選多輸出開關式鑒相器。

示例性的，以多輸出開關式鑒相器為例，鎖相環(huán)剛開始工作時，反饋時鐘跟參考時鐘的頻率不同，不同的頻率會導致在每個周期內相位發(fā)生變化，兩個不同的相位之間有相位差，多輸出開關式鑒相器鑒出該相位差后，將相位差轉換成非線性正相關的數字信號。本實施例采用高位復用技術增加該數字信號的位數，被處理后的數字信號輸入到數字濾波器2后進行濾波處理，然后直接控制數字控制振蕩器3的輸出時鐘頻率。該輸出時鐘經過第一分頻器4后反饋到多輸出開關式鑒相器的第二輸入端，進而構成一個完整的負反饋系統(tǒng)。本實施例中，參考時鐘和反饋時鐘的相位差越大時，多輸出開關式鑒相器輸出的數字信號的數值越大，對數字控制振蕩器3的頻率改變(頻率變化值)也越大，使得反饋時鐘的相位以較快的速度向參考時鐘的相位靠近。當相位差越來越小時，多輸出開關式鑒相器輸出的數字信號的數值也越小，對數字控制振蕩器3的頻率改變也越小，反饋時鐘的相位以較慢的速度慢慢向參考時鐘的相位靠近，當相位差為零時，輸出數字信息的數值也為零，數字濾波器2維持在穩(wěn)定的數值，進而使得鎖相環(huán)的相位鎖定，輸出時鐘頻率達到目標頻率。

需要說明的是，多輸出開關式鑒相器輸出的數字信息的數值與相位差也可以呈非線性的負相關關系，但通多設置后續(xù)的數字濾波器2，或者數字控制振蕩器3的增益正負系數，確保整個環(huán)路為負反饋系統(tǒng)，不管多輸出開關式鑒相器輸出的數字信息的數值與相位差呈正相關或者負相關關系，都不影響系統(tǒng)的工作特性。

進一步的，上述數字信號可包括第一預設位數的高位數字信號和第二預設位數的低位數字信號，其中第一預設位數和第二預設位數可由用戶自行設定，例如第一預設位數可為6位，第二預設位數可為4位；數字濾波器2的輸出端包括高位輸出端和低位輸出端；數字控制振蕩器3的輸入端包括高位輸入端和低位輸入端；數字濾波器2的高位輸出端與數字控制振蕩器3對應的高位輸入端連接，數字濾波器2的低位輸出端與數字控制振蕩器3對應的低位輸入端連接。

本發(fā)明實施例一提供的全數字鎖相環(huán)，采用的鑒相模塊可以給數字濾波器提供足夠位數的數字信號，在參考時鐘與反饋信號相位相差較大時，鑒相模塊輸出的高位數字信號得到重復利用，增加了進入數字濾波器的數值，等效于臨時增加環(huán)路的帶寬，進而使參考時鐘與反饋信號的相位差快速減少，降低了鎖相環(huán)的相位鎖定時間。

實施例二

圖3是本發(fā)明實施例二提供的全數字鎖相環(huán)的結構示意圖。如圖3所示，與實施例一不同的是，本實施例的全數字鎖相環(huán)還包括第二分頻器5和三角積分調制器6。

其中，第二分頻器5連接在數字控制振蕩器3和第一分頻器4之間，第二分頻器5的輸出端連接三角積分調制器6的觸發(fā)端；

三角積分調制器6連接在數字濾波器2的低位輸出端與數字控制振蕩器3的低位輸入端之間，用于對第二預設位數的低位數字信號的數值進行積分取平均值，以有效減少低位數字信號快速變化造成的毛刺現象。

本實施例中，鑒相模塊1包括多輸出開關式鑒相器時，如圖4所示，多輸出開關式鑒相器包括鑒相器11，用于比較參考時鐘與反饋時鐘的相位，得到時間指示信號，并將時間指示信號傳輸給時間邏輯選擇模塊；

連接于鑒相器11的時間邏輯選擇模塊12，用于根據時間指示信號，從參考時鐘與反饋時鐘中，選出上升沿先到的時鐘傳輸至多個時間延遲模塊13的第一輸入端，選出上升沿后到的時鐘傳輸至多個時間延遲模塊13的第二輸入端；

并列連接于時間邏輯選擇模塊12的多個時間延遲模塊13，用于對從第一輸入端輸入的時鐘進行不同的時間延遲；

對應連接于多個時間延遲模塊13的多個數字信號輸出模塊14，用于根據參考時鐘和反饋時鐘的上升沿到來的先后順序，輸出對應的數字信號。

示例性的，當參考時鐘和反饋時鐘信號經過鑒相器11比較判定后，會通過時間邏輯選擇模塊12將上升沿先到達的時鐘定義為F_E，將上升沿后到達的時鐘定義為F_L。這兩個時鐘信號會經過多個時間延遲模塊13進行不同的時間延遲，本實施例中采用的時間差為0，2⁰ΔT，2¹ΔT，2²ΔT，…，2¹²ΔT，兩個時鐘信號通過延遲處理后會經過多個數字信號輸出模塊14進行比較，當F_E的延遲信號先進入多個數字信號輸出模塊14后，多個數字信號輸出模塊14的輸出為1，反之多個數字信號輸出模塊14的輸出為0。例如當兩個時鐘信號的時間差為55.5ΔT時，經過不同的時間延遲處理后，在進入多個數字信號輸出模塊14之前各時間差依次為55.5ΔT，54.5ΔT，53.5ΔT，51.5ΔT，…，-4040.5ΔT，由于多個數字信號輸出模塊14可以判定上升沿先到達的時鐘信號，對應的輸出信號從低位到高位依次為1111 1110 0000 0000 0，對應的數字轉換成十進制后為127，進而由該數值控制數字振蕩控制器的頻率。

進一步的，上述數字信號輸出模塊14可包括D觸發(fā)器或判定器。為了提高上升沿到達時間先后順序判定的準確信，數字信號輸出模塊14優(yōu)選判定器。

本實施例的判定器可包括判定單元(如圖5a所示)和鎖存單元(如圖5b所示)，鎖存單元對判定單元輸出的數值進行鎖定。其中，判定單元包括兩個輸入端R₁和R₂，兩個輸出端A₁和A₂，鎖存單元包括兩個輸入端，分別連接判定單元的兩個輸出端A₁和A₂，兩個輸出端C₁和C₂。

示例性的，如圖6所示，當判定器處于初始狀態(tài)時，R₁和R₂為低電平，對應的判定單元的兩個與非門的輸出N₁和N₂均為高電平，此時后面的N型和P型場效應管等效為兩個反相器，對應的輸出A₁和A₂均為低電平。當R₂的上升沿先進入鑒定器后，下端的與非門的兩個輸入均為高電平，N₂由高電平變?yōu)榈碗娖?。如果此時R₁依然還為低電平，上端的與非門的兩個輸入均為低電平，N₁為高電平，那么判定器的輸出A₁為低電平，A₂為高電平。如果此時R₁也變?yōu)楦唠娖?，上端的與非門的兩個輸入電平依次為低電平和高電平，此時上端與非門的輸出N₁仍為高電平，N₂仍為低電平，判定器的輸出A₁為低電平，A₂為高電平。當R₂的下降沿到來后，下端的與非門輸入為低電平和高電平，對應的輸出N₂為高電平，上端的與非門輸入均為高電平，對應的輸出N₁為低電平，此時A₂將被重置為低電平，A₁為高電平。當R₁的下降沿到來后，上端的與非門輸入為低電平和高電平，對應的輸出N₁為高電平，下端的與非門輸入為低電平和高電平，對應的輸出N₂為高電平，此時A1和A2均為低電平。同理可以分析出當R₁先進入判定器時，輸入和輸出的波形圖。

當R₁與R₂均為低電平時，A₁與A₂也均為低電平。當R₁或者R₂的下降沿出現時，A₁或者A₂會產生一個脈沖信號，該脈沖信號的寬度為R₁和R₂下降沿的時間差。當A₁由低電平變?yōu)楦唠娖?，A₂由高電平變?yōu)榈碗娖綍r，鎖存單元中上端的或非門的兩個輸入中的A₁為高電平，對應的輸出B₁為低電平，此時下端的或非門的兩個輸入均為低電平，對應的輸出B₂為高電平。同理可以分析出當A₂由低電平變?yōu)楦唠娖?，A₁由高電平變?yōu)榈碗娖綍r，下端的或非門的兩個輸入中的A₂為高電平，對應的輸出B₂為低電平，此時上端的或非門的兩個輸入均為低電平，對應的輸出B₁為高電平。但本專利實施的方案中需要判定上升沿的先后順序，上升沿的先后判定方法如下。

在R₁與R₂均位于等待上升沿的低電平狀態(tài)時，A₁和A₂為低電平，此時B₁和B₂的電平會一直鎖存上一個狀態(tài)。當A₂由低電平變?yōu)楦唠娖?，下端的或非門的兩個輸入中有一個高電平，對應的輸出B₂為低電平，此時上端的或非門的兩個輸入均為低電平，對應的輸出B₁為高電平。當A₁由低電平變?yōu)楦唠娖?，上端的或非門的兩個輸入中有一個高電平，對應的輸出B₁為低電平，此時下端的或非門的兩個輸入均為低電平，對應的輸出B₂為高電平。

綜上，對應圖6中對A₁和A₂的判斷，可相應判斷出B₁和B₂的高低電平，B₁和B₂的電平再經過非門便得到圖6中所示的C₁和C₂的波形圖。

本實施例提供的全數字鎖相環(huán)，通過三角積分調制器對數字濾波器輸出的第二預設位數的低位數字信號的數值進行積分取平均值，有效減少了低位數字信號快速變化造成的毛刺現象。

注意，上述僅為本發(fā)明的較佳實施例及所運用技術原理。本領域技術人員會理解，本發(fā)明不限于這里所述的特定實施例，對本領域技術人員來說能夠進行各種明顯的變化、重新調整和替代而不會脫離本發(fā)明的保護范圍。因此，雖然通過以上實施例對本發(fā)明進行了較為詳細的說明，但是本發(fā)明不僅僅限于以上實施例，在不脫離本發(fā)明構思的情況下，還可以包括更多其他等效實施例，而本發(fā)明的范圍由所附的權利要求范圍決定。