本發(fā)明涉及一種電路板及其制作方法，尤其涉及一種在電路板上制作細(xì)線路的方法。

背景技術(shù)：

現(xiàn)有技術(shù)中，在電路板上制作線路的方法分為干膜蝕刻法(Tenting，又稱消減法)以及半加成法(Semi-additive Process，SAP)兩種。所謂干膜蝕刻法即利用帳篷的方式制作線路遮蔽的方法，較精確的說法是指在電路板通孔上方利用干膜作為保護(hù)蓋，用以防止蝕刻液將孔內(nèi)銅蝕除的制作方式。近年來對于直接以光阻來保護(hù)銅面直接蝕刻而不作線路電鍍的做法被普遍稱為Tenting。所謂半加成法是指在絕緣基材表面上，用化學(xué)沉積金屬，結(jié)合電鍍蝕刻或者三者并用形成導(dǎo)電圖形的加成法工藝。半加成法的工藝流程是：鉆孔-催化處理和增粘處理-化學(xué)鍍銅-成像(電鍍抗蝕劑)-圖形電鍍銅(負(fù)相)-去除抗蝕劑-差分蝕刻。

請參閱圖1，干膜蝕刻法因流程短、成本低而成為線路制作時(shí)的首選方法，但受其梯形斷面與銅層厚度及均勻性的影響，35/35μm以下線路已難使用此方法制作。目前雖可搭配使用二流體進(jìn)行蝕刻，可以下探到25/25um，但對銅層的厚度與均勻性仍然有較高要求。另外，一般細(xì)線路的制作，因蝕刻均勻性的調(diào)整(亦可能為銅厚變異造成)，往往容易過度蝕刻(Over Etch)而造成線細(xì)或斷路(如A部所示)，同時(shí)無蝕刻(Non-Etch)又易造成微短路(Micro-short)(如B部所示)，這樣很難于制作后再進(jìn)行修補(bǔ)，造成良率低下。

技術(shù)實(shí)現(xiàn)要素：

鑒于以上問題，有必要提供一種利用干膜蝕刻法在電路板上制 作細(xì)線路時(shí)，可有效避免過度蝕刻或無蝕刻所產(chǎn)生的斷路及微短路的電路板的線路制作方法以及利用該方法制造的電路板。

一種電路板的線路制作方法，其包括以下工序：

提供一第一銅層，在該第一銅層一表面進(jìn)行半蝕刻出截面為梯形的多個突起，在該第一銅層形成有多個突起的一表面上壓合介電層，對該第一銅層背離該介電層的另一表面進(jìn)行研磨改變該多個突起的高度，以形成相互間隔設(shè)置且嵌埋于該介電層內(nèi)的多個第一線路圖案，該多個第一線路圖案共同形成第一線路層；

該介電層的背離該第一線路層的一表面形成與該第一線路層相電性導(dǎo)通的雙銅層結(jié)構(gòu)，將該雙銅層蝕刻成相互間隔設(shè)置且截面為梯形的多個第二線路圖案，該多個第二線路圖案露出于該介電層表面外，且共同形成第二線路層；

該第一線路層的多個第一線路圖案朝向該介電層內(nèi)嵌埋延伸方向與該第二線路層的多個第二線路圖案從該介電層表面凸出延伸方向相一致，從而該第二線路層的多個第二線路圖案的側(cè)壁傾斜方向與該第一線路層的多個第一線路圖案的側(cè)壁傾斜方向相一致。

一種電路板，其包括：一第一線路層、一第二線路層、一介電層以及至少一導(dǎo)電柱，該第一線路層及該第二線路層分別設(shè)置于該介電層的相對兩側(cè)，該導(dǎo)電柱用于電性導(dǎo)通該第一線路層及該第二線路層，該第一線路層及該第二線路層均通過蝕刻形成，該第一線路層包括相互間隔設(shè)置且截面為梯形的多個第一線路圖案，該多個第一線路圖案分別嵌埋于該介電層內(nèi)，該第二線路層包括相互間隔設(shè)置且截面為梯形的多個第二線路圖案，該多個第二線路圖案露出于該介電層表面外，該多個第一線路圖案朝向該介電層內(nèi)嵌埋延伸方向與該多個第二線路圖案從該介電層表面凸出延伸方向相一致，從而該第二線路層的多個第二線路圖案的側(cè)壁傾斜方向與該第一線路層的多個第一線路圖案的側(cè)壁傾斜方向相一致。

與現(xiàn)有技術(shù)相比，本發(fā)明所提供的電路板的線路制作方法于電路板上制作細(xì)線路時(shí)，對傳統(tǒng)的Tenting工藝的線路制作工序進(jìn)行改 良，利用干膜蝕刻法蝕刻圖案成梯形的特性，在第一銅層上蝕刻出由多個截面為梯形的線路圖案構(gòu)成的第一線路層后，在該第一線路層的上方壓合介電層，之后對該第一線路層的底面進(jìn)行研磨，經(jīng)研磨拋光定義出埋線面的線寬及線距，且根據(jù)需要可彈性修正、調(diào)整線寬線距。因此，本發(fā)明的線路制作方法可有效避免過度蝕刻或無蝕刻所產(chǎn)生的斷路及微短路。此外，利用本發(fā)明的制作方法而制造的電路板上的線路不易產(chǎn)生斷路及微短路，因此具有較佳的功能，使用壽命較長。

附圖說明

圖1是利用現(xiàn)有技術(shù)的電路板的線路制作方法所得到的線路示意圖。

圖2是本發(fā)明實(shí)施例所提供的電路板的線路制作方法的流程圖。

圖3是本發(fā)明實(shí)施例所提供的電路板的線路制作方法所采用的載體的示意圖。

圖4A～圖4C是本發(fā)明實(shí)施例的電路板的線路制作方法的第一線路層的制作過程的示意圖。

圖5A～圖5C是本發(fā)明實(shí)施例的電路板的線路制作方法的第二線路層的制作過程的示意圖。

圖6是本發(fā)明實(shí)施例的電路板的線路制作方法去除載體時(shí)的示意圖。

圖7是本發(fā)明實(shí)施例的電路板的線路制作方法對該第一線路層進(jìn)行修線處理的放大示意圖。

圖8是本發(fā)明實(shí)施例的電路板的線路制作方法對該第一線路層及該第二線路層進(jìn)行打磨、拋光后的示意圖。

圖9A～圖9B是本發(fā)明實(shí)施例的電路板的線路制作方法對該第二線路層進(jìn)行蝕刻處理的示意圖。

圖10是本發(fā)明實(shí)施例的電路板的線路制作方法對該第一線路層進(jìn)行表面處理的示意圖。

圖11是本發(fā)明實(shí)施例的電路板的線路制作方法對該電路板的線路模組進(jìn)行封裝處理的示意圖。

主要元件符號說明

載體 10

基板 11

銅層 12

鎳層 13

第一銅層 14

線路圖案 15

第一線路層 16

介電層 17

第二銅層 18

連接孔 20

導(dǎo)電柱 24

第三銅層 25

第二線路層 23

阻焊膜 26

芯片 27

模塑化合物 28

線路模組 30

第一干膜 100

第二干膜 200

具體實(shí)施方式

下面將結(jié)合附圖和實(shí)施例對本發(fā)明的電路板的線路制作方法作進(jìn)一步詳細(xì)說明。

請參閱圖2，圖2是本發(fā)明實(shí)施例所提供的電路板的線路制作方法的流程圖，本發(fā)明的電路板的線路制作方法具體包括以下工序：

工序1，請參閱圖3，提供一載體10。該載體包括基板11、覆蓋于該基板11的上表面的銅層12以及覆蓋于該銅層12的上表面的鎳層(Ni)13。該基板11為一厚度為0.5mm～1.0mm的鋼板。該銅層12通過電鍍法等方式形成于該基板11的上表面，其厚度為3μm～5μm。該鎳層13通過電鍍法等方式形成于該銅層12的上表面，其厚度為0.5μm～1.0μm。該鎳層13作為后續(xù)制程的分層界面。

可以理解，本發(fā)明中的載體10所采用的基板11不限于不銹鋼板，在保證基板平整度及光潔度的基礎(chǔ)上，也可采用鋁板或生鐵等作為基板。

工序2，請參閱圖4A～圖4C，在載體10的鎳層13的表面形成多個第一線路圖案15。工序2具體包括：

工序21，在載體10的頂面形成一第一銅層14。該第一銅層14通過電鍍法等方法覆蓋于該鎳層13的上面，其厚度為20μm～30μm。

工序22，利用干膜蝕刻法在第一銅層14一表面上蝕刻出多個第一線路圖案15。具體來說，在第一銅層14的上表面覆蓋一第一干膜(dry film)100，之后進(jìn)行曝光，將第一干膜100成形為未曝光部分100a和已曝光部分100b，接著對第一干膜100進(jìn)行顯影，圖案化第一干膜100，接著利用蝕刻液蝕刻第一銅層14，使其形成多個截面為梯形的突起，最后去除第一干膜100。在本實(shí)施方式中，第一銅層14與第一干膜100的未曝光部分100a相對應(yīng)的部分被蝕刻液蝕刻出指定的深度，從而使其他部分成形為多個橫截面為梯形的第一線路圖案15。該多個第一線路圖案15為截面為梯形的突起，其構(gòu)成電路板的第一線路層16的雛形，且其底部相互連接導(dǎo)通。

工序3，請參閱圖5A～圖5C，在多個第一線路圖案15的上方形成一與該多個第一線路圖案15相電性導(dǎo)通的雙銅層結(jié)構(gòu)。工序3具體包括：

工序31，在該多個第一線路圖案15上壓合介電層17，以使第一線路層16的多個第一線路圖案15埋入于介電層17內(nèi)。之后在該介電層17的表面形成第二銅層18。具體來說，向圖5A所示的該多個第一線路圖案15之間的間隙內(nèi)及其上面填充介電層17，并于該介電層17的表面電鍍形成該第二銅層18。該介電層17可為溶融狀態(tài)的環(huán)氧樹脂等的材料，其具有較高的介電常數(shù)。該第二銅層18通過化學(xué)鍍銅法形成，構(gòu)成一起氧化還原反應(yīng)的晶種層。

工序32，對該第二銅層18進(jìn)行半蝕刻(half etch)，之后通過激光打孔法在該介電層17內(nèi)形成一連接孔(contact hole)20。具體來說，通過半蝕刻，該第二銅層18的厚度減為一半。通過激光打孔法，由半蝕刻后的第二銅層18的上表面至其中一個第二線路圖案(本實(shí)施例中選擇最大的第二線路圖案)的上表面之間形成一倒梯形的凹部，該倒梯形的凹部即為該連接孔20。

工序33，利用通孔電鍍法(Plating Through Hole，PTH)在該連接孔20內(nèi)形成一導(dǎo)電柱24，同時(shí)在該第二銅層18的上面覆蓋第三銅層25，從而形成上述的雙銅層結(jié)構(gòu)。

具體工藝為：通過電鍍法，在半蝕刻后的該第二銅層18的上面覆蓋一層厚度約為20μm～30μm的第三銅層25(又稱電鍍銅層)，并使銅填充至該連接孔20內(nèi)，從而形成該導(dǎo)電柱24及該雙銅層結(jié)構(gòu)。該半蝕刻后的該第二銅層18與該第三銅層25構(gòu)成電路板的第二線路層23的雛形。該導(dǎo)電柱24連接該第三銅層25的底面與該最大的第二線路圖案的上表面，從而該第三銅層25與該多個第一線路圖案15通過該導(dǎo)電柱24相互電性導(dǎo)通。

可以理解，本發(fā)明的導(dǎo)電柱24可以起到導(dǎo)通連接第一線路層16與第二線路層23的作用。本實(shí)施例中，僅形成了一個導(dǎo)電柱24，但導(dǎo)電柱24的數(shù)量沒有特別的限定，可以根據(jù)需要設(shè)置多個。

工序4，請參閱圖6，去除該載體10。具體來說，通過手動分板機(jī)或自動分板機(jī)將載體10的鎳層13與該多個第一線路圖案15的底面相互分離，從而去除該載體10。

工序5，請一并參閱圖7及圖8，對該多個第一線路圖案15背離介電層17的一表面進(jìn)行研磨、拋光以形成第一線路層16，同時(shí) 對第三銅層25進(jìn)行研磨、拋光，改變其厚度。本實(shí)施例的具體做法為：從多個第一線路圖案15的底面向內(nèi)研磨，通過對該多個第一線路圖案15的位于打磨線L以下的部分進(jìn)行打磨，從而減小該多個第一線路圖案15的高度，改變由該多個第一線路圖案15構(gòu)成的線路的寬度(如圖7中的α所示)以及各線路之間的間距(如圖7中的β所示)，從而形成第一線路層16。之后，對第三銅層25進(jìn)行打磨拋光，將該第三銅層25的厚度減小為約10μm～25μm。

可以理解，根據(jù)需要，可以任意改變該打磨線L的位置，從而可以打磨出具有不同線路形態(tài)的第一線路層16。

可以理解，第三銅層25的厚度也可于電鍍時(shí)被形成為指定的厚度，而無需進(jìn)行后續(xù)的打磨。

工序6，請參閱圖9A及圖9B，在第一線路層16及第三銅層25的外表面分別覆蓋一第二干膜200，之后進(jìn)行曝光、顯影、蝕刻、去膜，將由第二銅層18(晶種層)和第三銅層25構(gòu)成的雙銅層結(jié)構(gòu)蝕刻為寬度不一且間隔設(shè)置的多個第二線路圖案，從而形成第二線路層23。之后，剝離該第一線路層16及該第二線路層23外表面的第二干膜200，形成一電路板的線路模組30。此時(shí)，該線路模組30由該第一線路層16、該介電層17、該導(dǎo)電柱24以及該第二線路層23共同構(gòu)成。具體來說，對貼覆于第一線路層16的第二干膜200進(jìn)行全曝光，之后通過顯影去除掉貼覆于第一線路層16的第二干膜200；對貼覆于第三銅層25外表面的第二干膜200進(jìn)行部分曝光，即不蝕刻的線路不曝光，通過顯影后，貼覆于第三銅層25的第二干膜200被形成寬度不一且相互間隔設(shè)置的多個第二線路圖案。更具體地，蝕刻時(shí)，與圖案化后的第二干膜200相層合的雙銅層結(jié)構(gòu)不被蝕刻，而未被圖案化后的第二干膜200覆蓋的雙銅層結(jié)構(gòu)被蝕刻掉，從而形成了第二線路層23。該多個第二線路圖案的梯形截面的朝向與該第一線路層16的多個第一線路圖案15的梯形截面的朝向相同。第二線路層23露出于介電層17表面外。第二線路層23的多個第二線路圖案的側(cè)壁傾斜方向與第一線路層16的多個第一線路圖案15的側(cè)壁傾斜方向相一致。

工序7，請參閱圖10，在該電路板的線路模組30的第一線路層 16及第二線路層23的部分表面分別涂布阻焊膜26(solder mask)，之后進(jìn)行曝光、顯影，蝕刻掉與該第一線路層16的部分線路圖案相對應(yīng)的阻焊膜26，從而形成多個防焊開口。從而，位于該第一線路層16的表面的阻焊膜26上具有多個防焊開口，該多個防焊開口與該第一線路層16的部分第一線路圖案15的底面一一對應(yīng)設(shè)置；位于該第二線路層23的表面的阻焊膜26覆蓋該第二線路層23的部分表面并且填充于該多個第二線路圖案之間的間隙內(nèi)。

工序8，對第一線路層16及第二線路層23的從阻焊膜26露出的銅面進(jìn)行表面處理。具體做法為：在該第一線路層16的從阻焊膜26露出的多個第一線路圖案15的銅面分別涂布有機(jī)保焊劑(Organic Solderability Preservatives，OSP)，同時(shí)，在該第二線路層23的從阻焊膜26露出的銅面涂布有機(jī)保焊劑。該有機(jī)保焊劑用于防止銅面被氧化。

工序9，請參閱圖11，將電路板的線路模組30翻轉(zhuǎn)，使第一線路層16位于上方，使第二線路層23位于下方，之后對該線路模組30進(jìn)行封裝處理。

具體地，首先，提供一底面設(shè)置有多個焊錫球的芯片27，將該多個焊錫球分別對應(yīng)該第一線路層16的防焊開口設(shè)置，并將該多個焊錫球分別焊接于該第一線路層16的多個第一線路圖案15的底面，使該芯片27與該第一線路層16相互電性導(dǎo)通。其次，在該第一線路層16上的阻焊膜26的表面以及該芯片27的外周形成模塑化合物28。此時(shí)，該模塑化合物28包覆該芯片27于其內(nèi)，該第一線路層16的各第一線路圖案15嵌埋于該介電層17中。最后，在該第二線路層23的自該阻焊膜26露出的銅層的表面焊接球墊(圖未示)。此時(shí)，該球墊(ball pad)區(qū)域之線路形成于介電層17的表面。

相較于現(xiàn)有技術(shù)，采用本發(fā)明的電路板的線路制作方法在電路板上制作線路時(shí)，可以對傳統(tǒng)的Tenting工藝的線路制作工序進(jìn)行改良，利用干膜蝕刻法蝕刻圖案成梯形的特性，在第一銅層14上蝕刻出由多個第一線路圖案15構(gòu)成的第一線路層16后，在該第一線路層16的上方壓合介電層17，之后對該第一線路層16的底面進(jìn)行研磨， 經(jīng)研磨拋光定義出埋線面的線寬及線距，且根據(jù)需要可彈性修正、調(diào)整線寬線距。因此，本發(fā)明的線路制作方法可有效避免過度蝕刻或無蝕刻所產(chǎn)生的斷路及微短路。

本發(fā)明還提供一種采用上述的線路制作方法制造的電路板40。如圖11所示，本發(fā)明的電路板40包括一介電層17、第一線路層16、第二線路層23、導(dǎo)電柱24、阻焊膜26、芯片27以及模塑化合物28。

具體來說，該第一線路層16和該第二線路層23分別形成于該介電層17的相對兩側(cè)。該導(dǎo)電柱24形成于該介電層17的內(nèi)部，并且用于電性導(dǎo)通該第一線路層16和該第二線路層23。該阻焊膜26分別部分地覆蓋于該第一線路層16和該第二線路層23的外表面。其中，位于該第一線路層16的表面的阻焊膜26上具有多個防焊開口，該多個防焊開口與該第一線路層16的部分第一線路圖案15的底面一一對應(yīng)設(shè)置；位于該第二線路層23的表面的阻焊膜26覆蓋該第二線路層23的部分表面并且填充于該多個第二線路圖案之間的間隙內(nèi)。該芯片27通過多個焊錫球焊接于該第一線路層16的多個第一線路圖案15的底面，從而與該第一線路層16相互電性導(dǎo)通。該多個焊錫球設(shè)置于該芯片27的底面，并且分別對應(yīng)該第一線路層16的多個防焊開口設(shè)置。該模塑化合物28形成于該第一線路層16上的阻焊膜26的表面以及該芯片27的外周。即，該模塑化合物28將該芯片27包覆于其內(nèi)。

進(jìn)一步地，該第一線路層16與該第二線路層23均通過干膜蝕刻法形成。其中，該第一線路層16被蝕刻為多個相互間隔設(shè)置的第一線路圖案15，且嵌埋于該介電層17中。該第二線路層23被蝕刻為截面亦為梯形的多個第二線路圖案；該多個第二線路圖案形成于該介電層17的表面，且部分自該阻焊膜26露出以焊接球墊。該第一線路層16的線路的梯形截面的朝向與該第二線路層23的線路的梯形截面的朝向相同。

此外，第一線路層16的各梯形線路具有蝕刻面與研磨面，且僅由電鍍銅構(gòu)成。然而，該第二線路層23的各梯形線路由化鍍銅(晶種層)以及電鍍銅構(gòu)成。

相較于現(xiàn)有技術(shù)，本發(fā)明電路板40的第一線路層16及第二線路層23經(jīng)過打磨、拋光而被定義出適當(dāng)?shù)木€寬、線距及厚度，因此上下線路層的線路不易產(chǎn)生斷路及微短路，因此具有較佳的性能，使用壽命較長。

可以理解的是，對于本領(lǐng)域的普通技術(shù)人員來說，可以根據(jù)本發(fā)明的技術(shù)構(gòu)思做出其它各種相應(yīng)的改變與變形，而所有這些改變與變形都應(yīng)屬于本發(fā)明權(quán)利要求的保護(hù)范圍。