本發(fā)明涉及集成電路技術(shù)領(lǐng)域，具體而言涉及一種動態(tài)比較器和包括該動態(tài)比較器的模數(shù)轉(zhuǎn)換器。

背景技術(shù)：

模數(shù)轉(zhuǎn)換器(ADC)是現(xiàn)今的應(yīng)用電子設(shè)備以及通信設(shè)備的核心模塊，近年來由于電子市場對便攜式電子通信設(shè)備的需求，低功耗、高精度的ADC已成為ADC技術(shù)的主要發(fā)展趨勢。比較器是ADC結(jié)構(gòu)的主要模塊之一，尤其是高精度、低功耗的高性能比較器在應(yīng)用市場上有著重要的作用。

逐次逼近型模數(shù)轉(zhuǎn)換器(SAR ADC)是常見的低功耗ADC。在在高速低功耗SAR ADC中，由于SAR ADC的工作原理決定了比較器在一個時鐘周期內(nèi)要完成多次的比較，比較器的每次比較均要在一個很短時間完成，因此需要非常高速的比較器電路；同時，比較器需要分辨一個很小的輸入電壓以達(dá)到ADC的整體精度，因此對比較器的增益也提出了要求。此外，由于SAR ADC的結(jié)構(gòu)決定其在功耗上有優(yōu)勢，不希望SAR ADC功耗太高，因此，比較器的結(jié)構(gòu)最好采用沒有靜態(tài)功耗的動態(tài)比較器。

針對SAR ADC的這些要求，需要設(shè)計(jì)一個動態(tài)結(jié)構(gòu)高速高增益的比較器。

技術(shù)實(shí)現(xiàn)要素：

針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種動態(tài)比較器，所述動態(tài)比較器包括前置放大器、前饋增益提升裝置、鎖存器和輸出級電路，其中，所述前饋增益提升裝置在所述鎖存器開始進(jìn)行比較時為所述鎖存器提供前饋通路，對所述鎖存器的輸出端進(jìn)行放電，以提高所述鎖存器的比較速度和增益。

在本發(fā)明的一個實(shí)施例中，所述動態(tài)比較器還包括輸出反饋電路，所述輸出反饋電路基于所述鎖存器的輸出控制所述鎖存器的通路的通斷，以消除所述鎖存器在求和相位時的靜態(tài)功耗。

在本發(fā)明的一個實(shí)施例中，所述輸出反饋電路包括位于所述鎖存器的通路中的、由所述鎖存器的輸出所控制的開關(guān)管。

在本發(fā)明的一個實(shí)施例中，所述輸出反饋電路還包括與門、反相器和延遲單元，所述鎖存器的輸出經(jīng)過所述與門、所述反相器和所述延遲單元之后連接到所述開關(guān)管的柵極。

在本發(fā)明的一個實(shí)施例中，所述前置放大器包括第一級前置放大器和第二級前置放大器。

在本發(fā)明的一個實(shí)施例中，所述第一級前置放大器包括第一晶體管和第一寄生電容，所述第二級前置放大器包括第二晶體管和第二寄生電容。

在本發(fā)明的一個實(shí)施例中，所述前饋增益提升裝置包括基于所述第二寄生電容上的電荷量而導(dǎo)通的第三晶體管。

在本發(fā)明的一個實(shí)施例中，所述鎖存器的輸出結(jié)果保存在寄存器中。

在本發(fā)明的一個實(shí)施例中，所述動態(tài)比較器適用于逐次逼近型模數(shù)轉(zhuǎn)換器。

本發(fā)明還提供了一種模數(shù)轉(zhuǎn)換器，所述模數(shù)轉(zhuǎn)換器包括上述任一項(xiàng)所述的動態(tài)比較器。

本發(fā)明所提供的動態(tài)比較器在鎖存器端加入了增益提升技術(shù)，可以實(shí)現(xiàn)高速高增益的動態(tài)比較器。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。

附圖中：

圖1A-圖1D示出了現(xiàn)有的比較器的示例；

圖2示出了根據(jù)本發(fā)明實(shí)施例的動態(tài)比較器的電路結(jié)構(gòu)；

圖3示出了根據(jù)本發(fā)明另一個實(shí)施例的動態(tài)比較器的電路結(jié)構(gòu)；

圖4示出了圖3中的鎖存器工作時通路電流的電路仿真；以及

圖5A和圖5B分別示出了現(xiàn)有比較器和根據(jù)本發(fā)明實(shí)施例的動態(tài)比較器加入相同輸入信號時的電路仿真。

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。

在此使用的術(shù)語的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時，單數(shù)形式的“一”、“一個”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語“組成”和/或“包括”，當(dāng)在該說明書中使用時，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術(shù)語“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便闡釋本發(fā)明提出的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。

在SAR ADC中，對于一個輸入信號，通過不斷的將不同的參考電壓與輸入信號的差值送入比較器進(jìn)行比較，根據(jù)比較結(jié)果不斷選擇合適的參考電壓，最終達(dá)到反饋電壓與輸入信號電壓相等，完成對輸入信號的量化。通過上述工作過程可以得出，SAR ADC的比較器在一個時鐘周期內(nèi)需要進(jìn)行多次比較，同時比較器需要分辨很小的差分輸入電壓，最小為ADC的最小精度的1/2。因此，SAR ADC中需要一個高速、高增益的比較器，同時由于SAR ADC的低功耗要求，比較器的功耗不能太高，以免限制ADC的整體性能。

圖1A-圖1D示出了現(xiàn)有的比較器的示例。其中，圖1A示出了基于運(yùn)放的比較器，圖1B示出了基于鎖存器(latch)結(jié)構(gòu)的比較器。對于基于運(yùn)放結(jié)構(gòu)的比較器，例如應(yīng)用于1V量化范圍12比特ADC時，ADC為了達(dá)到12比特的精度，需要比較器最低能夠分辨1/2¹²。當(dāng)輸入正的最小電壓時，比較器要輸出高電平，即電源電壓，如果電源電壓Vdd＝1V，則比較器的增益為2¹²。對于單級運(yùn)放構(gòu)成的比較器，Av*f₀＝f_u，如果f_u＝1GHz，則f₀＝244.14KHz，f₀即是運(yùn)放結(jié)構(gòu)比較器在保證增益時能夠達(dá)到的速度，大多數(shù)場合不適用。

對于基于latch結(jié)構(gòu)的比較器，latch響應(yīng)時間公式為：

$t_D\≈\frac{C}{gm}ln\left(\frac{V_2}{V_1}\right)$

其中V₂為latch輸出電壓，V₁為latch初始電壓。同樣假定V₂＝Vdd＝1V，V₁＝1/2¹²，公式中g(shù)m/C為latch時間常數(shù)，等效為運(yùn)放帶寬f_u，同樣帶寬下，latch的速度是基于運(yùn)放結(jié)構(gòu)比較器的492倍。

由此，基于運(yùn)放結(jié)構(gòu)的比較器需要消耗靜態(tài)功耗，不適合SAR ADC的應(yīng)用，同時實(shí)現(xiàn)相同的增益，基于運(yùn)放結(jié)構(gòu)的比較器的速度會比基于latch結(jié)構(gòu)的比較器慢很多，因此也不適合高速高精度SAR ADC的應(yīng)用。因此，高速高精度SAR ADC應(yīng)該選擇基于latch結(jié)構(gòu)的比較器。

圖1C示出了帶有靜態(tài)前置放大器+鎖存器(preamp+latch)的比較器，圖1D示出了帶有動態(tài)前置preamp+latch的比較器。其中，圖1C中的比較器是基于latch結(jié)構(gòu)的、帶有前置靜態(tài)放大器的比較器。由于帶有前置放大器可以工作高速，同時提供一定的小信號增益，因此這種比較器優(yōu)點(diǎn)是可以抵抗由于latch輸出端大幅跳變耦合到輸入端的回踢噪聲(kickback noise)，整體比較器的速度也很快。但是這種結(jié)構(gòu)比較器也有它自身的缺點(diǎn)：即消耗靜態(tài)功耗，不適合高速高精度低功耗SAR ADC的應(yīng)用。

圖1D示出了帶有動態(tài)前置preamp+latch的比較器，它克服了圖1C中比較器靜態(tài)前置放大器消耗靜態(tài)電流的缺點(diǎn)，同時利用了節(jié)點(diǎn)電容放電時間同步對輸入信號進(jìn)行放大，同樣達(dá)到了前置放大的作用，也可以克服比較器latch輸出端大幅跳變引起的回踢噪聲，這是 一個高速、高增益的動態(tài)比較器。但是在高速高精度的SAR ADC中，需要更高速的比較器，因此需要進(jìn)一步提升比較器的速度。

在圖1D示出的比較器中，第一級尾電流I對寄生電容cp1進(jìn)行放電，同時M1管對輸入信號進(jìn)行放大，用公式表示可以為：

$Vout1=x=\frac{gm1}{Cp1}*vin*t1$

cp1上電壓放電到Vthp時，M2打開，第二級繼續(xù)放大，用公式表示可以為：$Vout2=x=\frac{gm2}{Cp2}*vin*t2$

放大后差分電壓作為latch的種子電子送入latch中，latch根據(jù)這個電壓經(jīng)過t3放大到最后輸出。

這樣，前置動態(tài)放大器整體增益為：Gain＝Gain1*Gain2；

整體比較器所消耗的時間為：t1+t2+t3。

由于t1和t2是尾電流對寄生電容放電，時間很短，同時比較器前置放大還需要在t1和t2時間內(nèi)為latch提供放大后的種子電壓，因此這個時間t1+t2很難進(jìn)一步優(yōu)化。而基于latch響應(yīng)時間公式：

$t_D\≈\frac{C}{gm}ln\left(\frac{V_2}{V_1}\right)$

可知t3在v2/v1電壓很小時會指數(shù)增加，因此優(yōu)化t3可以提升比較器速度。C是latch寄生電容，很難優(yōu)化，因此優(yōu)化gm可以大幅提升比較器速度。

本發(fā)明提供了可以實(shí)現(xiàn)高速高增益的動態(tài)比較器。圖2示出了根據(jù)本發(fā)明實(shí)施例的動態(tài)比較器200的電路結(jié)構(gòu)。如圖2所示，動態(tài)比較器200包括前置放大器、前饋增益提升裝置、鎖存器和輸出級電路。其中，前饋增益提升裝置在鎖存器開始進(jìn)行比較時為鎖存器提供前饋通路，對鎖存器的輸出端進(jìn)行放電，以提高鎖存器的比較速度和增益。

其中，前置放大器可以包括第一級前置放大器和第二級前置放大器。第一級前置放大器可以包括第一晶體管M1和第一寄生電cp1，第二級前置放大器可以包括第二晶體管M2和第二寄生電容cp2。前饋增益提升裝置可以包括基于第二寄生電容cp2上的電荷量而導(dǎo)通的第三晶體管M3。

兩級前置放大器對輸入信號進(jìn)行放大，將放大后的信號送入latch中進(jìn)行比較。當(dāng)?shù)诙纳娙輈p2上極板充電到Vthn(M3管的閾值電壓)后，M3打開，latch放電，M5打開，latch主要為M4和M5工作，因此其增益為Gm＝gm4+gm5。相比之下，在圖1D所示出的比較器中，當(dāng)cp2上極板充電到Vthn后，M3打開，M3的漏端從VDD放電，放電到VDD-Vthn時，M5打開，latch主要NMOS管M5工作，其增益僅為Gm＝gm5。

因此，前饋增益提升裝置(例如圖2中的M3管)的存在使得在latch進(jìn)行比較的開始瞬間有一個前饋通路，瞬間對latch輸出端進(jìn)行放電，latch輸出端電壓下降，M4和M5管在latch剛開始工作均提供gm，這樣相當(dāng)于瞬時增加了latch的有效gm，增加了latch的帶寬和速度，從而實(shí)現(xiàn)高速高增益。

圖3示出了根據(jù)本發(fā)明另一個實(shí)施例的動態(tài)比較器300的結(jié)構(gòu)。如圖3所示，動態(tài)比較器300與圖2中所示出的動態(tài)比較器200結(jié)構(gòu)類似，除了動態(tài)比較器200所包括的結(jié)構(gòu)，動態(tài)比較器300還包括輸出反饋電路。輸出反饋電路基于鎖存器的輸出控制鎖存器的通路的通斷，以消除鎖存器在求和相位時的靜態(tài)功耗。如圖3所示，輸出反饋電路可以包括位于鎖存器的通路中的、由鎖存器的輸出所控制的開關(guān)管M6。輸出反饋電路還可以包括與門、反相器和延遲單元，鎖存器的輸出經(jīng)過與門、反相器和延遲單元之后連接到開關(guān)管M6的柵極。

當(dāng)動態(tài)比較器300處于重置(reset)狀態(tài)時，latch的兩個輸出端均為高電平，開關(guān)管M6的控制端電壓為低電平，但是latch輸出端也為高電平，因此M4管關(guān)閉，不會有靜態(tài)功耗；當(dāng)動態(tài)比較器300開始比較時，latch輸出端電壓下降，latch進(jìn)行正常比較，當(dāng)latch比較完成輸出正常結(jié)果后，latch通路開關(guān)管M6控制信號變?yōu)楦唠娖?，關(guān)斷l(xiāng)atch通路，因此也不會產(chǎn)生靜態(tài)功耗。圖4示出了圖3的鎖存器工作時通路電流的電路仿真。從圖4中可以看出latch工作時沒有靜態(tài)功耗。

圖5A和圖5B分別示出了現(xiàn)有比較器和根據(jù)本發(fā)明實(shí)施例的動態(tài)比較器加入相同輸入信號時的電路仿真。圖5A和圖5B在相同的corner下對比仿真現(xiàn)有技術(shù)的比較器和根據(jù)本發(fā)明實(shí)施例的動態(tài)比 較器的速度，仿真波形為比較器輸入時鐘和比較器輸出有效指示信號。從圖5A和圖5B中可以看出，作為參考電路的現(xiàn)有技術(shù)的比較器的延遲(delay)為579ps，而根據(jù)本發(fā)明實(shí)施例的動態(tài)比較器的delay為276ps，即現(xiàn)有技術(shù)的比較器比根據(jù)本發(fā)明實(shí)施例的動態(tài)比較器慢一倍以上。很明顯，根據(jù)本發(fā)明實(shí)施例的動態(tài)比較器可以使比較器工作更快，比較器的增益更高，因此非常適用于高速高精度的SAR ADC。例如可以將latch的輸出結(jié)果用寄存器保存，以供SAR ADC使用，保證功能正確。然而，本領(lǐng)域普通技術(shù)人員可以理解，根據(jù)本發(fā)明實(shí)施例的動態(tài)比較器還可以根據(jù)需要適用于其他應(yīng)用。

本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。