專利名稱：具有偏移補(bǔ)償?shù)谋容^器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有偏移補(bǔ)償?shù)谋容^器，特別用于通過(guò)逐次逼近運(yùn)行的模數(shù)轉(zhuǎn)換 器(ADC SAR-數(shù)模轉(zhuǎn)換器逐次逼近寄存器)。
背景技術(shù)：
眾所周知，精確性是對(duì)比較器的一個(gè)重要要求；由于用來(lái)形成轉(zhuǎn)換器的物理部件 之間的不匹配會(huì)產(chǎn)生偏移，因此，需要確保對(duì)這些偏移進(jìn)行可靠的校正的技術(shù)。已經(jīng)提出了幾種用于偏移校正的方案。圖1示出了第一種方案，B. Razavi，B. Wooley的公開在1992年12月的文獻(xiàn) "Design Techniques for High-Speed, High-Resolution Comparators，，，IEEEJournal of Solid-State V0L.M7，N. 12，其包括N個(gè)在具有偏移的鎖存器2的上游的前置放大器級(jí)1。 通過(guò)在預(yù)定的電壓下短路前置放大器1的輸入并采樣前置放大器1的輸出，在起始的自調(diào) 零步驟檢測(cè)了前置放大器1的偏移。因而，鎖存器2的偏移減小了，因?yàn)樗怀粤饲爸梅?大器1的增益的乘積(1/(G1*. · · Gi*. · · *GN)，其中Gi代表一個(gè)一般前置放大器1的增益。 為了具有好的帶寬/功耗的比率，前置放大器級(jí)1通常為低增益(約2-3)。相應(yīng)地，為了充 分地減小鎖存器2的偏移，需要提供一定數(shù)量的前置放大器級(jí)，因此，整個(gè)比較時(shí)間相當(dāng)?shù)?長(zhǎng)并取決于想要的偏移減小的程度。此外，電路具有相當(dāng)大的體積和高功耗。圖2示出了另一種方案，N. Verma, A. Chandrakasan的公開在2007年6月的文獻(xiàn) "An Ultra Low Energy 12-bit Rate-Resolution Scalable SAR ADC forffireless Sensor Nodes”，IEEE Journal of Solid-State VOL. 42，N. 6，其使用鎖存的比較器，在轉(zhuǎn)換的開始 處的自調(diào)零步驟中消除了相應(yīng)的偏移，因此免除了在每個(gè)比較之后重新采樣偏移量。也就 是說(shuō)，在接收到相等的輸入信號(hào)Vin時(shí)，作為電流源的晶體管3和4被偏置了，從而輸入晶體 管1和2具有相同的源電壓(VSl = VS2)。該方案需要相當(dāng)復(fù)雜的輔助電路來(lái)管理不同的 控制步驟，隨之而來(lái)對(duì)占有面積帶來(lái)隨之而來(lái)的影響。而且，本地反饋的存在使得在臨界狀 態(tài)下引發(fā)了電路穩(wěn)定性的難題。圖3示出了又一個(gè)方案，T. Shima和K. Miyoshi的公開在2002年8月的文獻(xiàn) "Simple and Accurate Comparator Circuit，，，IEEE Circuits and systems VOL. 1，其使 用鎖存的比較器，在每次比較中進(jìn)行偏移消除。該電路基于連接在兩個(gè)晶體管5和6的柵 極之間的電容器C對(duì)在沒有信號(hào)時(shí)兩個(gè)晶體管5，6的柵-源電壓的差異的存儲(chǔ)。因此，在 隨后的比較步驟以及鎖存步驟，輸出信號(hào)不取決于偏移。該方案相對(duì)于上一個(gè)具有輔助電 路的方案結(jié)構(gòu)沒那么復(fù)雜，但是因?yàn)樗鎯?chǔ)的偏移在比較后丟失掉了，所以需要在每次比 較之前短路輸入。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種比較器以克服現(xiàn)有技術(shù)的缺陷。根據(jù)本發(fā)明提供了一種比較器，包括第一級(jí)和第二級(jí)，該第一級(jí)配置為接收輸入信號(hào)電壓和產(chǎn)生電流信號(hào)，該第二級(jí)包括分別連接在參考電勢(shì)線與第一比較器輸出節(jié)點(diǎn) 和參考電勢(shì)線與第二比較器輸出節(jié)點(diǎn)之間的第一和第二晶體管；一對(duì)偏置器件，連接在相 應(yīng)的比較器輸出節(jié)點(diǎn)和輸出偏置電流源之間；第一存儲(chǔ)器單元，連接在第一輸出晶體管的 控制端和第二比較器輸出節(jié)點(diǎn)之間；第二存儲(chǔ)器單元，連接在第二輸出晶體管的控制端和 第一比較器輸出節(jié)點(diǎn)之間；以及偏置開關(guān)，連接在相應(yīng)的輸出晶體管的控制端和相應(yīng)的比 較器輸出節(jié)點(diǎn)之間。根據(jù)本發(fā)明，還提供了一種比較提供給比較器的電壓信號(hào)的方法，包括接收輸入 信號(hào)的第一級(jí)和輸出輸出信號(hào)的第二級(jí)，包括跟蹤步驟和評(píng)估步驟，該跟蹤步驟包括通過(guò) 第一級(jí)產(chǎn)生與輸入信號(hào)有關(guān)的電流信號(hào)；在參考電勢(shì)線和相應(yīng)的比較器輸出節(jié)點(diǎn)之間連接 第二級(jí)的一對(duì)輸出晶體管；通過(guò)相應(yīng)的比較器輸出節(jié)點(diǎn)向一對(duì)輸出晶體管提供電流信號(hào)； 將輸出晶體管的控制端連接到相應(yīng)的比較器輸出節(jié)點(diǎn)；存儲(chǔ)在每個(gè)輸出晶體管的控制端和 相對(duì)的輸出節(jié)點(diǎn)之間的控制電壓；以及該評(píng)估步驟包括相互的斷開第一級(jí)和第二級(jí)；從 相應(yīng)的輸出節(jié)點(diǎn)斷開輸出晶體管的控制端；以及檢測(cè)比較器輸出節(jié)點(diǎn)上的輸出信號(hào)。


為了更好的理解本發(fā)明，通過(guò)非限制性的示例并參考附圖，公開了本發(fā)明的一個(gè) 優(yōu)選實(shí)施例，其中圖1是第一已知方案的電路圖；圖2是第二已知方案的電路圖；圖3是第三已知方案的電路圖；圖4是本發(fā)明比較器的實(shí)施例的電路圖；圖5示出了圖4中比較器的控制信號(hào)的圖表；圖6-圖8示出了在三種不同操作步驟中，圖4的比較器的等效電路圖；圖9示出了圖4的比較器的仿真曲線；圖10是使用了圖4的比較器的ADC SAR轉(zhuǎn)換器的框圖；圖11示出了圖10的轉(zhuǎn)換器的輸出信號(hào)。
具體實(shí)施例方式圖4示出了包括兩級(jí)10，20的比較器100，該兩級(jí)10，20串聯(lián)并由兩個(gè)同步信號(hào) (自調(diào)零信號(hào)AZ和復(fù)位信號(hào)R)控制，從而根據(jù)三個(gè)步驟運(yùn)行，包括一個(gè)自調(diào)零步驟、一個(gè)跟 蹤步驟和一個(gè)評(píng)估步驟(非平衡和鎖存)。該自調(diào)零步驟可在一系列比較操作的開始時(shí)運(yùn) 行一次，而跟蹤步驟和評(píng)估步驟在該系列比較操作的每個(gè)比較操作中以一個(gè)接著一個(gè)的順 序運(yùn)行。在比較器100中，第一級(jí)10實(shí)質(zhì)上形成了一個(gè)電壓/電流轉(zhuǎn)換器，其在自調(diào)零步 驟期間存儲(chǔ)偏移補(bǔ)償?shù)钠脿顟B(tài)，從而在隨后的跟蹤和評(píng)估步驟期間，在該電壓/電流轉(zhuǎn) 換器的輸出端13和14可產(chǎn)生取決于輸入端11和12所接收到的輸入信號(hào)mi和IN2但不 取決于第一級(jí)10的偏移的電流信號(hào)_iin。第二級(jí)20形成了鎖存的比較器，其在自調(diào)零步驟期間保持在復(fù)位狀態(tài)；在跟蹤步驟期間連接到第一級(jí)10，以在它的輸入端21和22接收電流信號(hào)Il和12并由此存儲(chǔ)一個(gè)偏移補(bǔ)償?shù)钠脿顟B(tài)；并且在評(píng)估步驟期間與第一級(jí)10斷開，以在比較輸出端23和24，切換和產(chǎn)生僅取決于輸入信號(hào)mi和IN2的輸出信號(hào)01、02。更具體的，第一級(jí)10包括一對(duì)輸入晶體管Ml、M2 (此處為NMOS型)，其具有通過(guò) 相應(yīng)的開關(guān)Si、S2可分別連接到輸入端11和12的柵極端。此外，輸入晶體管M1、M2的柵 極端通過(guò)相應(yīng)的開關(guān)S3、S4可連接到共模DC電壓VCM。輸入晶體管Ml、M2的第一端(此 處為源極端)連接在一起，并且連接到提供第一偏置電流IBl的第一電流源19。輸入晶體 管M1、M2的第二端(此處為漏極端)連接到第一級(jí)的相應(yīng)的輸出端13、14，并連接到一對(duì) 負(fù)載晶體管M3、M4(此處為PMOS型)的第一端(此處為漏極端)。負(fù)載晶體管M3、M4的第 二端(此處為源極端)連接到電壓源VDD。電容器Cl和C2連接在相應(yīng)的負(fù)載晶體管M3、 M4的漏極端和柵極端之間；開關(guān)S5和S6連接在相應(yīng)的負(fù)載晶體管M3、M4的柵極端和源極 端之間。第一級(jí)的輸出端13、14通過(guò)相應(yīng)的開關(guān)S7和S8可連接到第二級(jí)20的輸入端21和22。第二級(jí)20的輸入端21和22 (也形成了比較器100的輸出端)連接到一對(duì)NMOS型 的偏置晶體管M5、M6的第一端(此處為漏極端)。偏置晶體管M5、M6的第二端(此處為源 極端)連接在一起，并且連接到提供第二偏置電流IB2的第二電流源29。第二級(jí)20的輸 入端21和22也連接到一對(duì)輸出晶體管M7、M8 (此處為PMOS型)的第一端(此處為漏極 端)。輸出晶體管M7、M8的第二端(此處為源極端)連接到電壓源VDD。電容器C3、C4連 接在相應(yīng)的一個(gè)輸出晶體管M7、M8的漏極端和另一個(gè)輸出晶體管M7、M8的柵極端之間；開 關(guān)S9和SlO連接在相應(yīng)的輸出晶體管M7、M8的柵極端和漏極端之間。開關(guān)Sl-SlO接收從兩個(gè)同步信號(hào)AZ和R(如圖5所示)的組合產(chǎn)生的控制信號(hào)， 以獲得自調(diào)零步驟AZ、跟蹤步驟T和評(píng)估步驟E的序列。例如，開關(guān)S3-S6接收自調(diào)零信號(hào) AZ,開關(guān)S1、S2接收反相的自調(diào)零信號(hào)AZ ；開關(guān)S7和S8接收復(fù)位信號(hào)R，開關(guān)S9和SlO接 收控制信號(hào)CK，該控制信號(hào)CK是自調(diào)零信號(hào)AZ和復(fù)位信號(hào)R的組合，并由此保持開關(guān)S9 和SlO在自調(diào)零步驟和跟蹤步驟期間閉合以及在評(píng)估步驟期間打開。圖4中比較器100的操作現(xiàn)在通過(guò)圖6-圖8來(lái)披露，圖6_圖8分別顯示了比較器100在自調(diào)零步驟，跟蹤步驟和評(píng)估步驟中相應(yīng)的等效電路圖。自調(diào)零步驟在本步驟中，開關(guān)31、52、57、58打開，開關(guān)53、54、55、56、59、510閉合。相應(yīng)地， 第一級(jí)10的輸入晶體管Ml、M2的柵極端連接到共模DC電壓VCM ’第一級(jí)10的輸出端13 和14從第二級(jí)20斷開；負(fù)載晶體管M3和M4以跨二極管(transdiode)的形式配置，第二 級(jí)20處于復(fù)位狀態(tài)。在如圖6所示的配置中，負(fù)載晶體管M3和M4分別被偏置在與其連接的輸入晶體 管Ml、M2所設(shè)置的電流，分別等于IB+ioffl和IB-ioffl。在這個(gè)步驟期間，電容器Cl和 C2存儲(chǔ)負(fù)載晶體管M3和M4上對(duì)應(yīng)于其電流的電壓VGS。由于開關(guān)S9和SlO閉合，第二級(jí)20通過(guò)一個(gè)禁止的正向反饋而保持在復(fù)位狀態(tài)。 在這種狀態(tài)下，電容器C3和C4等效于在輸出晶體管M7和M8的柵極端之間連接相應(yīng)的電 容 Ceq = C3+C4。跟蹤步驟在本步驟開始處，開關(guān)S3和S4打開，開關(guān)Sl和S2閉合。此外，開關(guān)S5和S6打開，開關(guān)S7和S8閉合，通過(guò)一個(gè)低阻抗的路徑將第一級(jí)10連接到第二級(jí)20 ；開關(guān)S9和SlO 仍然閉合，保持輸出晶體管M7、M8以跨二極管的形式配置。比較器100因而如圖7所示而配置。由此，將輸入信號(hào)mi和IN2施加于輸入晶體管M1、M2，因此輸入晶體管M1、M2分 別流過(guò)電流IBl+ioff-、* IBl-ioff+iin。因?yàn)殡娙萜鰿l和C2保持了負(fù)載晶體管M3、M4 的柵-源電壓不變，所以負(fù)載晶體管M3、M4不修正流經(jīng)其的電流，并且信號(hào)電流+iin 流動(dòng)通過(guò)第一級(jí)和第二級(jí)10、20之間的低阻抗路徑。相應(yīng)地，信號(hào)電流_iin和+iin以及源自第二發(fā)生器29的偏置電流IB2 士 iofT2 流入輸出晶體管M7和M8。輸出晶體管M7、M8的電流也因此分別等于IB2+ioff2+iin和 IB2-ioff2-iin0在本步驟中，相互并聯(lián)的電容器C3和C4存儲(chǔ)比較器100的輸出端21和22之間 存在的電壓，該電壓取決于第二級(jí)20的偏移電流士ioff2。評(píng)估步驟在本步驟的開始處，開關(guān)S7、S8、S9和SlO打開，同時(shí)開關(guān)S1-S6保持如圖8所示 的上一個(gè)狀態(tài)，即開關(guān)S7、S8打開時(shí)的狀態(tài)。在該狀態(tài)下，第二級(jí)20從第一級(jí)10斷開。切 換開關(guān)S7-S10以后，第一級(jí)10的信號(hào)電流iin立即流向關(guān)聯(lián)于節(jié)點(diǎn)13和14的寄生電容， 同時(shí)流經(jīng)輸出晶體管M7、M8的電流保持與前一個(gè)步驟不變，因?yàn)殡娙萜鰿3和C4保持了在 它們的柵極端上的電壓不變。因?yàn)槠镁w管M5和M6在它們的柵極端上接收共模DC直 流電壓VCM，并且因此電流IB2+ioff2和IB2-ioff2分別流經(jīng)它們，信號(hào)電流iin開始在電 容器C3和C4中流過(guò)，改變了跨過(guò)它們的電壓降并觸發(fā)了允許切換輸出端21、22的正向反 饋。該切換根據(jù)取決于電流信號(hào)iin的特定方向而展開。此后，比較器100返回到跟蹤步驟。第一級(jí)因此產(chǎn)生一個(gè)流向/流出第二級(jí)20的信號(hào)電流的新的值iin，類似于上面所公開的那樣。隨后的評(píng)估步驟因此引發(fā)了一個(gè)新的輸 出的產(chǎn)生。在所示的電路中，在每個(gè)相應(yīng)的比較操作(跟蹤和評(píng)估)之后，不需要通過(guò)短路共 模的輸入端來(lái)重新采樣整個(gè)比較器100的偏移。當(dāng)然，比較器100的總偏移取決于第一級(jí) 和第二級(jí)所產(chǎn)生的偏移之和。第一級(jí)10的偏移在起始的自調(diào)零步驟期間被存儲(chǔ)并在隨后 的N個(gè)比較的整個(gè)期間都被保持。第二級(jí)20的偏移信息雖然在每次比較時(shí)丟失了，但是其 在隨后的跟蹤步驟期間被恢復(fù)了，不需要額外的步驟。由此，如圖9所示的一個(gè)瞬態(tài)仿真，其中比較器100的輸入端11接收一個(gè)斜坡信 號(hào)IN1，同時(shí)輸入端12保持在一個(gè)恒定電壓，例如共模電壓(IN2 = 1. 650V)，一系列的比較 操作可通過(guò)交替跟蹤步驟和評(píng)估步驟而得以執(zhí)行。如可指出的一樣，該自調(diào)零步驟僅在起 始時(shí)執(zhí)行，復(fù)位信號(hào)R決定了跟蹤和評(píng)估步驟的交替(更準(zhǔn)確的是，當(dāng)復(fù)位信號(hào)R為高電平 時(shí)跟蹤步驟發(fā)生，當(dāng)信號(hào)R為低電平時(shí)評(píng)估步驟發(fā)生)。 本發(fā)明的比較器具有幾個(gè)優(yōu)點(diǎn)。特別是，電路非常簡(jiǎn)單，幾乎沒有輔助部件，因此其實(shí)施只需要相當(dāng)有限的面積。偏移的消除也僅需要兩個(gè)控制信號(hào)和僅僅一個(gè)附加步驟(自調(diào)零步驟)。甚至，與 其它各種比較器相比，本發(fā)明的比較器的跟蹤步驟不需要額外的時(shí)間，無(wú)論如何其它各種 比較器也包括對(duì)應(yīng)于本發(fā)明的跟蹤步驟的復(fù)位步驟。
所示的方案也適用于在比較器的上游使用低增益前置放大器級(jí)，如上面所說(shuō)明 的，自調(diào)零步驟僅執(zhí)行一次。此外，，該電路可在比較期間減小由于輸出的切換(稱為“回掃(kick-back)”)引起的輸入噪聲。事實(shí)上，在輸出端的切換期間，由于開關(guān)S7和S8的打開，第二級(jí)20從第一 級(jí)10電氣斷開。如圖10和11所示，比較器100可用于提供一個(gè)模數(shù)轉(zhuǎn)換器ADC SAR0即，數(shù)模轉(zhuǎn) 換器DAC在它的輸入電容上采樣輸入信號(hào)IN ；此外，它也接收參考電壓Vkef的電平以及SAR 控制邏輯單元的輸出，其中SAR控制邏輯單元在每次比較時(shí)提供輸出比特。DAC轉(zhuǎn)換器因此 從由SAR控制邏輯單元(圖11中的VDA。)所產(chǎn)生的比特相對(duì)應(yīng)的參考信號(hào)中減去輸入信號(hào) IN。起初，輸出比特被設(shè)置為1并且DAC轉(zhuǎn)換器WVKEF//2中減去輸入信號(hào)IN。相減的結(jié)果 在比較器100中與共模電壓Vqi進(jìn)行了比較，并且比較器100的輸出信號(hào)被提供到SAR控制 邏輯單元，其產(chǎn)生最高位比特(例如圖11中，MSB = bit3 = 0)。相應(yīng)地，在隨后的比較周 期中，Vdac = Veef/4并且隨后由SAR控制邏輯單元產(chǎn)生的比特等于“1”(圖11中的bit2)。 在想要的離散程度基礎(chǔ)上，該比較周期重復(fù)若干次。在圖10中，信號(hào)SOC是轉(zhuǎn)換激活信號(hào)， 信號(hào)EOC是轉(zhuǎn)換終止信號(hào)。因?yàn)檎麄€(gè)轉(zhuǎn)換操作所需的若干隨后的比較步驟中不需要再重新采樣偏移，所以在 圖10的ADC SAR轉(zhuǎn)換器200中使用圖4的比較器100特別地有優(yōu)勢(shì)。也就是說(shuō)，在這種情 況下，自調(diào)零步驟可僅在每次轉(zhuǎn)換操作之前執(zhí)行，并且用于產(chǎn)生輸出比特序列的隨后的比 較步驟僅包括跟蹤步驟和評(píng)估步驟的序列。此外，在跟蹤步驟期間，DAC轉(zhuǎn)換器展開它的輸 出狀態(tài)，因此跟蹤步驟在整個(gè)過(guò)程中不需要額外的時(shí)間。比較器100也可應(yīng)用于各種應(yīng)用領(lǐng)域，例如機(jī)動(dòng)車、消費(fèi)電子產(chǎn)品或sigma-delta 轉(zhuǎn)換器領(lǐng)域。非常明顯，在不脫離本發(fā)明所附的權(quán)利要求書所限定的保護(hù)范圍的前提下，可對(duì) 本發(fā)明所公開和描述的比較器進(jìn)行修改和變形。例如，連接到輸出晶體管M7和M8的開關(guān)S9和SlO可由復(fù)位信號(hào)直接控制并且由 此在自調(diào)零步驟期間被打開，因?yàn)樵谧哉{(diào)零步驟期間第二級(jí)20在任何情況下都與第一級(jí) 10斷開。此外，可用其它的等效元件代替所述部件，例如雙極晶體管和/或其它不同的類型。
權(quán)利要求
一種比較器，包括第一級(jí)(10)和第二級(jí)(20)，第一級(jí)配置為接收電壓輸入信號(hào)和產(chǎn)生電流信號(hào)，第二級(jí)包括第一和第二輸出晶體管(M7，M8)，分別連接到參考電勢(shì)線與第一和第二比較器輸出節(jié)點(diǎn)(21，22)之間；一對(duì)偏置器件(M5，M6)，連接在相應(yīng)的比較器輸出節(jié)點(diǎn)和輸出偏置電流源(29)之間；第一存儲(chǔ)器單元(C3)，連接在第一輸出晶體管的控制端和第二比較器輸出節(jié)點(diǎn)(22)之間；第二存儲(chǔ)器單元(C4)，連接在第二輸出晶體管的控制端和第一比較器輸出節(jié)點(diǎn)(21)之間；以及偏置開關(guān)(S9，S10)，連接在相應(yīng)的輸出晶體管的控制端和相應(yīng)的比較器輸出節(jié)點(diǎn)之間。
2.根據(jù)權(quán)利要求1的比較器，其中第一級(jí)包括第一和第二轉(zhuǎn)換器輸出節(jié)點(diǎn)(13，14)， 該比較器進(jìn)一步包括插入在相應(yīng)的轉(zhuǎn)換器輸出節(jié)點(diǎn)(13，14)和相應(yīng)的比較器輸出節(jié)點(diǎn)之 間的一對(duì)連接開關(guān)(S7，S8)，該連接開關(guān)和偏置開關(guān)被配置為在跟蹤步驟中，第一級(jí)連接 到第二級(jí)并且第一和第二存儲(chǔ)器單元存儲(chǔ)相應(yīng)的輸出晶體管的控制電壓，以及在評(píng)估步驟 中，第一級(jí)從第二級(jí)斷開并且存儲(chǔ)器單元接收所述電流信號(hào)并根據(jù)所述電流信號(hào)切換所述 第一和第二輸出節(jié)點(diǎn)。
3.根據(jù)權(quán)利要求1的比較器，其中第一和第二存儲(chǔ)器單元(C3，C4)為電容器。
4.根據(jù)權(quán)利要求1的比較器，其中第一級(jí)包括插入在參考電勢(shì)線和輸入偏置電流源 (19)之間的第一和第二輸入晶體管(M1，M2)以及第一和第二負(fù)載晶體管(M3，M4)，所述第 一和第二輸入晶體管在相應(yīng)的轉(zhuǎn)換器輸出節(jié)點(diǎn)處被連接到所述第一和第二負(fù)載晶體管。
5.根據(jù)權(quán)利要求4的比較器，進(jìn)一步包括分別插入在第一和第二負(fù)載晶體管(M3，M4) 的控制端和參考電勢(shì)線之間的第三和第四存儲(chǔ)器單元(Cl，C2)。
6.根據(jù)權(quán)利要求5的比較器，其中第一級(jí)進(jìn)一步包括輸入電路(S1-S4)，連接到所述輸入晶體管，并且配置為在自調(diào)零步驟中提供參考信號(hào) 以及在比較步驟中提供所述輸入信號(hào)；第一和第二自調(diào)零開關(guān)(S5，S6)，插入在相應(yīng)的負(fù)載晶體管的控制端和相應(yīng)的轉(zhuǎn)換器 輸出節(jié)點(diǎn)之間，并且配置為接收自調(diào)零信號(hào)，使得在該自調(diào)零步驟中，負(fù)載晶體管為跨二極 管式連接，第三和第四存儲(chǔ)器單元存儲(chǔ)與第一級(jí)的偏移相關(guān)的信號(hào)，以及在比較步驟中，該 第一和第二自調(diào)零開關(guān)打開，并且第一級(jí)向轉(zhuǎn)換器輸出節(jié)點(diǎn)提供電流信號(hào)。
7.根據(jù)權(quán)利要求1的比較器，其中輸入電路包括插入在第一比較器輸入端和第一輸 入晶體管的控制端之間的第一開關(guān)(Si)，插入在第二比較器輸入端和第二輸入晶體管的 控制端之間的第二開關(guān)(S2)，插入在第一輸入晶體管的控制端和共模電壓之間的第三開關(guān) (S3)，以及插入在第二輸入晶體管的控制端和共模電壓之間的第四開關(guān)(S4)，該第一和第 二開關(guān)配置為關(guān)于第三和第四開關(guān)而反相切換。
8.—種ADC SAR轉(zhuǎn)換器，其特征在于包括權(quán)利要求1所述的比較器。
9.一種比較提供給比較器的電壓信號(hào)的方法，該比較器包括接收輸入信號(hào)的第一級(jí)和 輸出輸出信號(hào)的第二級(jí)，該方法包括跟蹤步驟和評(píng)估步驟，該跟蹤步驟包括由第一級(jí)產(chǎn)生與輸入信號(hào)相關(guān)的電流信號(hào)；在參考電勢(shì)線和相應(yīng)的比較器輸出節(jié)點(diǎn)之間連接第二級(jí)的一對(duì)輸出晶體管； 通過(guò)相應(yīng)的比較器輸出節(jié)點(diǎn)向一對(duì)輸出晶體管提供電流信號(hào)； 將輸出晶體管的控制端連接到相應(yīng)的比較器輸出節(jié)點(diǎn)； 存儲(chǔ)在輸出晶體管的每個(gè)控制端和相對(duì)的輸出節(jié)點(diǎn)之間存在的控制電壓；以及 該評(píng)估步驟包括 相互斷開第一級(jí)和第二級(jí)； 從相應(yīng)的輸出節(jié)點(diǎn)斷開輸出晶體管的控制端；以及 檢測(cè)比較器輸出節(jié)點(diǎn)上的輸出信號(hào)。
10.根據(jù)權(quán)利要求9的方法，包括自調(diào)零步驟，該自調(diào)零步驟包括 相互斷開第一級(jí)和第二級(jí)；給連接到相應(yīng)的轉(zhuǎn)換器輸出節(jié)點(diǎn)上的一對(duì)輸入晶體管提供參考信號(hào)； 在相應(yīng)的轉(zhuǎn)換器輸出節(jié)點(diǎn)和參考電勢(shì)線之間連接一對(duì)負(fù)載晶體管；以及 存含儲(chǔ)在相應(yīng)的輸入晶體管的控制端和參考電勢(shì)線之間的偏置電壓。
11.根據(jù)權(quán)利要求10的方法，其中存儲(chǔ)偏置電壓的步驟包括連接相應(yīng)的輸入晶體管的 控制端到相應(yīng)的轉(zhuǎn)換器輸出節(jié)點(diǎn)。
12.根據(jù)權(quán)利要求10的方法，其中跟蹤步驟進(jìn)一步包括 向輸入晶體管提供輸入信號(hào)；在相應(yīng)的輸入晶體管的控制端與參考電勢(shì)線之間保持偏置電壓；以及 向第二級(jí)提供該電流信號(hào)。
13.根據(jù)權(quán)利要求12的方法，包括，在自調(diào)零步驟之后，按順序重復(fù)跟蹤步驟和評(píng)估步 驟若干次。
全文摘要
本發(fā)明提供了具有偏移補(bǔ)償?shù)谋容^器。由第一級(jí)和第二級(jí)形成比較器。該第二級(jí)由一對(duì)連接在電源線和相應(yīng)的輸出節(jié)點(diǎn)之間的輸出晶體管而形成；一對(duì)偏置晶體管連接在相應(yīng)的輸出節(jié)點(diǎn)和電流源之間；一對(duì)存儲(chǔ)器單元連接在輸出晶體管的控制端和相對(duì)的輸出節(jié)點(diǎn)之間；開關(guān)連接在相應(yīng)的輸出晶體管的控制端和相應(yīng)的輸出節(jié)點(diǎn)之間。在起始的自調(diào)零步驟中，第一級(jí)存儲(chǔ)它的偏置以產(chǎn)生一個(gè)無(wú)偏移的電流信號(hào)。在隨后的跟蹤步驟中，第二級(jí)接收電流信號(hào)，存儲(chǔ)器單元存儲(chǔ)相應(yīng)的輸出晶體管的控制電壓。在隨后的評(píng)估步驟中，第一級(jí)從第二級(jí)斷開，存儲(chǔ)器單元接收電流信號(hào)并根據(jù)電流信號(hào)切換第一和第二輸出節(jié)點(diǎn)。在隨后的比較中，跟蹤和評(píng)估步驟一個(gè)接著一個(gè)地進(jìn)行而不需要自調(diào)零步驟。
文檔編號(hào)H03M1/38GK101841335SQ201010173069
公開日2010年9月22日 申請(qǐng)日期2010年3月18日 優(yōu)先權(quán)日2009年3月18日
發(fā)明者F·伯蒂尼利, M·S·桑托羅 申請(qǐng)人:意法半導(dǎo)體股份有限公司