一種占空比調(diào)整方法及電路的制作方法
【專利摘要】本發(fā)明提供一種占空比調(diào)整方法及電路，該占空比調(diào)整電路采用模擬電路方法，輸入信號經(jīng)過濾波電路處理得到直流電壓信號，利用比較電路將直流電壓信號與參考電壓信號比較產(chǎn)生反饋電壓信號，經(jīng)過反相器整形反饋到占空比調(diào)整電路輸入端，通過不斷改變時鐘信號的上升時間和下降時間，調(diào)整其占空比，重復(fù)以上步驟，直到直流電壓信號與參考電壓信號相等為VDD/2，則輸出反饋信號不變，此時時鐘信號的占空比為50％。此電路結(jié)構(gòu)簡單，易實現(xiàn)，能夠?qū)⒄伎毡?0％-70％調(diào)整至50％，占空比誤差控制在1％，調(diào)整快速且準確，可廣泛應(yīng)用于高速通信電路中。
【專利說明】 一種占空比調(diào)整方法及電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于為集成電路【技術(shù)領(lǐng)域】，涉及一種占空比調(diào)整方法及電路。

【背景技術(shù)】
[0002]隨著集成電路的不斷發(fā)展，系統(tǒng)對高速時鐘信號的要求越來越高，占空比成為衡量時鐘信號一個比較重要的指標(biāo)。占空比50%表示高電平的時鐘周期寬度等于低電平時鐘周期寬度，尤其在數(shù)據(jù)進行雙采樣的情況下，即在時鐘的上升沿和下降沿均采用時，占空比50%是很重要的指標(biāo)。一般地，占空比調(diào)整電路可分為數(shù)字調(diào)整和模擬調(diào)整，數(shù)字調(diào)整電路的調(diào)整時間較快，但調(diào)整精度和調(diào)整范圍有限，模擬調(diào)整電路結(jié)構(gòu)簡單，調(diào)整精度高，調(diào)整范圍寬。


【發(fā)明內(nèi)容】

[0003]本發(fā)明提供一種占空比調(diào)整方法及電路，采用模擬電路方法，利用比較電路將輸出電壓信號與參考信號比較，產(chǎn)生反饋信號作用于占空比調(diào)整電路，使占空比達到50%。
[0004]本發(fā)明的具體技術(shù)解決方案如下:
[0005]一種占空比調(diào)整電路，其特殊之處在于:包括電流源電路、濾波電路、比較電路和調(diào)整電路；
[0006]所述電流源電路用于向比較電路提供一個基準電流；
[0007]所述濾波電路用于將要調(diào)整的差分時鐘信號轉(zhuǎn)換為直流信號(Vin_p，Vin_m)，并送入比較電路；
[0008]所述比較電路用于將直流信號(Vin_p，Vin_m)與外部提供的參考電壓信號Vref進行比較，產(chǎn)生反饋電壓信號(Vc_p，Vc_m)，并送入調(diào)整電路；所述調(diào)整電路用于在反饋電壓信號(Vc_p，Vc_m)作用下，改變差分時鐘信號(Clk_p，Clk_m)的上升時間和下降時間，再經(jīng)過反相器整形得到占空比為50%的輸出差分時鐘信號(out_p，out_m)。
[0009]上述比較電路包括PMOS 管 M4、PM0S 管 M5、PMOS 管 M6、PMOS 管 M7、PMOS 管 M8、NMOS管 M13、NMOS 管 M14、NMOS 管 M15 和 NMOS 管 M16 ；
[0010]PMOS管M4的源端接電流源電路，PMOS管M4的柵端接直流信號Vin_p，PMOS管M4的漏端接NMOS管Ml3的漏端；PM0S管M5的源端接電流源電路，PMOS管M5的柵端接直流信號Vin_p，PM0S管M5的漏端接NMOS管M14的漏端和PMOS管M7的漏端，PMOS管M6的源端接電流源電路，PMOS管M6的柵端接參考電壓信號Vref，PMOS管M6的漏端接NMOS管M16的漏端和柵端；PM0S管M7的源端接電流源電路，PMOS管M7的柵端接直流信號Vin_m ；PM0S管M8的源端接電流源電路，PMOS管M8的柵端接直流信號Vin_m，PMOS管M8的漏端接NMOS管M15的漏端；
[0011]NMOS管M16的源端接地；NM0S管M13的柵端、NMOS管M14的柵端和NMOS管M15的柵端連接，NMOS管M13的漏端、NMOS管M14的漏端和NMOS管M15的漏端均接地；
[0012]上述調(diào)整電路包括第一調(diào)整單元和第二調(diào)整單元，所述第一調(diào)整單元包括PMOS管M9、NMOS管Mll和反相器invl，所述PMOS管M9的源端接電源，PMOS管M9的柵端接反饋電壓信號Vc_p，PM0S管M9的漏端和NMOS管Mll的漏端均與反相器invl的輸入端連接；NMOS管Mll的柵端接時鐘信號Clk_p，NM0S管Mll的源端接地，反相器invl的輸出端與濾波電路的輸入端連接；
[0013]上述第二調(diào)整單元包括PMOS管M10、NM0S管M12和反相器inv2，所述PMOS管MlO的源端接電源，PMOS管M12的柵端接反饋電壓信號Vc_m，PM0S管MlO的漏端和NMOS管M12的漏端均與反相器inv2的輸入端連接；NM0S管M12的柵端接時鐘信號Clk_m，NMOS管M12的源端接地，反相器inv2的輸出端與濾波電路的輸入端連接；
[0014]一種占空比調(diào)整方法，其特殊之處在于，包括以下步驟:
[0015]I]設(shè)置基準電流:
[0016]采用電流鏡結(jié)構(gòu)，根據(jù)比較電路所需電流大小，確定電流源電路中晶體管的尺寸和比例，為比較電路提供基準電流；
[0017]2]濾波處理:
[0018]要調(diào)整的差分時鐘信號(clk_m，clk_p)輸入至濾波電路(R1、Cl)，經(jīng)濾波電路處理后得到的直流電壓信號(Vin_p，Vin_m)，并將直流電壓信號(Vin_p，Vin_m)送入至比較電路；
[0019]3]比較、調(diào)整:
[0020]直流電壓信號(Vin_p，Vin_m)，分別與外部提供的參考電壓信號vref進行比較，得到反饋電壓信號(Vc_p，Vc_m):。
[0021]若直流電壓信號(Vin_p，Vin_m)小于參考電壓信號vref時，則反饋電壓信號(Vc_P，Vc_m)增大，調(diào)整電路調(diào)整直流電壓信號(Vin_p，Vin_m)升高；
[0022]若直流電壓信號(Vin_p，Vin_m)大于參考電壓信號vref時，則反饋電壓信號(Vc_p，Vc_m)減小，調(diào)整電路調(diào)整直流電壓信號(Vin_p，Vin_m)降低；
[0023]4】重復(fù)步驟3】直至直流電壓信號(Vin_p，Vin_m)與參考電壓信號vref相等，即輸出差分時鐘信號(out_p，out_m)的占空比為50%。
[0024]上述步驟3】中調(diào)整直流電壓信號Vin_p升高的具體過程:
[0025]反饋電壓信號Vc_p增大后，經(jīng)過PMOS管M9的電流減小，進而PMOS管M9和NMOS管Mll構(gòu)成的反相器的翻轉(zhuǎn)所需高電平時間變短，經(jīng)過反相器invl后，輸出信號out_p的低電平長度變短，從而使直流電壓信號Vin_p升高；
[0026]步驟3】中調(diào)整直流電壓信號Vin_m升高的具體過程:
[0027]反饋電壓信號Vc_m增大后，經(jīng)過PMOS管MlO的電流減小，進而PMOS管MlO和NMOS管M12構(gòu)成的反相器的翻轉(zhuǎn)所需高電平時間變短，經(jīng)過反相器inv2后，輸出信號OUtJii的低電平長度變短，從而使直流電壓信號Vin_m升高。
[0028]上述步驟3】中調(diào)整直流電壓信號Vin_p降低的具體過程:
[0029]反饋電壓信號Vc_p減小后，經(jīng)過PMOS管M9的電流增大，進而PMOS管M9和NMOS管Mll構(gòu)成的反相器的翻轉(zhuǎn)所需高電平時間變長，經(jīng)過反相器invl后，輸出信號out_p的低電平長度變長，從而使直流電壓信號Vin_p降低；
[0030]步驟3】中調(diào)整直流電壓信號Vin_m降低的具體過程:
[0031 ] 反饋電壓信號Vc_m減小后，經(jīng)過PMOS管MlO的電流增大，進而PMOS管MlO和NMOS管M12構(gòu)成的反相器的翻轉(zhuǎn)所需高電平時間變長，經(jīng)過反相器inv2后，輸出信號OUtJii的低電平長度變長，從而使直流電壓信號Vin_m降低。
[0032]本發(fā)明的優(yōu)點如下:
[0033]本發(fā)明提供一種占空比調(diào)整方法及電路，采用模擬電路方法，利用比較電路將輸出電壓信號與參考信號比較，產(chǎn)生反饋信號作用于占空比調(diào)整電路，能夠?qū)⒄伎毡?0% -70%調(diào)整至50%，占空比誤差控制在1%，工作頻率至少可達4.25Gbps。本發(fā)明實現(xiàn)了時鐘的占空比快速調(diào)整，提高了占空比調(diào)整的精確度，電路結(jié)構(gòu)簡單，可廣泛應(yīng)用于高速通信電路中。

【專利附圖】

【附圖說明】
[0034]圖1是本發(fā)明的方法的電路結(jié)構(gòu)圖。

【具體實施方式】
[0035]下面結(jié)合附圖和具體實施例，對本發(fā)明的技術(shù)方案進行清楚、完整地表述。顯然，所表述的實施例僅是本發(fā)明一部分實施例，而不是全部的實施例，基于本發(fā)明中的實施例，本領(lǐng)域技術(shù)人員在沒有做出創(chuàng)造性勞動前提所獲得的所有其他實施例，都屬于本發(fā)明的保護范圍。
[0036]如圖1所示，一種占空比調(diào)整電路，包括電流源電路、濾波電路、比較電路和調(diào)整電路；
[0037]電流源電路用于向比較電路提供一個基準電流；
[0038]濾波電路用于將要調(diào)整的差分時鐘信號轉(zhuǎn)換為直流信號(Vin_p，Vin_m)，并送入比較電路；
[0039]比較電路用于將直流信號(Vin_p，Vin_m)與外部提供的參考電壓信號Vref進行比較，產(chǎn)生反饋電壓信號(Vc_p，Vc_m)，并送入調(diào)整電路；調(diào)整電路用于在反饋電壓信號(Vc_p,Vc_m)作用下，改變差分時鐘信號(Clk_p，Clk_m)的上升時間和下降時間，再經(jīng)過反相器整形得到占空比為50%的輸出差分時鐘信號(out_p，out_m)。
[0040]比較電路包括PMOS 管 M4、PMOS 管 M5、PMOS 管 M6、PMOS 管 M7、PMOS 管 M8、NMOS管M13、NMOS管M14、NMOS管M15和NMOS管M16，PMOS管M4的源端接電流源電路，PMOS管M4的柵端接直流信號Vin_p，PMOS管M4的漏端接NMOS管M13的漏端；PM0S管M5的源端接電流源電路，PMOS管M5的柵端接直流信號Vin_p，PM0S管M5的漏端接NMOS管M14的漏端和PMOS管M7的漏端，PMOS管M6的源端接電流源電路，PMOS管M6的柵端接參考電壓信號Vref，PMOS管M6的漏端接NMOS管M16的漏端和柵端；PM0S管M7的源端接電流源電路，PMOS管M7的柵端接直流信號Vin_m ；PM0S管M8的源端接電流源電路，PMOS管M8的柵端接直流信號Vin_m，PMOS管M8的漏端接NMOS管Ml5的漏端；
[0041]NMOS管M16的源端接地；NM0S管M13的柵端、NMOS管M14的柵端和NMOS管M15的柵端連接，NMOS管M13的漏端、NMOS管M14的漏端和NMOS管M15的漏端均接地；
[0042]調(diào)整電路包括第一調(diào)整單元和第二調(diào)整單元，所述第一調(diào)整單元包括PMOS管M9、NMOS管Mll和反相器invl，所述PMOS管M9的源端接電源，PMOS管M9的柵端接反饋電壓信號Vc_p，PMOS管M9的漏端和NMOS管Mll的漏端均與反相器invl的輸入端連接；NM0S管Mll的柵端接時鐘信號Clk_p，NMOS管Mll的源端接地，反相器invl的輸出端與濾波電路的輸入端連接；
[0043]第二調(diào)整單元包括PMOS管M10、NMOS管M12和反相器inv2，所述PMOS管MlO的源端接電源，PMOS管M12的柵端接反饋電壓信號Vc_m，PMOS管MlO的漏端和NMOS管M12的漏端均與反相器inv2的輸入端連接；NM0S管M12的柵端接時鐘信號Clk_m，NMOS管M12的源端接地，反相器inv2的輸出端與濾波電路的輸入端連接；
[0044]一種占空比調(diào)整方法，包括以下步驟:
[0045]I]設(shè)置基準電流:
[0046]采用電流鏡結(jié)構(gòu)，根據(jù)比較電路所需電流大小，確定電流源電路中晶體管的尺寸和比例，為比較電路提供基準電流；
[0047]2]濾波處理:
[0048]要調(diào)整的差分時鐘信號(clk_m，clk_p)輸入至濾波電路(R1、Cl)，經(jīng)濾波電路處理后得到的直流電壓信號(Vin_p，Vin_m)，并將直流電壓信號(Vin_p，Vin_m)送入至比較電路；
[0049]3]比較、調(diào)整:
[0050]直流電壓信號(Vin_p，Vin_m)，分別與外部提供的參考電壓信號vref進行比較，得到反饋電壓信號(Vc_p，Vc_m):。
[0051]若直流電壓信號(Vin_p，Vin_m)小于參考電壓信號vref時，則反饋電壓信號(Vc_P，Vc_m)增大，調(diào)整電路調(diào)整直流電壓信號(Vin_p，Vin_m)升高；
[0052]若直流電壓信號(Vin_p，Vin_m)大于參考電壓信號vref時，則反饋電壓信號(Vc_p，Vc_m)減小，調(diào)整電路調(diào)整直流電壓信號(Vin_p，Vin_m)降低；
[0053]4】重復(fù)步驟3】直至直流電壓信號(Vin_p，Vin_m)與參考電壓信號vref相等，即輸出差分時鐘信號(out_p，out_m)的占空比為50%。
[0054]步驟3】中調(diào)整直流電壓信號Vin_p升高的具體過程:
[0055]反饋電壓信號Vc_p增大后，經(jīng)過PMOS管M9的電流減小，進而PMOS管M9和NMOS管Mll構(gòu)成的反相器的翻轉(zhuǎn)所需高電平時間變短，經(jīng)過反相器invl后，輸出信號out_p的低電平長度變短，從而使直流電壓信號Vin_p升高；
[0056]步驟3】中調(diào)整直流電壓信號Vin_m升高的具體過程:
[0057]反饋電壓信號Vc_m增大后，經(jīng)過PMOS管MlO的電流減小，進而PMOS管MlO和NMOS管M12構(gòu)成的反相器的翻轉(zhuǎn)所需高電平時間變短，經(jīng)過反相器inv2后，輸出信號OUtJii的低電平長度變短，從而使直流電壓信號Vin_m升高。
[0058]步驟3】中調(diào)整直流電壓信號Vin_p降低的具體過程:
[0059]反饋電壓信號Vc_p減小后，經(jīng)過PMOS管M9的電流增大，進而PMOS管M9和NMOS管Mll構(gòu)成的反相器的翻轉(zhuǎn)所需高電平時間變長，經(jīng)過反相器invl后，輸出信號out_p的低電平長度變長，從而使直流電壓信號Vin_p降低；
[0060]步驟3】中調(diào)整直流電壓信號Vin_m降低的具體過程:
[0061 ] 反饋電壓信號Vc_m減小后，經(jīng)過PMOS管MlO的電流增大，進而PMOS管MlO和NMOS管M12構(gòu)成的反相器的翻轉(zhuǎn)所需高電平時間變長，經(jīng)過反相器inv2后，輸出信號OUtJii的低電平長度變長，從而使直流電壓信號Vin_m降低。
[0062]一種占空比調(diào)整方法及電路，包括以下步驟:
[0063]I]設(shè)置偏置電流
[0064]采用電流鏡結(jié)構(gòu)，根據(jù)所需電流大小，確定晶體管的尺寸和比例，為比較電路提供電流。
[0065]2]濾波
[0066]clk_m和clk_p為壓控振蕩器輸出差分時鐘信號，Vin_p和Vin_m為壓控振蕩器輸出時鐘信號通過RC濾波器(R1、C1)的直流電壓信號，out_p* OUtJii為占空比調(diào)整電路最終輸出時鐘信號，同時作為反饋時鐘信號調(diào)整占空比。
[0067]3]比較
[0068]經(jīng)步驟2濾波后產(chǎn)生的直流電壓信號與參考信號vref經(jīng)過比較電路，得到反饋電壓信號Vc_p和Vc_m作用于占空比調(diào)整電路，其中vref信號為VDD/2。
[0069]4]調(diào)整
[0070]經(jīng)步驟3得到的反饋電壓信號Vc_p和VC_m作用于占空比調(diào)整電路。當(dāng)輸入時鐘信號占空比為50%時，Vc_p和Vc_m的值為VDD/2 ;當(dāng)占空比大于50%時，導(dǎo)致Vin_p電壓低于VDD/2，使Vc_p電壓升高，M#流減小，導(dǎo)致M 9和M11構(gòu)成的反相器的翻轉(zhuǎn)所需高電平時間變短，經(jīng)過反相器后，out_p的低電平長度變短，從而使Vin_p升高；同時，Vin_m電壓高于VDD/2，使VC_m電壓降低，Mltl電流增大，導(dǎo)致M 1(|和M 12構(gòu)成的反相器的翻轉(zhuǎn)所需高電平時間變長，經(jīng)過反相器后，out_m的低電平長度變長，從而使Vin_m升高。改變時鐘信號out_p和out_m的上升下降時間，從而調(diào)整其占空比，重復(fù)以上步驟，直到Vin_p和號與vref相等為VDD/2，則輸出反饋信號穩(wěn)定不變，占空比不再調(diào)整，此時，時鐘信號的占空比為50%。
[0071]本發(fā)明的優(yōu)點如下:
[0072]本發(fā)明提供一種占空比調(diào)整方法及電路，采用模擬電路方法，利用比較電路將輸出電壓信號與參考信號比較，產(chǎn)生反饋信號作用于占空比調(diào)整電路，能夠?qū)⒄伎毡?0% -70%調(diào)整至50%，占空比誤差控制在1%，工作頻率至少可達4.25Gbps。本發(fā)明實現(xiàn)了時鐘的占空比快速調(diào)整，提高了占空比調(diào)整的精確度，電路結(jié)構(gòu)簡單，可廣泛應(yīng)用于高速通信電路中。
[0073]本發(fā)明提供了一種占空比調(diào)整電路，該電路包括:
[0074]電流源電路，用于提供一偏置電流，實際中，該電流源(1)為精確電流源，根據(jù)比較電路所需電流大小設(shè)計電流源電路。
[0075]濾波電路，用于將輸出時鐘信號轉(zhuǎn)換為直流信號。該模塊由電阻Rl和電容Cl組成。
[0076]比較電路，用于將濾波直流信號與參考電壓信號vref比較，產(chǎn)生反饋電壓信號Vc_p和Vc_m作用于占空比調(diào)整電路，電容C2用于穩(wěn)定反饋信號。
[0077]占空比調(diào)整電路，用于在反饋電壓信號作用下，改變時鐘信號的上升下降時間，再經(jīng)過反相器整形反饋到輸入時鐘信號，將占空比30% -70%調(diào)整至50%，占空比誤差控制在1%。
[0078]以上實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述實施例對本發(fā)明進行了詳細的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的精神和范圍。
【權(quán)利要求】
1.一種占空比調(diào)整電路，其特征在于:包括電流源電路、濾波電路、比較電路和調(diào)整電路； 所述電流源電路用于向比較電路提供一個基準電流； 所述濾波電路用于將要調(diào)整的差分時鐘信號轉(zhuǎn)換為直流信號(Vin_p，Vin_m)，并送入比較電路； 所述比較電路用于將直流信號(Vin_p，Vin_m)與外部提供的參考電壓信號Vref進行比較，產(chǎn)生反饋電壓信號(Vc_p，Vc_m)，并送入調(diào)整電路；所述調(diào)整電路用于在反饋電壓信號(Vc_p，Vc_m)作用下，改變差分時鐘信號(Clk_p，Clk_m)的上升時間和下降時間，再經(jīng)過反相器整形得到占空比為50%的輸出差分時鐘信號(out_p，out_m)。
2.根據(jù)權(quán)利要求1所述的占空比調(diào)整電路，其特征在于:所述比較電路包括PMOS管M4、PMOS 管 M5、PMOS 管 M6、PMOS 管 M7、PMOS 管 M8、NMOS 管 M13、NMOS 管 M14、NMOS 管 M15和 NMOS 管 M16 ； PMOS管M4的源端接電流源電路，PMOS管M4的柵端接直流信號Vin_p，PMOS管M4的漏端接NMOS管Ml3的漏端；PM0S管M5的源端接電流源電路，PMOS管M5的柵端接直流信號Vin_p，PMOS管M5的漏端接NMOS管M14的漏端和PMOS管M7的漏端，PMOS管M6的源端接電流源電路，PMOS管M6的柵端接參考電壓信號Vref，PMOS管M6的漏端接NMOS管M16的漏端和柵端；PM0S管M7的源端接電流源電路，PMOS管M7的柵端接直流信號Vin_m ；PM0S管M8的源端接電流源電路，PMOS管M8的柵端接直流信號Vin_m，PMOS管M8的漏端接NMOS管Ml5的漏端； NMOS管M16的源端接地；NM0S管M13的柵端、NMOS管M14的柵端和NMOS管M15的柵端連接，NMOS管M13的漏端、NMOS管M14的漏端和NMOS管M15的漏端均接地； 所述調(diào)整電路包括第一調(diào)整單元和第二調(diào)整單元，所述第一調(diào)整單元包括PMOS管M9.NM0S管Mll和反相器invl，所述PMOS管M9的源端接電源，PMOS管M9的柵端接反饋電壓信號Vc_p，PM0S管M9的漏端和NMOS管Mll的漏端均與反相器invl的輸入端連接；NM0S管Mll的柵端接時鐘信號Clk_p，NMOS管Mll的源端接地，反相器invl的輸出端與濾波電路的輸入端連接； 所述第二調(diào)整單元包括PMOS管M10、NMOS管M12和反相器inv2，所述PMOS管MlO的源端接電源，PMOS管M12的柵端接反饋電壓信號Vc_m，PMOS管MlO的漏端和NMOS管M12的漏端均與反相器inv2的輸入端連接；NM0S管M12的柵端接時鐘信號Clk_m，NMOS管M12的源端接地，反相器inv2的輸出端與濾波電路的輸入端連接。
3.一種占空比調(diào)整方法，其特征在于，包括以下步驟: I】設(shè)置基準電流: 采用電流鏡結(jié)構(gòu)，根據(jù)比較電路所需電流大小，確定電流源電路中晶體管的尺寸和比例，為比較電路提供基準電流； 2】濾波處理: 要調(diào)整的差分時鐘信號(clk_m，clk_p)輸入至濾波電路(R1、Cl)，經(jīng)濾波電路處理后得到的直流電壓信號(Vin_p，Vin_m)，并將直流電壓信號(Vin_p，Vin_m)送入至比較電路； 3】比較、調(diào)整: 直流電壓信號(Vin_p，Vin_m)，分別與外部提供的參考電壓信號vref進行比較，得到反饋電壓信號(Vc_p，Vc_m): 若直流電壓信號(Vin_p，Vin_m)小于參考電壓信號vref時，則反饋電壓信號(Vc_p，Vc_m)增大，調(diào)整電路調(diào)整直流電壓信號(Vin_p，Vin_m)升高； 若直流電壓信號(Vin_p，Vin_m)大于參考電壓信號vref時，則反饋電壓信號(Vc_p，Vc_m)減小，調(diào)整電路調(diào)整直流電壓信號(Vin_p，Vin_m)降低； 4】重復(fù)步驟3】直至直流電壓信號(Vin_p，Vin_m)與參考電壓信號vref相等，即輸出差分時鐘信號(out_p，out_m)的占空比為50%。
4.根據(jù)權(quán)利要求3所述的占空比調(diào)整方法，其特征在于: 步驟3】中調(diào)整直流電壓信號Vin_p升高的具體過程: 反饋電壓信號Vc_p增大后，經(jīng)過PMOS管M9的電流減小，進而PMOS管M9和NMOS管Mll構(gòu)成的反相器的翻轉(zhuǎn)所需高電平時間變短，經(jīng)過反相器invl后，輸出信號out_p的低電平長度變短，從而使直流電壓信號Vin_p升高； 步驟3】中調(diào)整直流電壓信號Vin_m升高的具體過程: 反饋電壓信號Vc_m增大后，經(jīng)過PMOS管MlO的電流減小，進而PMOS管MlO和NMOS管M12構(gòu)成的反相器的翻轉(zhuǎn)所需高電平時間變短，經(jīng)過反相器inv2后，輸出信號OUtJii的低電平長度變短，從而使直流電壓信號Vin_m升高。
5.根據(jù)權(quán)利要求3所述的占空比調(diào)整方法，其特征在于: 步驟3】中調(diào)整直流電壓信號Vin_p降低的具體過程: 反饋電壓信號Vc_p減小后，經(jīng)過PMOS管M9的電流增大，進而PMOS管M9和NMOS管Mll構(gòu)成的反相器的翻轉(zhuǎn)所需高電平時間變長，經(jīng)過反相器invl后，輸出信號out_p的低電平長度變長，從而使直流電壓信號Vin_p降低； 步驟3】中調(diào)整直流電壓信號Vin_m降低的具體過程: 反饋電壓信號Vc_m減小后，經(jīng)過PMOS管MlO的電流增大，進而PMOS管MlO和NMOS管M12構(gòu)成的反相器的翻轉(zhuǎn)所需高電平時間變長，經(jīng)過反相器inv2后，輸出信號OUtJii的低電平長度變長，從而使直流電壓信號Vin_m降低。
【文檔編號】H03K3/017GK104467746SQ201410752937
【公開日】2015年3月25日 申請日期:2014年12月9日 優(yōu)先權(quán)日:2014年12月9日
【發(fā)明者】田澤, 劉穎, 邵剛, 李世杰, 胡曙凡, 唐龍飛 申請人:中國航空工業(yè)集團公司第六三一研究所