雙電壓亞閾值電平轉(zhuǎn)換器的制造方法
【專利摘要】本發(fā)明屬于集成電路【技術(shù)領(lǐng)域】，具體為一種亞閾值電平轉(zhuǎn)換器。其結(jié)構(gòu)包括一個(gè)輸入反相器，一個(gè)電平轉(zhuǎn)換電路，一個(gè)輸出反相器。其中輸入反相器用于產(chǎn)生兩個(gè)互補(bǔ)的差分輸入信號(hào)；電平轉(zhuǎn)換電路用于實(shí)現(xiàn)輸入信號(hào)從低電壓到高電壓的電平轉(zhuǎn)換，輸出反相器用于產(chǎn)生全擺幅的高壓輸出信號(hào)。本發(fā)明結(jié)構(gòu)簡(jiǎn)單，能夠有效的實(shí)現(xiàn)一個(gè)信號(hào)從亞閾值電壓到高電壓的電平轉(zhuǎn)換。
【專利說明】雙電壓亞閾值電平轉(zhuǎn)換器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路【技術(shù)領(lǐng)域】,具體涉及一種電平轉(zhuǎn)換器(Level Shifter)。

【背景技術(shù)】
[0002]多電壓閾(Mult1-supplyvoltage domain)技術(shù)在片上芯片系統(tǒng)(System onchip, SoC)及多核計(jì)算結(jié)構(gòu)中得到越來越廣泛的應(yīng)用。它通常將芯片劃分成多個(gè)獨(dú)立的電壓閾或電壓島，每個(gè)電壓閾下的模塊根據(jù)其時(shí)序的要求工作在恰當(dāng)?shù)碾娫措妷合?。通常，?duì)于時(shí)序關(guān)鍵的電壓閾，它工作在高的電源電壓下(VDDH)，以滿足芯片對(duì)速度性能的要求；對(duì)于非關(guān)鍵的電壓閾，它則工作在低的電源電壓(VDDL)甚至亞閾值電源電壓下，以降低芯片的功耗消耗和能量消耗。
[0003]電平轉(zhuǎn)換器是多電壓系統(tǒng)中一個(gè)必不可少的電路，它為各個(gè)不同的電壓閾提供交互界面，保證信號(hào)在各個(gè)電壓閾之間的傳輸。正常情況下，信號(hào)從高壓閾轉(zhuǎn)換到低壓閾，普通的緩沖器(buffer)便可實(shí)現(xiàn)。但是，如果信號(hào)是從低壓閾轉(zhuǎn)換到高壓閾，尤其是從亞閾值電壓閾轉(zhuǎn)換到高壓閾，則需要更為復(fù)雜的電路。
[0004]傳統(tǒng)的電平轉(zhuǎn)換器如圖1所示，它由一對(duì)交叉耦合的PMOS管，一對(duì)下拉NMOS管及提供差分輸入的低壓反相器構(gòu)成。當(dāng)輸入IN從“O”跳變到VDDL時(shí)，Ml管將節(jié)點(diǎn)OUTB電壓下拉至“0”，再通過交叉耦合的PMOS對(duì)將輸出OUT預(yù)充為高電平VDDH。由于低電壓區(qū)工作的NMOS管提供的下拉電流，比高電壓區(qū)工作的PMOS提供的上拉電流小幾個(gè)數(shù)量級(jí)，導(dǎo)致上拉網(wǎng)絡(luò)與下拉網(wǎng)絡(luò)的竟?fàn)幃惓＜ち?，從而使得傳統(tǒng)的電平轉(zhuǎn)換器無法實(shí)現(xiàn)亞閾值信號(hào)的轉(zhuǎn)換，并且產(chǎn)生很大的短路功耗。
[0005]2009 年，B.Zhai 在雜志 “IEEE Transact1n on Very Large ScaleIntegrat1n，，中發(fā)表“Energy-efficient subthreshold processor design，，，提出了一種多電源線的方法，實(shí)現(xiàn)了信號(hào)從0.2V到1.2V的轉(zhuǎn)換。但是這種方法需要多個(gè)中間電源壓，這會(huì)帶來更多的功耗消耗，并且會(huì)增加芯片后端設(shè)計(jì)的復(fù)雜度。2010年,S.Lukemeier在雜志“I EEE Transact1n on Circuits and Systems I1: Express Briefs，，中發(fā)表“A subthreshold to above-threshold level shifter comprising a Wilson currentmirror ”，提出了一種采用威爾遜電流鏡的電平轉(zhuǎn)換電路，實(shí)現(xiàn)了輸入信號(hào)從0.1V到1.0V的電平轉(zhuǎn)換。但是，這種采用電流鏡的方法消耗了大量的功耗。2012年，Y.0saki在“IEEEjournal of Solid-State Circuits (JSSC)，，雜志上發(fā)表 “A low-power level shifterwith logic error correct1n for extremely low-voltage digital CMOS LSIs”,提出了一種帶糾錯(cuò)功能的電平轉(zhuǎn)換電路，實(shí)現(xiàn)了信號(hào)從0.23V到3V的電平轉(zhuǎn)換，但是它是以犧牲芯片面積和速度性能為代價(jià)。針對(duì)這些問題，本發(fā)明提出了一種亞閾值電平轉(zhuǎn)換器，它能有效的實(shí)現(xiàn)信號(hào)從亞閾值電壓到正常工作電壓的電平轉(zhuǎn)換，并且它具有更快的速度，更低的能量消耗和更小的面積。


【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種速度快、能耗低、面積小的亞閾值電平轉(zhuǎn)換器。
[0007]本發(fā)明提供的亞閾值電平轉(zhuǎn)換器，包括:
一個(gè)輸入反相器；它的電源電壓由低電壓閾電源提供，并且它的輸入與整個(gè)電平轉(zhuǎn)換器的輸入相連。
[0008]一個(gè)電平轉(zhuǎn)換電路；它包括兩個(gè)反相器、一個(gè)PMOS交叉耦合對(duì)和兩個(gè)電源開關(guān)PMOS管。其中，第一個(gè)反相器的輸入與上一級(jí)輸入反相器的輸出相連,供電電源端則與交叉耦合對(duì)的第一個(gè)PMOS管的漏極相連；第二個(gè)反要器的輸入與上一級(jí)輸入反相器的輸入相連，供電電源端則與交叉耦合對(duì)的第二個(gè)PMOS管的漏極相連；交叉耦合對(duì)的第一個(gè)PMOS管的柵極與第二個(gè)反相器的輸出相連，而源極則與第一個(gè)電源開關(guān)管的漏極相連；交叉耦合對(duì)的第二個(gè)PMOS管的柵極與第一個(gè)反相器的輸出相連，而源極則與第二個(gè)電源開關(guān)管的漏極相連；第一個(gè)電源開關(guān)管的柵極與第一個(gè)反相器的輸出相連，而源極則與高電壓閾電源相連；第二個(gè)電源開關(guān)管的柵極與第二個(gè)反相器的輸出相連，而源極也與高電壓閾電源相連。第一個(gè)反相器，交叉耦合對(duì)的第一個(gè)PMOS管和第一個(gè)電源開關(guān)管構(gòu)成第一個(gè)電源反饋環(huán)；第二個(gè)反相器，交叉耦合對(duì)的第二個(gè)PMOS管和第二個(gè)電源開關(guān)管構(gòu)成第二個(gè)電源反饋環(huán)。兩個(gè)電源反饋環(huán)通過PMOS交叉耦合對(duì)相互作用，兩個(gè)反相器的下拉NMOS管則分別作為兩個(gè)反饋環(huán)的下拉網(wǎng)絡(luò)。
[0009]—個(gè)輸出反相器，它的電源電壓由高電壓閾電源提供，并用它的輸入與電平轉(zhuǎn)換電平的第二個(gè)反相器輸出相連，它的輸出則是整個(gè)電路的輸出。
[0010]本發(fā)明提供的電平轉(zhuǎn)換器，結(jié)構(gòu)簡(jiǎn)單，能夠有效的實(shí)現(xiàn)信號(hào)從亞閾值電壓到正常工作電壓的電平轉(zhuǎn)換，并且它具有更快的速度，更低的能量消耗和更小的面積。

【專利附圖】

【附圖說明】
[0011]圖1是傳統(tǒng)的電平轉(zhuǎn)換電路。
[0012]圖2是本發(fā)明的電路示意圖。
[0013]圖3是本發(fā)明進(jìn)行操作時(shí)的波形示意圖。

【具體實(shí)施方式】
[0014]本發(fā)明描述了一種亞閾值電平轉(zhuǎn)換器，以下闡述本發(fā)明的設(shè)計(jì)思想及實(shí)例。
[0015]圖2所示為本發(fā)明實(shí)現(xiàn)的亞閾值電平轉(zhuǎn)換器的電路結(jié)構(gòu)。NMOS管Ml與PMOS管M2構(gòu)成輸入反相器。輸入反相器的輸入是IN,輸出為INB,并且輸入反相器的電源電壓與低電壓閾電源VDDL相連。NMOS管M3、M4和PMOS管M5、M6、M7、M8、M9、MlO構(gòu)成電路主體部分的電平轉(zhuǎn)換電路。其中，M3和M5構(gòu)成第一個(gè)反相器，它的輸入與輸入反相器的輸出INB相連，輸出則與結(jié)點(diǎn)NL相連，并且它的電源電壓端與PMOS管M6的漏極相連；M4和M8構(gòu)成第二個(gè)反相器，它的輸入與輸入反相器的輸入IN相連,輸出則與結(jié)點(diǎn)NR相連,并且它的電源電壓端與PMOS管M9的漏極相連。
[0016]同時(shí)，PMOS管M6的柵極與結(jié)點(diǎn)NR相連，而源極則與PMOS管M7的漏極相連；PM0S管M9的柵極與結(jié)點(diǎn)NL相連，而源極則與PMOS管MlO的漏極相連。S卩，M6與M9交叉耦合。而PMOS管M7與MlO則是電平轉(zhuǎn)換電路的兩個(gè)電源開關(guān)管。其中，M7的柵極與結(jié)點(diǎn)NL相連，源極則與高電壓閾電源VDDH相接；M10的柵極與結(jié)點(diǎn)NR相連，源極也同樣與高電壓閾電源VDDH相接。如此，PMOS管M5、M6、M7構(gòu)成電平轉(zhuǎn)換電路的第一個(gè)電源反饋環(huán)，而PMOS管M8、M9、M10則構(gòu)成電平轉(zhuǎn)換電路的第二個(gè)電源反饋環(huán)。兩個(gè)電源反饋環(huán)通過交叉耦合的M6、M9相互作用，NMOS管M3、M4則分別是它們的下拉網(wǎng)絡(luò)。
[0017]PMOS管M12與NMOS管Mll則構(gòu)成整個(gè)電路的輸出反相器，它的輸入與結(jié)點(diǎn)NR相連，而它的輸出則與整個(gè)電路的輸出相連，并且它的電源電壓則由與電壓閾電源VDDH相連。
[0018]圖3所示為本發(fā)明實(shí)現(xiàn)的亞閾值電平轉(zhuǎn)換器的波形操作示意圖。當(dāng)電路處于保持狀態(tài)時(shí)，輸入IN為“0”，ΙΝΒ為VDDL。此時(shí)，結(jié)點(diǎn)NL會(huì)被下拉至“0”，而結(jié)點(diǎn)NR則通過第二個(gè)電源反饋環(huán)預(yù)充至一個(gè)中間電平(大約0.7倍的VDDH)。當(dāng)輸入IN從“O”跳變?yōu)閂DDL時(shí)，INB則跳變?yōu)椤癘”。此時(shí)，NMOS管M3完全關(guān)斷，PMOS管M5完全打開，而NMOS管M4和PMOS管M8則分別處于弱打開與弱關(guān)斷狀態(tài)。由于此時(shí)結(jié)點(diǎn)NR為一個(gè)高電平，而結(jié)點(diǎn)NL為“0”，則電源開關(guān)管MlO與交叉耦合管M6被關(guān)斷，電源開關(guān)管M7與交叉耦合管M9被打開，所以NR會(huì)被下拉管M4速度拉至于一個(gè)低電平。當(dāng)結(jié)點(diǎn)NR的電壓小于MlO和M6的閾值電壓時(shí)，MlO和M6被開啟。結(jié)點(diǎn)NR會(huì)通過第二個(gè)電源反饋環(huán)進(jìn)行自行充電，而另一邊，結(jié)點(diǎn)NL也會(huì)通過第一個(gè)電源反饋進(jìn)行自行充電。當(dāng)結(jié)點(diǎn)NL的電壓大于M7和M9的閾值電壓時(shí)，M7和M9被關(guān)斷。因此，兩個(gè)電源反饋環(huán)都被切斷，則結(jié)點(diǎn)NR會(huì)被下拉管M4完全下拉至“0”，而結(jié)點(diǎn)NL則會(huì)處于一個(gè)中間電壓值，這個(gè)電壓值由通過M7與M3的亞閾值電流來決定，通常，它大約為VDDH的0.7倍。最后，下拉至“O”的結(jié)點(diǎn)NR通過輸出反相器將輸出OUT上拉為高電平VDDH。
[0019]當(dāng)IN從VDDL跳變?yōu)椤癘”時(shí)，整個(gè)電路開始進(jìn)入保持狀態(tài)，此時(shí)，NMOS管M4完全關(guān)斷，PMOS管M8完全打開，而NMOS管M3和PMOS管M5則分別處于弱打開與弱關(guān)斷狀態(tài)。由于此時(shí)結(jié)點(diǎn)NL為一個(gè)高電平，而結(jié)點(diǎn)NR為“0”，則電源開關(guān)管M7與交叉耦合管M9被關(guān)斷，電源開關(guān)管MlO與交叉耦合管M6被打開，所以NL會(huì)被下拉管M3速度拉至于一個(gè)低電平。當(dāng)結(jié)點(diǎn)NL的電壓小于M7和M9的閾值電壓時(shí)，M7和M9被開啟。結(jié)點(diǎn)NL會(huì)通過第一個(gè)電源反饋環(huán)進(jìn)行自行充電，而另一邊，結(jié)點(diǎn)NR也會(huì)通過第二個(gè)電源反饋進(jìn)行自行充電。當(dāng)結(jié)點(diǎn)NR的電壓大于MlO和M6的閾值電壓時(shí)，MlO和M6被關(guān)斷。因此，兩個(gè)電源反饋環(huán)都被切斷，則結(jié)點(diǎn)NL會(huì)被下拉管M3完全下拉至“0”，而結(jié)點(diǎn)NR則會(huì)處于一個(gè)中間電壓值，這個(gè)電壓值由通過MlO與M4的亞閾值電流來決定，通常，它也大約為VDDH的0.7倍。最后，上拉至高電平的結(jié)點(diǎn)NR通過輸出反相器將輸出OUT下拉為“O”。
【權(quán)利要求】
1.一種亞閾值電平轉(zhuǎn)換器，其特征在于包括:一個(gè)輸入反相器、一個(gè)電平轉(zhuǎn)換電路、一個(gè)輸出反相器； 所述輸入反相器，它的電源電壓由低電壓閾電源提供，并且它的輸入與整個(gè)電平轉(zhuǎn)換器的輸入相連； 所述電平轉(zhuǎn)換電路，它包括:兩個(gè)反相器、一個(gè)PMOS交叉耦合對(duì)和兩個(gè)電源開關(guān)PMOS管；其中，第一個(gè)反相器的輸入與上一級(jí)輸入反相器的輸出相連，電源端與交叉耦合對(duì)的第一個(gè)PMOS管的漏極相連；第二個(gè)反相器的輸入與上一級(jí)輸入反相器的輸入相連，供電電源端與交叉耦合對(duì)的第二個(gè)PMOS管的漏極相連；交叉耦合對(duì)的第一個(gè)PMOS管的柵極與第二個(gè)反相器的輸出相連，源極與第一個(gè)電源開關(guān)管的漏極相連；交叉耦合對(duì)的第二個(gè)PMOS管的柵極與第一個(gè)反相器的輸出相連，源極與第二個(gè)電源開關(guān)管的漏極相連；第一個(gè)電源開關(guān)管的柵極與第一個(gè)反相器的輸出相連，源極與高電壓閾電源相連；第二個(gè)電源開關(guān)管的柵極與第二個(gè)反相器的輸出相連，源極與高電壓閾電源相連；第一個(gè)反相器、交叉耦合對(duì)的第一個(gè)PMOS管和第一個(gè)電源開關(guān)管構(gòu)成第一個(gè)電源反饋環(huán)；第二個(gè)反相器、交叉耦合對(duì)的第二個(gè)PMOS管和第二個(gè)電源開關(guān)管構(gòu)成第二個(gè)電源反饋環(huán)；兩個(gè)電源反饋環(huán)通過PMOS交叉耦合對(duì)相互作用，兩個(gè)反相器的下拉NMOS管分別作為兩個(gè)反饋環(huán)的下拉網(wǎng)絡(luò)； 所述輸出反相器，它的電源電壓由高電壓閾電源提供，并用它的輸入與電平轉(zhuǎn)換電平的第二個(gè)反相器輸出相連，它的輸出則是整個(gè)電路的輸出。
2.根據(jù)權(quán)利要求1所述的亞閾值電平轉(zhuǎn)換器，其特征在于:輸入反相器的電源電壓與低電壓閾電源相連，電平轉(zhuǎn)換電路與輸出反相器的電源電壓與高電壓閾電源相連。
3.根據(jù)權(quán)利要求1所述的亞閾值電平轉(zhuǎn)換器，其特征在于:當(dāng)輸入從“0”跳變?yōu)橐粋€(gè)低電壓電平“1”時(shí)，輸出產(chǎn)生一個(gè)高電壓電平“1”；當(dāng)輸入跳回到“0”時(shí)，輸出同樣產(chǎn)生一個(gè)正常的“0”值。
【文檔編號(hào)】H03K19/0175GK104410403SQ201410741630
【公開日】2015年3月11日 申請(qǐng)日期:2014年12月9日 優(yōu)先權(quán)日:2014年12月9日
【發(fā)明者】溫亮, 文海波, 程旭, 曾曉洋 申請(qǐng)人:復(fù)旦大學(xué)