高速、高精度圖像信號(hào)模數(shù)轉(zhuǎn)換電路的制作方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種高速、高精度圖像信號(hào)模數(shù)轉(zhuǎn)換電路，它包括多級(jí)流水線電路、延時(shí)對(duì)準(zhǔn)寄存器陣列、數(shù)字校準(zhǔn)電路和時(shí)鐘發(fā)生器，每一級(jí)流水線電路中還包括采樣保持模塊、子ADC模塊、子DAC模塊、減法電路和余量放大模塊。本發(fā)明能夠有效的控制模數(shù)轉(zhuǎn)換誤差，提高精度并且能夠?qū)崿F(xiàn)高速的模數(shù)轉(zhuǎn)換。
【專(zhuān)利說(shuō)明】高速、高精度圖像信號(hào)模數(shù)轉(zhuǎn)換電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種模數(shù)轉(zhuǎn)換電路，尤其涉及一種高速、高精度圖像信號(hào)模數(shù)轉(zhuǎn)換電路。

【背景技術(shù)】
[0002]模數(shù)轉(zhuǎn)換器作為現(xiàn)代電子系統(tǒng)中數(shù)字世界用戶(hù)模擬世界的核心器件，在多路輸入、輸出無(wú)線電，3G和4G多標(biāo)準(zhǔn)的蜂窩通信基礎(chǔ)設(shè)備，搞分辨率和高徒像吞吐量的精密儀器及一些便攜式的高清視頻播放器、醫(yī)療設(shè)備等領(lǐng)域有著廣泛的應(yīng)用。
[0003]無(wú)線通信、數(shù)字家電等高端應(yīng)用領(lǐng)域要求告訴、高精度、大動(dòng)態(tài)范圍、低功耗，對(duì)高性能A/D轉(zhuǎn)換器的需求日益增長(zhǎng)，而數(shù)字技術(shù)的高速發(fā)展，則對(duì)A/D轉(zhuǎn)換器性能提出了更高的要求，ADC其集成度與復(fù)雜度正隨著系統(tǒng)對(duì)精度和速度要求的不斷提高而提高；面臨工藝尺寸不斷縮小以及電源電壓不斷降低的形式，如何在保證ADC性能的同時(shí)降低其功耗，減少各種因素對(duì)數(shù)據(jù)轉(zhuǎn)換造成的不良影響就成為ADC涉及的主要課題之一。
[0004]流水線型ADC是當(dāng)前高速、高位ADC的主流結(jié)構(gòu)，在其系統(tǒng)級(jí)設(shè)計(jì)階段就將功耗規(guī)劃以及非理想效應(yīng)的規(guī)避等問(wèn)題納入考慮范疇是整個(gè)系統(tǒng)設(shè)計(jì)的關(guān)鍵一環(huán)，當(dāng)今1C供應(yīng)商在不斷加大對(duì)流水線ADC的投入，從設(shè)計(jì)和工藝等方面進(jìn)行改進(jìn)、優(yōu)化，其性能也不斷提高，在高性能流水線ADC方面，作為世界上前幾名的獨(dú)立數(shù)據(jù)轉(zhuǎn)換器1C供應(yīng)商(如AD1、T1、Maxim)，這些公司的產(chǎn)品代表著當(dāng)前流水ADC產(chǎn)品的發(fā)展水平。
[0005]目前，在國(guó)防現(xiàn)代化建設(shè)和民用電子通信等方面都急需大量的高性能ADC，而我國(guó)高性能模數(shù)轉(zhuǎn)換芯片的研究水平和技術(shù)水平相對(duì)來(lái)說(shuō)還比較落后，一些高端的ADC芯片仍然依靠國(guó)外進(jìn)口，我們應(yīng)當(dāng)把握時(shí)機(jī)，快速提高自主設(shè)計(jì)水平，縮短與國(guó)外的差距。


【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種能夠有效的控制模數(shù)轉(zhuǎn)換誤差，提高精度并且能夠?qū)崿F(xiàn)高速的模數(shù)轉(zhuǎn)換的高速、高精度圖像信號(hào)模數(shù)轉(zhuǎn)換電路。
[0007]本發(fā)明的目的是通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)的:
高速、高精度圖像信號(hào)模數(shù)轉(zhuǎn)換電路，它包括多級(jí)流水線電路、延時(shí)對(duì)準(zhǔn)寄存器陣列和數(shù)字校準(zhǔn)電路，每一級(jí)流水線電路中包括采樣保持模塊、子ADC模塊、子DAC模塊、減法電路和余量放大模塊；模擬輸入信號(hào)第一流水線電路，首先在采樣保持模塊對(duì)信號(hào)進(jìn)行采樣保持，之后將信號(hào)輸入到子ADC模塊對(duì)信號(hào)進(jìn)行量化，輸出數(shù)字信號(hào)到延時(shí)對(duì)準(zhǔn)寄存器陣列和子DAC模塊，子DAC模塊將信號(hào)轉(zhuǎn)換為模擬信號(hào)后輸出到減法電路，模擬信號(hào)與采樣保持后的信號(hào)相減，再經(jīng)余量放大模塊將信號(hào)放大一定倍數(shù)輸出到下一流水線電路；每一級(jí)流水線電路的輸出與延時(shí)對(duì)準(zhǔn)寄存器陣列連接，延時(shí)對(duì)準(zhǔn)寄存器陣列輸出與數(shù)字校準(zhǔn)電路連接，信號(hào)經(jīng)校準(zhǔn)后輸出。
[0008]本發(fā)明還包括一個(gè)時(shí)鐘發(fā)生器，時(shí)鐘發(fā)生器的輸出分別與延時(shí)對(duì)準(zhǔn)寄存器陣列和數(shù)字校準(zhǔn)電路連接。。
[0009]本發(fā)明的有益效果是:本發(fā)明中在每一流水線都設(shè)置了采樣保持模塊，能夠很好的控制每一流水線的誤差并且保證采樣速率，同時(shí)將時(shí)鐘信號(hào)同時(shí)輸入到延時(shí)對(duì)準(zhǔn)寄存器陣列和數(shù)字校準(zhǔn)電路，而不是設(shè)置于每一流水線電路中，可以提高模數(shù)轉(zhuǎn)換的精度，實(shí)現(xiàn)高速、高精度的模數(shù)轉(zhuǎn)換。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0010]圖1為本發(fā)明的電路示意圖。

【具體實(shí)施方式】
[0011]下面結(jié)合附圖進(jìn)一步詳細(xì)描述本發(fā)明的技術(shù)方案，但本發(fā)明的保護(hù)范圍不局限于以下所述。
[0012]如圖1所示，高速、高精度圖像信號(hào)模數(shù)轉(zhuǎn)換電路，它包括多級(jí)流水線電路、延時(shí)對(duì)準(zhǔn)寄存器陣列、數(shù)字校準(zhǔn)電路和時(shí)鐘發(fā)生器，每一級(jí)流水線電路中還包括采樣保持模塊、子ADC模塊、子DAC模塊、減法電路和余量放大模塊。
[0013]模擬輸入信號(hào)輸入到每一流水線電路，首先在采樣保持模塊對(duì)信號(hào)進(jìn)行采樣保持，之后將信號(hào)輸入到子ADC模塊對(duì)信號(hào)進(jìn)行量化，輸出數(shù)字信號(hào)到延時(shí)對(duì)準(zhǔn)寄存器陣列和子DAC模塊，子DAC模塊將信號(hào)轉(zhuǎn)換為模擬信號(hào)后輸出到減法電路，模擬信號(hào)與采樣保持后的信號(hào)相減，再經(jīng)余量放大模塊將信號(hào)放大一定倍數(shù)輸出到下一流水級(jí)；時(shí)鐘發(fā)生器同時(shí)輸出時(shí)鐘信號(hào)到延時(shí)對(duì)準(zhǔn)寄存器陣列和數(shù)字校準(zhǔn)電路，延時(shí)對(duì)準(zhǔn)寄存器陣列輸出信號(hào)到數(shù)字校準(zhǔn)電路，信號(hào)經(jīng)校準(zhǔn)后輸出。
【權(quán)利要求】
1.高速、高精度圖像信號(hào)模數(shù)轉(zhuǎn)換電路，其特征在于:它包括多級(jí)流水線電路、延時(shí)對(duì)準(zhǔn)寄存器陣列和數(shù)字校準(zhǔn)電路，每一級(jí)流水線電路中包括采樣保持模塊、子ADC模塊、子DAC模塊、減法電路和余量放大模塊；模擬輸入信號(hào)第一流水線電路，首先在采樣保持模塊對(duì)信號(hào)進(jìn)行采樣保持，之后將信號(hào)輸入到子ADC模塊對(duì)信號(hào)進(jìn)行量化，輸出數(shù)字信號(hào)到延時(shí)對(duì)準(zhǔn)寄存器陣列和子DAC模塊，子DAC模塊將信號(hào)轉(zhuǎn)換為模擬信號(hào)后輸出到減法電路，模擬信號(hào)與采樣保持后的信號(hào)相減，再經(jīng)余量放大模塊將信號(hào)放大一定倍數(shù)輸出到下一流水線電路；每一級(jí)流水線電路的輸出與延時(shí)對(duì)準(zhǔn)寄存器陣列連接，延時(shí)對(duì)準(zhǔn)寄存器陣列輸出與數(shù)字校準(zhǔn)電路連接，信號(hào)經(jīng)校準(zhǔn)后輸出。
2.根據(jù)權(quán)利要求1所述的高速、高精度圖像信號(hào)模數(shù)轉(zhuǎn)換電路，其特征在于:它包括一個(gè)時(shí)鐘發(fā)生器，時(shí)鐘發(fā)生器的輸出分別與延時(shí)對(duì)準(zhǔn)寄存器陣列和數(shù)字校準(zhǔn)電路連接。
【文檔編號(hào)】H03M1/12GK104300981SQ201410518090
【公開(kāi)日】2015年1月21日 申請(qǐng)日期:2014年9月30日 優(yōu)先權(quán)日:2014年9月30日
【發(fā)明者】曾衡東 申請(qǐng)人:成都市晶林科技有限公司