用于同步鎖相環(huán)的裝置和方法
【專利摘要】提供了用于同步鎖相環(huán)(PLL)的裝置和方法。在一些實(shí)現(xiàn)方式中，分?jǐn)?shù)N合成器包括PLL和控制所述PLL的分頻值的控制電路。所述控制電路包括插值器、復(fù)位相位調(diào)節(jié)計(jì)算器以及同步電路。插值器能夠控制PLL的分頻值的分?jǐn)?shù)部分。復(fù)位相位調(diào)節(jié)計(jì)算器可以包括用于自所述分?jǐn)?shù)N合成器的初始化起對(duì)所述參考時(shí)鐘信號(hào)的周期數(shù)進(jìn)行計(jì)數(shù)的計(jì)數(shù)器，并且所述復(fù)位相位調(diào)節(jié)計(jì)算器能夠基于所述計(jì)數(shù)來(lái)產(chǎn)生相位調(diào)節(jié)信號(hào)。同步電路可以響應(yīng)于同步信號(hào)而同步PLL，并且能夠?qū)τ上辔徽{(diào)節(jié)信號(hào)指示的同步相位誤差進(jìn)行校正。
【專利說(shuō)明】用于同步鎖相環(huán)的裝置和方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實(shí)施方案涉及電子系統(tǒng)，尤其涉及鎖相環(huán)（PLL)的同步。

【背景技術(shù)】
[0002] 鎖相環(huán)（PLL)能夠用于各種應(yīng)用，用來(lái)產(chǎn)生對(duì)于參考時(shí)鐘信號(hào)具有受控的相位頻 率關(guān)系的輸出時(shí)鐘信號(hào)。PLL能夠用于例如遠(yuǎn)程通信系統(tǒng)和/或芯片間通信。
[0003]能夠利用具有嵌入到PLL的反饋環(huán)中的整數(shù)分頻器的PLL來(lái)實(shí)現(xiàn)整數(shù)N頻率合成 器。整數(shù)N頻率合成器能夠通過(guò)選擇分頻器的整數(shù)分頻值N按參考頻率的步同步輸出頻率。 例如，在穩(wěn)態(tài)下，合成器的輸出時(shí)鐘信號(hào)的頻率應(yīng)當(dāng)是參考時(shí)鐘信號(hào)的頻率的N倍。另外， 在整數(shù)N頻率合成器中，在穩(wěn)態(tài)下，輸出時(shí)鐘信號(hào)應(yīng)當(dāng)對(duì)于參考時(shí)鐘信號(hào)的每個(gè)周期具有N 個(gè)周期。因此，參考時(shí)鐘信號(hào)的上升沿能夠與輸出時(shí)鐘信號(hào)的上升沿同步。
[0004]為提供輸出頻率調(diào)節(jié)的細(xì)微步，能夠使用分?jǐn)?shù)N合成器。與使用整數(shù)分頻值的整 數(shù)N頻率合成器相比，分?jǐn)?shù)N合成器容許分?jǐn)?shù)分頻值。在穩(wěn)態(tài)下，合成器的輸出時(shí)鐘信號(hào)的 頻率應(yīng)當(dāng)是參考時(shí)鐘信號(hào)頻率的N+F/M倍，其中N是分頻值的整數(shù)部分，且F/M是分頻值的 分?jǐn)?shù)部分。
[0005]在一些構(gòu)造中，插值器能夠用于產(chǎn)生分頻值的分?jǐn)?shù)部分。例如，插值器的輸出可以 包括具有由F/M給定的平均值的整數(shù)分頻值序列，其中F是分?jǐn)?shù)部分的分子，并且M是分?jǐn)?shù) 部分的分母。


【發(fā)明內(nèi)容】

[0006]在一個(gè)方案中，裝置包括第一鎖相環(huán)（PLL)，其構(gòu)造為接收參考時(shí)鐘信號(hào)且產(chǎn)生輸 出時(shí)鐘信號(hào)。第一PLL包括構(gòu)造為接收分頻信號(hào)的可編程分頻器，并且輸出時(shí)鐘信號(hào)的頻 率與參考時(shí)鐘信號(hào)的頻率之比關(guān)于分頻信號(hào)而變化。裝置還包括第一控制電路，其構(gòu)造為 產(chǎn)生分頻信號(hào)。第一控制電路包括插值器，所述插值器基于分?jǐn)?shù)分子信號(hào)且基于模量信號(hào) 來(lái)產(chǎn)生插值信號(hào)，并且所述第一控制電路構(gòu)造為基于插值信號(hào)來(lái)產(chǎn)生分頻信號(hào)。第一控制 電路還包括復(fù)位相位調(diào)節(jié)計(jì)算器，其構(gòu)造為產(chǎn)生相位調(diào)節(jié)信號(hào)并且接收初始化信號(hào)。復(fù)位 相位調(diào)節(jié)計(jì)算器包括構(gòu)造為對(duì)參考時(shí)鐘信號(hào)的周期數(shù)進(jìn)行計(jì)數(shù)的計(jì)數(shù)器，并且計(jì)數(shù)器構(gòu)造 為通過(guò)初始化信號(hào)而被復(fù)位。相位調(diào)節(jié)信號(hào)基于計(jì)數(shù)器的計(jì)數(shù)。第一控制電路還包括同步 電路，其構(gòu)造為響應(yīng)于同步信號(hào)而同步第一PLL，其中同步電路構(gòu)造為對(duì)由相位調(diào)節(jié)信號(hào)指 示的同步相位誤差進(jìn)行校正。
[0007]在另一方案中，提供了時(shí)鐘信號(hào)產(chǎn)生的電子實(shí)現(xiàn)方法。該方法包括：利用PLL，基 于參考時(shí)鐘信號(hào)來(lái)產(chǎn)生輸出時(shí)鐘信號(hào)；利用初始化信號(hào)來(lái)復(fù)位計(jì)數(shù)器；利用計(jì)數(shù)器對(duì)參考 時(shí)鐘信號(hào)的周期數(shù)進(jìn)行計(jì)數(shù)；基于計(jì)數(shù)器的計(jì)數(shù)來(lái)產(chǎn)生相位調(diào)節(jié)信號(hào)；利用插值器來(lái)控制 PLL的分頻信號(hào)；將同步信號(hào)接收到同步電路中；利用同步電路，響應(yīng)于同步信號(hào)而同步 PLL;以及利用同步電路對(duì)由相位調(diào)節(jié)信號(hào)指示的同步相位誤差進(jìn)行校正。

【專利附圖】

【附圖說(shuō)明】
[0008] 圖1是分?jǐn)?shù)N合成器的一個(gè)實(shí)施方案的示意性框圖。
[0009] 圖2是包括多個(gè)分?jǐn)?shù)N合成器的時(shí)鐘合成系統(tǒng)的一個(gè)實(shí)施方案的示意性框圖。
[0010] 圖3是分?jǐn)?shù)N合成器的另一實(shí)施方案的示意性框圖。
[0011] 圖4是根據(jù)一個(gè)實(shí)施方案的通信系統(tǒng)的示意性框圖。
[0012] 圖5是分?jǐn)?shù)N合成器的另一實(shí)施方案的示意性框圖。

【具體實(shí)施方式】
[0013]下面對(duì)實(shí)施方案的詳細(xì)說(shuō)明提供了本發(fā)明的具體實(shí)施方案的各種描述。然而，本 發(fā)明能夠以如權(quán)利要求所限定和涵蓋的多種不同方式來(lái)具體實(shí)施。在該說(shuō)明書(shū)中，參考了 附圖，在附圖中相似的附圖標(biāo)記可以指示相同或功能上相似的元件。
[0014]分?jǐn)?shù)N合成器可以用于各種電子系統(tǒng)，因?yàn)樗鼈兪沟每梢栽趯挿秶膮⒖紩r(shí)鐘頻 率上有相對(duì)小的輸出頻率步。然而，在缺乏同步的情況下，分?jǐn)?shù)N合成器中的PLL會(huì)不可預(yù) 測(cè)地鎖定到參考時(shí)鐘信號(hào)的多個(gè)可能相位中的一個(gè)。
[0015] 在一些電子系統(tǒng)中，期望的是將PLL的輸出時(shí)鐘信號(hào)的相位同步到與參考時(shí)鐘信 號(hào)已知的關(guān)系。例如，在頻率跳躍無(wú)線通信系統(tǒng)中，每當(dāng)本地振蕩器的頻率變化時(shí)，本地振 蕩器可以保持與參考時(shí)鐘信號(hào)的同相關(guān)系。此外，在多PLL系統(tǒng)中，在PLL的輸出時(shí)鐘信號(hào) 之間保持同相關(guān)系是重要的。
[0016]本文提供了用于同步PLL的裝置和方法。在一些實(shí)現(xiàn)中，分?jǐn)?shù)N合成器包括PLL和控制PLL的分頻值的控制電路。控制電路可以包括插值器、復(fù)位相位調(diào)節(jié)計(jì)算器以及同 步電路。插值器能夠用于基于分?jǐn)?shù)分子信號(hào)和分?jǐn)?shù)分母或模量信號(hào)來(lái)控制分頻值的分?jǐn)?shù)部 分。復(fù)位相位調(diào)節(jié)計(jì)算器能夠用于確定在參考時(shí)鐘信號(hào)的特定周期中與同步PLL相關(guān)聯(lián)的 PLL的相位誤差。例如，復(fù)位相位調(diào)節(jié)計(jì)算器可以包括用于自分?jǐn)?shù)N合成器被初始化起對(duì)參 考時(shí)鐘信號(hào)的周期數(shù)進(jìn)行計(jì)數(shù)的計(jì)數(shù)器，并且復(fù)位相位調(diào)節(jié)計(jì)算器能夠基于該計(jì)數(shù)來(lái)產(chǎn)生 相位調(diào)節(jié)信號(hào)。同步電路可以響應(yīng)于同步信號(hào)而對(duì)PLL進(jìn)行同步，并且能夠?qū)τ上辔徽{(diào)節(jié) 信號(hào)指示的同步相位誤差進(jìn)行校正。
[0017] 同步電路能夠以各種方式同步PLL并且校正同步相位誤差。例如，在一些實(shí)現(xiàn)中， 同步電路可以響應(yīng)于同步信號(hào)而將插值器復(fù)位成已知狀態(tài)，并且此后將插值器的狀態(tài)調(diào)節(jié) 由相位調(diào)節(jié)信號(hào)指示的量。然而，其他構(gòu)造是可能的。例如，在一種實(shí)現(xiàn)方式中，PLL的輸 出時(shí)鐘信號(hào)提供給混合器，混合器處于具有數(shù)字相位旋轉(zhuǎn)電路的信號(hào)路徑中，并且同步電 路能夠通過(guò)將數(shù)字相位旋轉(zhuǎn)電路的狀態(tài)調(diào)節(jié)由相位調(diào)節(jié)信號(hào)指示的量來(lái)同步PLL。在另一 實(shí)現(xiàn)方式中，插值器是利用西格瑪?shù)聽(tīng)査{(diào)制器來(lái)實(shí)現(xiàn)的，并且通過(guò)調(diào)節(jié)西格瑪?shù)聽(tīng)査{(diào) 制器的積分器的起始值來(lái)校正同步相位誤差。
[0018] 能夠在參考時(shí)鐘信號(hào)的任意周期內(nèi)同步本文的分?jǐn)?shù)N合成器。相反，一些常規(guī)的 分?jǐn)?shù)N合成器能夠提供有限的同步機(jī)會(huì)，諸如僅在參考時(shí)鐘信號(hào)的多個(gè)周期之后允許同 步。然而，這種延遲在一些系統(tǒng)中是不可接受的。例如，使用1HZ頻率步的分?jǐn)?shù)N合成器必 須在可用的同步機(jī)會(huì)之間等待一秒。
[0019]本文的同步方案還能夠用于同步多個(gè)分?jǐn)?shù)N合成器，使得合成器的輸出時(shí)鐘信號(hào) 具有關(guān)于參考時(shí)鐘信號(hào)的共同相位關(guān)系。
[0020] 在一些構(gòu)造中，分?jǐn)?shù)N合成器的控制電路還能夠用于提供關(guān)于參考時(shí)鐘信號(hào)的期 望相移。例如，在一些實(shí)現(xiàn)方式中，復(fù)位相位調(diào)節(jié)計(jì)算器還包括用于控制PLL的輸出時(shí)鐘信 號(hào)相對(duì)于參考時(shí)鐘信號(hào)的相移的相移輸入。例如，相位調(diào)節(jié)信號(hào)能夠基于指示期望相移的 相移信號(hào)和與在特定參考時(shí)鐘信號(hào)周期內(nèi)同步PLL相關(guān)聯(lián)的相位誤差之和。
[0021] 此外，在一些實(shí)現(xiàn)中，即使在PLL已經(jīng)被禁用或鎖定到不同頻率之后，分?jǐn)?shù)N合成 器也能夠保持關(guān)于參考時(shí)鐘信號(hào)同步。例如，在一些實(shí)現(xiàn)中，即使在PLL和/或分?jǐn)?shù)N合 成器的其他電路系統(tǒng)被禁用之后，合成器的復(fù)位相位調(diào)節(jié)計(jì)算器中的計(jì)數(shù)器也能夠保持啟 用并且能夠繼續(xù)計(jì)數(shù)。隨后，當(dāng)PLL啟用時(shí)，復(fù)位相位調(diào)節(jié)計(jì)算器能夠用于產(chǎn)生相位調(diào)節(jié)信 號(hào)，相位調(diào)節(jié)信號(hào)能夠用于將PLL的輸出時(shí)鐘信號(hào)與參考時(shí)鐘信號(hào)同步。
[0022] 圖1是分?jǐn)?shù)N合成器10的一個(gè)實(shí)施方案的示意性框圖。分?jǐn)?shù)N合成器10包括 PLL1和控制電路2。
[0023] PLL1產(chǎn)生輸出時(shí)鐘信號(hào)0^_并且接收參考時(shí)鐘信號(hào)CLKkef、啟用信號(hào)EN以及分 頻信號(hào)DIV。PLL1能夠基于分頻信號(hào)DIV將輸出時(shí)鐘信號(hào)CLK^分頻以產(chǎn)生反饋時(shí)鐘信 號(hào)CLKfbk。PLL1能夠通過(guò)將反饋時(shí)鐘信號(hào)CLKfbk與參考時(shí)鐘信號(hào)CLKkef比較來(lái)產(chǎn)生誤差信 號(hào)，并且誤差信號(hào)能夠用于控制輸出時(shí)鐘信號(hào)CLKOTT的頻率。
[0024] 在圖示的構(gòu)造中，控制電路2接收參考時(shí)鐘信號(hào)CLKkef、分?jǐn)?shù)分子信號(hào)F、分?jǐn)?shù)分母 或模量信號(hào)M、整數(shù)分頻信號(hào)N、初始化信號(hào)INIT、同步信號(hào)SYNC、相移信號(hào)PSHIFT和啟用信 號(hào)EN?？刂齐娐?包括復(fù)位相位調(diào)節(jié)計(jì)算器3、同步電路4以及分?jǐn)?shù)插值器5。復(fù)位相位調(diào) 節(jié)計(jì)算器3包括計(jì)數(shù)器6。
[0025] 分?jǐn)?shù)N合成器10能夠用于將輸出時(shí)鐘信號(hào)CLKOTT的頻率控制到參考時(shí)鐘信號(hào) CLKkef，的頻率的大約N+F/M倍，其中N是整數(shù)分頻信號(hào)N的值，F(xiàn)是分?jǐn)?shù)分子信號(hào)F的值，并 且M是模量信號(hào)M的值。
[0026] 插值器5能夠用于產(chǎn)生對(duì)應(yīng)于分頻信號(hào)DIV的分?jǐn)?shù)部分的插值信號(hào)。例如，插值 信號(hào)能夠與整數(shù)分頻信號(hào)N相加以產(chǎn)生分頻信號(hào)DIV。在一些實(shí)現(xiàn)中，分頻信號(hào)DIV具有整 數(shù)值，其隨時(shí)間而變化從而提供由分?jǐn)?shù)分子信號(hào)F、模量信號(hào)M和整數(shù)分頻信號(hào)N指示的平 均分頻值。例如，為了實(shí)現(xiàn)11. 5的分頻比，分頻信號(hào)DIV對(duì)于一半時(shí)間具有值11，并且對(duì)于 一半時(shí)間具有值12。
[0027] 在一個(gè)實(shí)施方案中，插值器5包括西格瑪?shù)聽(tīng)査{(diào)制器。使用用于插值的西格瑪 德?tīng)査{(diào)制器能夠相對(duì)于其輸出在兩種狀態(tài)之間周期性交變的插值器來(lái)減少或去除頻率 邊帶或分路。例如，西格瑪?shù)聽(tīng)査{(diào)制器的輸出能夠相對(duì)頻繁地變化，從而將與插值相關(guān)聯(lián) 的噪聲移位到能夠通過(guò)PLL1濾波的相對(duì)高頻。
[0028] 如圖1所示，在一些實(shí)現(xiàn)中，反饋時(shí)鐘信號(hào)CLKfbk能夠提供給控制電路2以輔助控 制PLL1。例如，在一種實(shí)現(xiàn)中，反饋時(shí)鐘信號(hào)CLKfbk對(duì)插值器5的狀態(tài)元件的至少部分定 時(shí)鐘，使得插值器5的定時(shí)由反饋時(shí)鐘信號(hào)CLKfbk來(lái)控制。
[0029] 控制電路2接收初始化信號(hào)INIT，其能夠用于將控制電路2初始化成已知狀態(tài)。 在一些實(shí)現(xiàn)中，初始化信號(hào)INIT用于復(fù)位計(jì)數(shù)器6的計(jì)數(shù)，諸如復(fù)位成計(jì)數(shù)值0。此后，計(jì) 數(shù)器6能夠自分?jǐn)?shù)N合成器10初始化起對(duì)參考時(shí)鐘信號(hào)CLKkef的周期數(shù)進(jìn)行計(jì)數(shù)。另外， 復(fù)位相位調(diào)節(jié)計(jì)算器3能夠使用由計(jì)數(shù)器6產(chǎn)生的計(jì)數(shù)信號(hào)來(lái)產(chǎn)生相位調(diào)節(jié)信號(hào)，該相位 調(diào)節(jié)信號(hào)指示與在參考時(shí)鐘信號(hào)CLKkef的特定周期上同步PLL相關(guān)聯(lián)的相位誤差。
[0030] 另外，如圖1所示，控制電路2接收同步信號(hào)SYNC。響應(yīng)于同步信號(hào)SYNC的啟動(dòng)， 同步電路4能夠同步PLL1。例如，在一些實(shí)現(xiàn)中，同步電路4能夠響應(yīng)于同步信號(hào)SYNC而 復(fù)位插值器5。另外，同步電路4能夠?qū)⒉逯灯?的狀態(tài)調(diào)節(jié)由相位調(diào)節(jié)信號(hào)指示的量，從 而校正PLL1的輸出相位以解釋與在參考時(shí)鐘信號(hào)CLKkef的特定周期內(nèi)同步PLL1相關(guān)聯(lián) 的相位誤差。
[0031] 圖示的控制電路2能夠用于在參考時(shí)鐘信號(hào)CLKkef的任意周期內(nèi)同步分?jǐn)?shù)N合成 器的PLL。相反，一些常規(guī)的分?jǐn)?shù)N合成器能夠提供有限的同步機(jī)會(huì)，諸如要求在參考時(shí)鐘 信號(hào)CLKkef的多個(gè)周期之后同步。
[0032] 在圖示的構(gòu)造中，控制電路2接收相移信號(hào)PSHIFT，其能夠用于提供輸出時(shí)鐘信號(hào) CLKOTT與參考時(shí)鐘信號(hào)CLKkef之間的期望相移。在一些構(gòu)造中，復(fù)位相位調(diào)節(jié)計(jì)算器3通過(guò) 將相移信號(hào)PSHIFT和與在特定周期上同步PLL相關(guān)聯(lián)的相位誤差信號(hào)相加來(lái)產(chǎn)生相位調(diào)節(jié) 信號(hào)。因此，當(dāng)同步電路4復(fù)位插值器5時(shí)，能夠調(diào)節(jié)輸出時(shí)鐘信號(hào)CLKOTT的相位以解釋與 同步相關(guān)聯(lián)的相位誤差和由相移信號(hào)PSHIFT指示的相移。
[0033] 分?jǐn)?shù)N合成器10能夠構(gòu)造為即使當(dāng)PLL1已經(jīng)被禁用或鎖定到不同頻率時(shí)也能 夠保持同步。例如，在一些構(gòu)造2,分?jǐn)?shù)N合成器10能夠接收啟用信號(hào)EN，其能夠用于禁用 分?jǐn)?shù)N合成器的各電路，包括例如控制電路2和/或PLL1的部分，諸如PLL的振蕩器、相 位檢測(cè)器和/或分頻器。然而，在一些實(shí)現(xiàn)中，即使在PLL1和/或控制電路2的其他部分 被禁用時(shí)，復(fù)位相位調(diào)節(jié)計(jì)算器3的計(jì)數(shù)器6也能夠保持啟用并且能夠繼續(xù)計(jì)數(shù)。此后，能 夠確定啟用信號(hào)EN，并且復(fù)位相位調(diào)節(jié)計(jì)算器3能夠用于基于計(jì)數(shù)器6的計(jì)數(shù)來(lái)產(chǎn)生相位 調(diào)節(jié)信號(hào)。當(dāng)確定同步信號(hào)SYNC時(shí)，同步電路4能夠用于復(fù)位插值器5并且調(diào)節(jié)插值器的 狀態(tài)以解釋與在參考時(shí)鐘信號(hào)CLKkef的特定周期上同步分?jǐn)?shù)N合成器10相關(guān)聯(lián)的相位誤 差。
[0034] 圖2是包括多個(gè)分?jǐn)?shù)N合成器10a、10b、10c的時(shí)鐘合成系統(tǒng)20的一個(gè)實(shí)施方案 的示意性框圖。
[0035] 第一分?jǐn)?shù)N合成器10a包括第一PLLla和第一控制電路2a。另外，第二分?jǐn)?shù)N合 成器l〇b包括第二PLLlb和第二控制電路2b。此外，第三分?jǐn)?shù)N合成器10c包括第三PLL lc和控制電路2c。
[0036] 雖然圖示出時(shí)鐘合成系統(tǒng)20包括三個(gè)時(shí)鐘合成器，但是時(shí)鐘合成系統(tǒng)20能夠適 于包括更多或更少的合成器。在一些構(gòu)造中，第一、第二和第三分?jǐn)?shù)N合成器10a-l〇C設(shè)置 在單獨(dú)的集成電路（1C)上。
[0037] 在圖示的構(gòu)造中，第一、第二和第三分?jǐn)?shù)N合成器10a-l〇C各自接收參考時(shí)鐘信號(hào) CLKkef、分?jǐn)?shù)分子信號(hào)F、模量信號(hào)M、整數(shù)分頻信號(hào)N、初始化信號(hào)INIT和同步信號(hào)SYNC。另 夕卜，第一分?jǐn)?shù)N合成器10a已經(jīng)構(gòu)造成接收第一相移信號(hào)PSHIFT1，第二分?jǐn)?shù)N合成器10b已 經(jīng)構(gòu)造為接收第二相移信號(hào)PSHIFT2，并且第三分?jǐn)?shù)N合成器10c已經(jīng)構(gòu)造為接收第三相移信 號(hào)PSHIFT3。此夕卜，第一、第二和第三分?jǐn)?shù)N合成器10a-10c已經(jīng)構(gòu)造為產(chǎn)生不同的輸出時(shí)鐘 信號(hào)。例如，第一分?jǐn)?shù)N合成器10a產(chǎn)生第一輸出時(shí)鐘信號(hào)CLK〇UT1，第二分?jǐn)?shù)N合成器10b 產(chǎn)生第二輸出時(shí)鐘信號(hào)CLKQUT2，并且第三分?jǐn)?shù)N合成器10c產(chǎn)生第三輸出時(shí)鐘信號(hào)CLKQUT3。
[0038] 即使當(dāng)相移信號(hào)PSHIFT1_PSHIFT3具有相同值時(shí)，在不同步的情況下，第一、第二和第 三分?jǐn)?shù)N合成器10a-l〇C能夠具有鎖定到參考時(shí)鐘信號(hào)CLKkef的不同相位的輸出時(shí)鐘信號(hào)。
[0039] 圖示的構(gòu)造能夠用于將第一、第二和第三分?jǐn)?shù)N合成器10a-l〇C同步成關(guān)于參考 時(shí)鐘信號(hào)CLKkff的共同輸出相位。
[0040] 例如，第一、第二和第三分?jǐn)?shù)N合成器10a-l〇C各自接收初始化信號(hào)INIT。以之前 參照?qǐng)D1描述的類似的方式，初始化信號(hào)INIT能夠用于初始化或復(fù)位與合成器的復(fù)位相位 調(diào)節(jié)計(jì)算器相關(guān)聯(lián)的計(jì)數(shù)器初始狀態(tài)。
[0041] 此后，當(dāng)確定同步信號(hào)SYNC時(shí)，能夠基于計(jì)數(shù)值來(lái)校正PLLla-lc的輸出相位以 解釋與在特定參考時(shí)鐘周期上同步合成器相關(guān)聯(lián)的相位誤差。在一些實(shí)現(xiàn)中，同步信號(hào)能 夠在不同時(shí)間應(yīng)用于分?jǐn)?shù)N合成器10a-l〇C，諸如在參考時(shí)鐘信號(hào)CLKkef的不同周期內(nèi)。在 分別利用控制電路2a_2c將PLLla-lc同步之后，當(dāng)相移信號(hào)具有相同的值時(shí)，PLLla-lc 可以具有相對(duì)于彼此的大約相同的輸出相位。例如，控制電路2a_2c可以包括計(jì)數(shù)器，在初 始化期間該計(jì)數(shù)器能夠復(fù)位成已知值，此后，能夠基于控制電路的計(jì)數(shù)器的計(jì)數(shù)來(lái)調(diào)節(jié)插 值器的狀態(tài)。
[0042] 能夠如上文描述分?jǐn)?shù)N合成器10a-10c的另外的細(xì)節(jié)。
[0043] 雖然圖2示出了包括多個(gè)分?jǐn)?shù)N合成器的時(shí)鐘合成系統(tǒng)的一種構(gòu)造，其他構(gòu)造是 可能的。例如，在一些實(shí)現(xiàn)中，控制電路2a_2c的部分能夠在合成器之間共享。此外，在一 些實(shí)現(xiàn)中，合成器能夠接收單獨(dú)的控制信號(hào)，包括例如單獨(dú)的同步信號(hào)和/或啟用信號(hào)。此 夕卜，雖然圖2示出了第一、第二和第三分?jǐn)?shù)N合成器10a-l〇C接收不同相移信號(hào)的構(gòu)造，但 是本文的教導(dǎo)能夠適用于分?jǐn)?shù)N合成器接收相同相位信號(hào)的構(gòu)造或相移信號(hào)被省去的構(gòu) 造。
[0044] 圖3是分?jǐn)?shù)N合成器40的一個(gè)實(shí)施方案的示意性框圖。分?jǐn)?shù)N合成器40包括 PLL41和控制電路42。分?jǐn)?shù)N合成器40產(chǎn)生輸出時(shí)鐘信號(hào)0^_并且接收參考時(shí)鐘信號(hào) CLKkef、分?jǐn)?shù)分子信號(hào)F、模量信號(hào)M、整數(shù)分頻信號(hào)N、初始化信號(hào)INIT、相移信號(hào)PSHIFT和同 步信號(hào)SYNC。
[0045]PLL41包括相位檢測(cè)器43、環(huán)路濾波器45、電壓控制振蕩器46和可編程分頻器 47。相位檢測(cè)器43包括用于接收參考時(shí)鐘信號(hào)CLKkef的第一輸入以及用于接收反饋時(shí)鐘 信號(hào)CLKfbk的第二輸入。相位檢測(cè)器43還包括與環(huán)路濾波器45的輸入電連接的輸出。環(huán) 路濾波器45包括與VC0 46的輸入電連接的輸出。VC0 46還包括用于產(chǎn)生輸出時(shí)鐘信號(hào) CLKOTT的輸出?？删幊谭诸l器47包括用于接收輸出時(shí)鐘信號(hào)CLKOT的輸入、用于產(chǎn)生反饋 時(shí)鐘信號(hào)CLKfbk的輸出，以及用于從控制電路42接收分頻信號(hào)DIV的控制輸入。
[0046] 相位檢測(cè)器43可以包括構(gòu)造為基于參考時(shí)鐘信號(hào)CLKkef與反饋時(shí)鐘信號(hào)CLKfbk之 間的相差和/或頻率差來(lái)產(chǎn)生誤差信號(hào)的電路系統(tǒng)。另外，相位檢測(cè)器43可以包括電荷泵 電路系統(tǒng)，其基于誤差信號(hào)來(lái)控制流入流出環(huán)路濾波器45的輸入的電流。雖然已經(jīng)描述了 相位檢測(cè)器43的一個(gè)實(shí)施例實(shí)現(xiàn)，但是能夠利用各種構(gòu)造來(lái)實(shí)現(xiàn)相位檢測(cè)器43。
[0047] 環(huán)路濾波器45可以是任何適合的PLL環(huán)路濾波器，包括例如有源環(huán)路濾波器和無(wú) 源環(huán)路濾波器。環(huán)路濾波器45能夠用于各種用途，諸如保持PLL41的穩(wěn)定性。
[0048]VC0 46能夠利用各種振蕩器構(gòu)造來(lái)實(shí)現(xiàn)，包括例如，電感器-電容器（LC)儲(chǔ)能振 蕩器實(shí)現(xiàn)或旋轉(zhuǎn)行波振蕩器（RTW0)實(shí)現(xiàn)。例如，RTW0描述于美國(guó)專利6, 556, 089中，其通 過(guò)引用合并于本文中。雖然已經(jīng)提供了VC0的兩個(gè)實(shí)施例，能夠使用其他構(gòu)造。
[0049] 可編程分頻器47接收分頻信號(hào)DIV，并且能夠按由分頻信號(hào)DIV指示的分頻比對(duì) 輸出時(shí)鐘信號(hào)CLKOTT分頻以產(chǎn)生反饋時(shí)鐘信號(hào)CLKfbk。在一些實(shí)現(xiàn)中，可編程分頻器47是 整數(shù)分頻器，并且分頻信號(hào)DIV具有隨時(shí)間變化而實(shí)現(xiàn)期望的分?jǐn)?shù)分頻比的整數(shù)值。
[0050] 雖然圖3示出了PLL的一種構(gòu)造，但是本文的教導(dǎo)能夠適用于其他的PLL實(shí)現(xiàn)。例 如，PLL41能夠適于包括額外的結(jié)構(gòu)，諸如額外的分頻器、濾波器和/或其他電路系統(tǒng)。
[0051] 控制電路42包括復(fù)位相位調(diào)節(jié)計(jì)算器或計(jì)算電路51、插值器52、同步電路53、多 路復(fù)用器54、第一加法器61、和第二加法器62。復(fù)位相位調(diào)節(jié)計(jì)算電路51包括第三加法器 63、模M計(jì)數(shù)器64和多路復(fù)用器65。
[0052] 模M計(jì)數(shù)器64包括用于接收參考時(shí)鐘信號(hào)CLKkef的時(shí)鐘輸入、用于接收初始化信 號(hào)INIT的復(fù)位輸入以及用于產(chǎn)生計(jì)數(shù)值k的輸出。多路復(fù)用器65包括用于接收計(jì)數(shù)值k 的第一輸入、用于接收分?jǐn)?shù)分子信號(hào)F的第二輸入以及用于產(chǎn)生乘法信號(hào)kF的輸出。第三 加法器63包括用于接收相移信號(hào)PSHIFT的第一輸入、用于接收復(fù)位信號(hào)kF的第二輸入以及 用于產(chǎn)生相位調(diào)節(jié)信號(hào)P的輸出，其可具有對(duì)應(yīng)于相移信號(hào)PSHIFT和乘法信號(hào)kF之和的值 P畫(huà)+kF。
[0053] 第二加法器62包括用于接收相位調(diào)節(jié)信號(hào)P的第一輸入、用于接收分?jǐn)?shù)分子信號(hào) F的第二輸入以及用于產(chǎn)生調(diào)節(jié)后的分?jǐn)?shù)分子信號(hào)P+F的輸出，其可以具有對(duì)應(yīng)于相位調(diào) 節(jié)信號(hào)P和分?jǐn)?shù)分子信號(hào)F的值。多路復(fù)用器54包括用于接收調(diào)節(jié)后的分?jǐn)?shù)分子信號(hào)P+F 的第一輸入、用于接收分?jǐn)?shù)分子信號(hào)F的第二輸入、用于接收選擇控制信號(hào)SEL的選擇控制 輸入以及用于產(chǎn)生選擇信號(hào)的輸出。同步電路53包括用于接收參考時(shí)鐘信號(hào)CLKkef的第 一時(shí)鐘輸入、用于接收反饋時(shí)鐘信號(hào)CLKfbk的第二時(shí)鐘輸入、用于接收同步信號(hào)SYNC的同 步輸入、用于產(chǎn)生選擇控制信號(hào)SEL的第一輸出以及用于產(chǎn)生復(fù)位信號(hào)RESET的第二輸出。
[0054] 插值器52包括用于從多路復(fù)用器54接收選擇信號(hào)的分?jǐn)?shù)輸入、用于接收模量信 號(hào)M的模量輸入、用于接收反饋時(shí)鐘CLKfbk的時(shí)鐘輸入、用于接收復(fù)位信號(hào)RESET的復(fù)位輸 入以及用于產(chǎn)生對(duì)應(yīng)于PLL的分頻信號(hào)DIV的分?jǐn)?shù)部分的插值信號(hào)的輸出。在一些實(shí)現(xiàn) 中，通過(guò)插值器52產(chǎn)生的插值信號(hào)是整數(shù)，但是具有由在插值器的分?jǐn)?shù)分子輸入和模量輸 入處接收到的信號(hào)的比率確定的平均值。在一個(gè)實(shí)施方案中，插值器包括西格瑪?shù)聽(tīng)査{(diào) 制器。
[0055] 第一加法器61包括用于從插值器52接收插值信號(hào)的第一輸入、用于接收整數(shù)分 頻N的第二輸入以及用于產(chǎn)生PLL的分頻信號(hào)DIV的輸出。
[0056] 圖示的控制電路42能夠用于產(chǎn)生用于PLL41的分頻信號(hào)DIV。另外，控制電路 42接收同步信號(hào)SYNC，其能夠?qū)⑤敵鰰r(shí)鐘信號(hào)CLK^的相位同步成與參考時(shí)鐘信號(hào)CLKkef 的已知關(guān)系。在一個(gè)實(shí)施例中，控制電路42能夠控制輸出時(shí)鐘信號(hào)CLKott而與參考時(shí)鐘信 號(hào)CLKkef具有相差，該相差大約等于已知的相位關(guān)系加上相移信號(hào)PSHIFT。
[0057] 如下面將要詳細(xì)說(shuō)明的，控制電路42容許在參考時(shí)鐘信號(hào)CLKkef的任意周期內(nèi) 的同步。相反，一些常規(guī)的同步電路提供了有限的同步機(jī)會(huì)，諸如要求在在參考時(shí)鐘信號(hào) CLKkef的一定周期數(shù)之后同步。
[0058] 在分?jǐn)?shù)N合成器40未同步時(shí)的分?jǐn)?shù)N合成器40的正常工作期間，選擇信號(hào)SEL 能夠控制多路復(fù)用器54,使得插值器52接收分?jǐn)?shù)分子信號(hào)F作為輸入。因此，插值器52能 夠基于分?jǐn)?shù)分子信號(hào)F和模量信號(hào)M的插值來(lái)產(chǎn)生插值信號(hào)。
[0059] 然而，響應(yīng)于同步信號(hào)SYNC的啟動(dòng)，同步電路53能夠?qū)⒉逯灯?2復(fù)位成已知狀 態(tài)。另外，同步電路53能夠使用選擇信號(hào)SEL來(lái)控制多路復(fù)用器54以將調(diào)節(jié)后的分?jǐn)?shù)分 子信號(hào)P+F提供給插值器52。以此方式配置同步電路53能夠操作以將PLL41的相位設(shè)定 成已知值并且調(diào)節(jié)與在參考時(shí)鐘信號(hào)CLKkef的特定周期中同步PLL41相關(guān)聯(lián)的同步相位 誤差。因此，同步電路53能夠提供相位調(diào)節(jié)以容許PLL41在參考時(shí)鐘信號(hào)CLKkef的任何 周期內(nèi)同步。
[0060] 雖然圖示的配置通過(guò)在單個(gè)時(shí)鐘周期內(nèi)將調(diào)節(jié)后的分?jǐn)?shù)分子信號(hào)P+F提供給插 值器52來(lái)提供相位調(diào)節(jié)，其他配置是可能的。例如，在一個(gè)實(shí)施方案中，在參考時(shí)鐘信號(hào) CLKkef的j個(gè)周期內(nèi)，P/j+F的相位調(diào)節(jié)提供給插值器52。配置控制電路以便由此提供相位 調(diào)節(jié)能夠?qū)⑾辔徽{(diào)節(jié)分辨率提高因子j。在另一實(shí)施方案中，利用在多個(gè)時(shí)鐘周期內(nèi)具有兩 個(gè)以上不同值的相位調(diào)節(jié)信號(hào)來(lái)提供相位調(diào)節(jié)，并且相位調(diào)節(jié)的量基于相位調(diào)節(jié)信號(hào)值之 和。
[0061] 在圖示的配置中，同步電路53接收反饋時(shí)鐘信號(hào)CLKfbk。在一些實(shí)現(xiàn)中，同步電路 53能夠使用反饋時(shí)鐘信號(hào)CLKfbk來(lái)對(duì)選擇信號(hào)SEL和/或復(fù)位信號(hào)RESET重定時(shí)。然而， 其他構(gòu)造是可能的。
[0062] 分?jǐn)?shù)N合成器40能夠用于基于參考時(shí)鐘信號(hào)CLKkef的頻率來(lái)控制輸出時(shí)鐘信號(hào) CLKOTT的頻率。例如，輸出時(shí)鐘信號(hào)CLK^的輸出頻率f；ut能夠通過(guò)下面的等式1給出，其 中fMf是參考時(shí)鐘信號(hào)CLKOTT的頻率，M是模量信號(hào)M的值，N是整數(shù)分頻信號(hào)N的值，并且 F是分?jǐn)?shù)分子信號(hào)F的值。

【權(quán)利要求】
1. 一種裝置，包括： 第一鎖相環(huán)（P化)，其構(gòu)造為接收參考時(shí)鐘信號(hào)并且產(chǎn)生輸出時(shí)鐘信號(hào)，其中所述第一 P化包括可編程除法器，所述可編程除法器構(gòu)造為接收分頻信號(hào)，其中輸出時(shí)鐘信號(hào)的頻率 與參考時(shí)鐘信號(hào)的頻率之比關(guān)于所述分頻信號(hào)而變化； 第一控制電路，其構(gòu)造為產(chǎn)生所述分頻信號(hào)，其中所述第一控制電路包括： 插值器，其構(gòu)造為基于分?jǐn)?shù)分子信號(hào)且基于模量信號(hào)來(lái)產(chǎn)生插值信號(hào)，其中所述第一 控制電路構(gòu)造為基于所述插值信號(hào)來(lái)產(chǎn)生所述分頻信號(hào)； 復(fù)位相位調(diào)節(jié)計(jì)算器，其構(gòu)造為產(chǎn)生相位調(diào)節(jié)信號(hào)并且接收初始化信號(hào)，其中所述復(fù) 位相位調(diào)節(jié)計(jì)算器包括構(gòu)造為對(duì)所述參考時(shí)鐘信號(hào)的周期數(shù)進(jìn)行計(jì)數(shù)的計(jì)數(shù)器，其中所述 計(jì)數(shù)器構(gòu)造為通過(guò)所述初始化信號(hào)來(lái)復(fù)位，并且其中所述相位調(diào)節(jié)信號(hào)基于所述計(jì)數(shù)器的 計(jì)數(shù)；W及 同步電路，其構(gòu)造為響應(yīng)于同步信號(hào)來(lái)同步所述第一化L，其中所述同步電路構(gòu)造為對(duì) 由所述相位調(diào)節(jié)信號(hào)指示的同步相位誤差進(jìn)行校正。
2. 如權(quán)利要求1所述的裝置，其中所述同步電路構(gòu)造為通過(guò)將所述插值器的狀態(tài)調(diào)節(jié) 由所述相位調(diào)節(jié)信號(hào)指示的量來(lái)對(duì)所述同步相位誤差進(jìn)行校正。
3. 如權(quán)利要求2所述的裝置，其中所述同步電路進(jìn)一步構(gòu)造為在調(diào)節(jié)所述插值器的所 述狀態(tài)之前將所述插值器復(fù)位。
4. 如權(quán)利要求2所述的裝置，其中所述同步電路調(diào)節(jié)所述插值器的所述狀態(tài)W在所述 參考時(shí)鐘信號(hào)的單個(gè)周期中對(duì)所述同步相位誤差進(jìn)行校正。
5. 如權(quán)利要求2所述的裝置，其中所述同步電路調(diào)節(jié)所述插值器的所述狀態(tài)W在所述 參考時(shí)鐘信號(hào)的多個(gè)周期中對(duì)所述同步相位誤差進(jìn)行校正。
6. 如權(quán)利要求1所述的裝置，還包括第二化L和第二控制電路，所述第二控制電路構(gòu)造 為產(chǎn)生所述第二化L的分頻信號(hào)，其中所述第二控制電路包括同步電路和包括計(jì)數(shù)器的復(fù) 位相位調(diào)節(jié)計(jì)算器，其中所述初始信號(hào)構(gòu)造為將所述第二控制電路的所述計(jì)數(shù)器的計(jì)數(shù)復(fù) 位。
7. 如權(quán)利要求6所述的裝置，其中所述第二控制電路構(gòu)造為響應(yīng)于所述同步信號(hào)而同 步所述第二化L，并且其中所述第二化L的輸出時(shí)鐘信號(hào)和所述第一 P化的所述輸出時(shí)鐘信 號(hào)具有大約相同的同步后相位。
8. 如權(quán)利要求1所述的裝置，其中所述復(fù)位相位調(diào)節(jié)計(jì)算器還包括乘法器，所述乘法 器構(gòu)造為通過(guò)將所述分?jǐn)?shù)分子信號(hào)乘W所述計(jì)數(shù)器的所述計(jì)數(shù)來(lái)產(chǎn)生乘法信號(hào)。
9. 如權(quán)利要求8所述的裝置，其中所述復(fù)位相位調(diào)節(jié)計(jì)算器還包括加法器，所述加法 器通過(guò)將所述乘法信號(hào)和相移信號(hào)相加來(lái)產(chǎn)生所述相位調(diào)節(jié)信號(hào)。
10. 如權(quán)利要求9所述的裝置，其中所述第一控制電路還包括： 多路復(fù)用器，其包括輸出、構(gòu)造為接收所述相位調(diào)節(jié)信號(hào)的第一輸入、構(gòu)造為接收所 述分?jǐn)?shù)分子信號(hào)的第二輸入、W及構(gòu)造為從所述同步電路接收選擇控制信號(hào)的選擇控制輸 入，其中所述插值器包括與所述多路復(fù)用器的輸出電連接的分?jǐn)?shù)分子輸入和構(gòu)造為接收所 述模量信號(hào)的模量輸入。
11. 如權(quán)利要求1所述的裝置，其中所述插值器包括西格瑪?shù)聽(tīng)柵嗾{(diào)制器，并且其中所 述同步電路構(gòu)造為通過(guò)將所述西格瑪?shù)聽(tīng)柵嗾{(diào)制器的積分起始值調(diào)節(jié)由所述相位調(diào)節(jié)信 號(hào)指示的量而對(duì)所述同步相位誤差進(jìn)行校正。
12. 如權(quán)利要求1所述的裝置，還包括收發(fā)器，所述收發(fā)器包括布置在信號(hào)路徑中的數(shù) 字相位旋轉(zhuǎn)電路和混合器，其中所述混合器包括構(gòu)造為接收所述第一輸出時(shí)鐘信號(hào)的時(shí)鐘 輸入，其中所述同步電路構(gòu)造為通過(guò)將所述數(shù)字相位旋轉(zhuǎn)電路的狀態(tài)調(diào)節(jié)由所述相位調(diào)節(jié) 信號(hào)指示的量來(lái)對(duì)所述同步相位誤差進(jìn)行校正。
13. 如權(quán)利要求12所述的裝置，其中所述信號(hào)路徑包括接收路徑，其中所述收發(fā)器還 包括： 接收濾波器，包括輸入和輸出，其中所述接收濾波器的所述輸入與所述混合器的輸出 電連接；W及 模數(shù)轉(zhuǎn)換器，其包括與所述接收濾波器的所述輸出電連接的輸入W及與所述數(shù)字相位 旋轉(zhuǎn)電路的數(shù)據(jù)輸入電連接的輸出。
14. 如權(quán)利要求12所述的裝置，其中所述信號(hào)路徑包括發(fā)送路徑，其中所述收發(fā)器還 包括： 數(shù)模轉(zhuǎn)換器，其包括與所述數(shù)字相位旋轉(zhuǎn)電路的數(shù)據(jù)輸出電連接的輸入W及輸出；W 及 發(fā)射濾波器，其包括與所述數(shù)模轉(zhuǎn)換器的所述輸出電連接的輸入W及與所述混合器的 數(shù)據(jù)輸入電連接的輸出。
15. 如權(quán)利要求12所述的裝置，其中所述第一控制電路還包括狀態(tài)元件，所述狀態(tài)元 件具有構(gòu)造為接收所述相位調(diào)節(jié)信號(hào)的數(shù)據(jù)輸入和與所述數(shù)字相位旋轉(zhuǎn)電路的控制輸入 電連接的數(shù)據(jù)輸出，其中所述同步電路構(gòu)造為響應(yīng)于所述同步信號(hào)而為所述狀態(tài)元件加載 所述相位調(diào)節(jié)信號(hào)。
16. 時(shí)鐘信號(hào)產(chǎn)生的電子實(shí)現(xiàn)方法，所述方法包括： 利用鎖相環(huán)（PLL)，基于參考時(shí)鐘信號(hào)來(lái)產(chǎn)生輸出時(shí)鐘信號(hào)； 利用初始化信號(hào)來(lái)復(fù)位計(jì)數(shù)器； 利用所述計(jì)數(shù)器對(duì)所述參考時(shí)鐘信號(hào)的周期數(shù)進(jìn)行計(jì)數(shù)； 基于所述計(jì)數(shù)器的計(jì)數(shù)來(lái)產(chǎn)生相位調(diào)節(jié)信號(hào)； 利用插值器來(lái)控制所述PLL的分頻信號(hào)； 將同步信號(hào)接收到同步電路中； 利用所述同步電路，響應(yīng)于同步信號(hào)而同步所述化L 及 利用所述同步電路，對(duì)由所述相位調(diào)節(jié)信號(hào)指示的同步相位誤差進(jìn)行校正。
17. 如權(quán)利要求16所述的方法，其中同步所述PLL包括將所述插值器的狀態(tài)調(diào)節(jié)由所 述相位調(diào)節(jié)信號(hào)指示的量。
18. 如權(quán)利要求17所述的方法，還包括在調(diào)節(jié)所述插值器的狀態(tài)之前將所述插值器復(fù) 位。
19. 如權(quán)利要求16所述的方法，其中同步所述PLL包括將所述數(shù)字相位旋轉(zhuǎn)電路的狀 態(tài)調(diào)節(jié)由所述相位調(diào)節(jié)信號(hào)指示的量。
20. 如權(quán)利要求19所述的方法，還包括： 利用所述數(shù)字相位旋轉(zhuǎn)電路來(lái)旋轉(zhuǎn)數(shù)字接收信號(hào)的相位。
21. 如權(quán)利要求19所述的方法，還包括： 利用所述數(shù)字相位旋轉(zhuǎn)電路來(lái)旋轉(zhuǎn)數(shù)字發(fā)送信號(hào)的相位。
22.如權(quán)利要求19所述的方法，其中同步所述化L包括將所述插值器的西格瑪?shù)聽(tīng)柵?調(diào)制器的積分起始值調(diào)節(jié)由所述相位調(diào)節(jié)信號(hào)指示的量。
【文檔編號(hào)】H03L7/18GK104467834SQ201410490387
【公開(kāi)日】2015年3月25日 申請(qǐng)日期:2014年9月23日 優(yōu)先權(quán)日:2013年9月24日
【發(fā)明者】D·J·邁克勞瑞恩, C·W·安杰爾, M·F·基夫尼 申請(qǐng)人:亞德諾半導(dǎo)體集團(tuán)