專利名稱：具有基于ram的共享數(shù)字鎖相環(huán)的去同步器和包含該去同步器的sonet高密度去映射器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電信，更具體地說，本發(fā)明涉及在SONET網(wǎng)絡(luò)部件所用的高密度去映射器中使用的去同步器。
現(xiàn)有技術(shù)同步光纖網(wǎng)(SONET)或歐洲熟知的同步數(shù)字序列(SDH)是常用的傳輸方案，其設(shè)計來容納DS-1(T1)和E1業(yè)務(wù)量以及其整數(shù)倍的業(yè)務(wù)量(DS-3和E-3)。DS-1信號由多達24個時分復(fù)用DS-0信號加開銷比特組成。每個DS-0信號是64kb/s信號，是數(shù)字網(wǎng)中的最小帶寬分配單位，即足夠一條電話連接使用。一個E1信號由多達32個時分復(fù)用DS-0信號組成，其中至少一個DS-0承載開銷信息。SONET是于19世紀80年代早期開發(fā)的，其在北美的基本速率(STS-1)為51.84兆比特/秒。STS-1信號可以容納28個DS-1信號或21個E1信號或二者的組合信號。在歐洲，基本速率(STM-1)為155.520兆比特/秒，等于北美STS-3速率(3×51.84＝155.520)。STS-3(STM-1)信號可以容納63個E1信號或84個DS-1信號或二者的組合信號。各E1或T1信號組合到STS-3(STM-1)信號中時被稱為支路單元(TU)或信道。縮寫STS代表同步傳輸信號，而縮寫STM代表同步傳輸模塊。當以光的形式而非電的形式傳輸時，STS-n也稱為光學(xué)載波(OC-n)信號。
在同步光網(wǎng)絡(luò)結(jié)構(gòu)中，由連續(xù)信號(如T1和E1信號)構(gòu)成的業(yè)務(wù)量通過將這些信號“映射”到不同尺寸的“容器”或“支路”中而在網(wǎng)元之間進行傳輸。SONET或SDH中的凈荷映射不是均勻的，這導(dǎo)致將凈荷比特分配給完整的字節(jié)。這些字節(jié)中的一些字節(jié)包含開銷信息或保留比特。這會產(chǎn)生“映射抖動”。當容器凈荷從始發(fā)端通過網(wǎng)元傳送到接收端時，它們被重新映射到可由不同時鐘定時的其它容器中。時鐘差異通過采用指針來補償，所述指針識別承載T1或E1信號的虛容器的開始。周期性的指針遞增和遞減指示凈荷移動，并導(dǎo)致“指針抖動”。當最終通過去映射從最后一個容器恢復(fù)這些信號時，存在其中恢復(fù)的數(shù)據(jù)可能突發(fā)信息或不攜帶信息的瞬時周期。信號中的這種不規(guī)則性通常稱為“抖動”。當信號回到其原始形式，即多個T1/E1信號時，采用去同步器來創(chuàng)建平均始發(fā)時鐘速率的連續(xù)比特流，其中具有少量或沒有抖動且無數(shù)據(jù)丟失。當前的去同步器利用信息的彈性緩沖存儲器消除映射和指針抖動，其中，彈性緩沖存儲器的存儲量限定了鎖相環(huán)的輸出，鎖相環(huán)輸出用于再生平均原始時鐘。
在常規(guī)去映射器/去同步器中，為每個T1/E1信號提供了單獨的鎖相環(huán)和彈性緩沖存儲器(FIFO)。每個鎖相環(huán)包括用于將T1信號或E1信號而非二者去同步的電路。因此，為了給完全去映射的STS-3信號提供足夠的去同步器，常規(guī)設(shè)備提供了63個E1去同步器或84個T1去同步器或二者的組合。為了確保具有將T1和E1信號的任意組合去同步的能力，設(shè)備必須包括63個E1去同步器和84個T1去同步器。這導(dǎo)致任何時刻都有較大數(shù)量的未用去同步器。
SONET技術(shù)中的現(xiàn)代慣例是在芯片上配置交換部件，這些芯片鏈接在一起，形成“通道(path)、“段(section)”和“線路(line)”終端設(shè)備。在線路和段終端設(shè)備上，對信號作不同的處理。在線路和段終端設(shè)備上，可以不經(jīng)去映射或去同步而對一些或所有信號進行重新映射。在通道終端設(shè)備上，將所有信號去映射和去同步。因此，希望在單獨的芯片或一組芯片上提供去映射器/去同步器，因為一些終端設(shè)備將不會需要任何去映射器/去同步器。然而，在一個芯片上提供63+84個去同步器是不切實際的。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種用于SONET信號去映射器的去同步器。
本發(fā)明的另一目的是提供一種具有可用于T1和E1兩種信號的去同步器的SONET信號去映射器。
本發(fā)明的另一目的是提供一種不具有大量未用去同步器的SONET信號去映射器。
本發(fā)明的另一目的是提供一種可以處理一個STS-3復(fù)用信號中的所有支路的SONET信號去映射器。
本發(fā)明還有一個目的是提供有效利用芯片空間的SONET信號去映射器。
根據(jù)如下將要討論的這些目的，根據(jù)本發(fā)明的去映射器包括三個去同步器，每個去同步器包括彈性緩沖存儲器和多個數(shù)字鎖相環(huán)。所述鎖相環(huán)用產(chǎn)生彈性緩沖存儲器讀地址的共享電路和多個(如28個)33/34/44/45分頻計數(shù)器來實現(xiàn)。與針對28個T1/E1信道中的各信道使用單獨FIFO的常規(guī)去同步器不同，每個信道的彈性緩沖存儲器是共享RAM塊的編址部分。每個去同步器由68.68MHz時鐘驅(qū)動，該時鐘使一個時間輪計數(shù)器運轉(zhuǎn)。該時間輪計數(shù)器對RAM指針和寄存器進行多路復(fù)用，并且還選擇適當?shù)?3/34/44/45分頻計數(shù)器。每個去同步器根據(jù)對應(yīng)各信道的FIFO深度計數(shù)為所述28個T1/E1信道中的各信道產(chǎn)生時鐘，所述FIFO深度計數(shù)是從對應(yīng)該信道的讀指針、“有效寫指針”和分頻時鐘導(dǎo)出的。每9個SONET行便(在指定TOH字節(jié)上)對7個信道的FIFO深度計數(shù)進行更新，即每36個SONET行(4幀)便對所有28個FIFO深度計數(shù)進行更新。與利用分開的泄漏FIFO和去同步器FIFO的常規(guī)去同步器不同，本發(fā)明的去映射器和去同步器將泄漏FIFO和去同步器FIFO合并成一個FIFO。將該FIFO的泄漏和去同步器部分分開的FIFO計數(shù)稱為“有效寫指針”。每個去同步器可以將T1和E1信號二者以及這些信號的組合信號去同步。去同步器的基于共享RAM的數(shù)字鎖相環(huán)比現(xiàn)有技術(shù)的單獨鎖相環(huán)中采用的觸發(fā)器更有效。通過共享去同步器的大多數(shù)部件，芯片面積得以節(jié)省，因而可以實現(xiàn)更高密度的部件。
在閱讀結(jié)合附圖所作的詳細說明之后，本領(lǐng)域的技術(shù)人員將會清楚本發(fā)明的其它目的和優(yōu)點。
附圖簡述

圖1是說明結(jié)合了根據(jù)本發(fā)明的三個去同步器的去映射器的最簡框圖；圖2是根據(jù)本發(fā)明的去映射器的“前端”的高級部件框圖；以及圖3是根據(jù)本發(fā)明的去同步器的高級部件框圖。
優(yōu)選實施例的詳細說明現(xiàn)參照圖1，根據(jù)本發(fā)明的去映射器10包括三個去同步器12、14、16；三個相關(guān)聯(lián)的基于RAM的FIFO(數(shù)據(jù)緩沖器)18、20、22；以及三個“前端”電路24、26、28。每個去同步器12、14、16具有多個數(shù)字鎖相環(huán)(DPLL)12a、14a、16a，它們由共享電路12b、14b、16b和多個(28個)計數(shù)器電路12c、14c和16c組成。這些計數(shù)器電路可針對T1或E1信號進行配置。對于E1信號，計數(shù)器電路從33/34開始計數(shù)，而對T1信號，計數(shù)器電路則從44/45開始計數(shù)。如箭頭25所示，去映射器10可以將多個支路單元(TU)去映射，即將STS-3SONET信號帶寬內(nèi)多達84個T1信號、63個E1信號或這些信號的組合信號去映射。如箭頭27、29、31所示，去映射器10輸出以21至28為一組的多個單獨的T1/E1信號。
去映射器10的輸入由開銷端接器(未顯示)獲得，開銷端接器例如美國康奈提格州舍爾頓(Shelton，CT)的Transwitch公司生產(chǎn)的PHAST@端接器。PHAST@端接器輸出其中去除了大多數(shù)SONET開銷字節(jié)的復(fù)用支路單元(亦稱為虛支路)的字節(jié)寬度的串行流。該串行數(shù)據(jù)流包括根據(jù)SONET映射技術(shù)復(fù)用的多達63個或84個TU。而且，該串行數(shù)據(jù)流包括相當大的抖動。去映射器10將各T1/E1數(shù)據(jù)流去映射(解復(fù)用)并將這些帶抖動的數(shù)據(jù)分配到單獨編址的基于RAM的接收FIFO 18、20、22中。這些RAM模塊18、20、22中的每個RAM模塊為多達28個FIFO提供足夠的存儲空間。這些FIFO中的每個FIFO是一個組合式泄漏和去同步器FIFO，且每個FIFO可存儲64比特(用于泄漏的±4指針移動)加用于去抖動的64比特。每個FIFO具有一個寫指針和一個或多個(在多播情況下)讀指針。在更新深度測量時從寫指針中減去泄漏FIFO深度，其差值為“有效寫指針”時。
本發(fā)明的去映射器和去同步器的細節(jié)可參見圖2和圖3，其中，為簡潔起見，只顯示了一個基于RAM的FIFO18和一個去同步器12。
現(xiàn)參照圖2，去映射器10包括一個共享RAM FIFO18，F(xiàn)IFO18由開銷端接器102寫入，端接器102包括前端控制A104、前端控制B106以及同步和仲裁模塊108。用于向FIFO100寫入的其它支持電路包括字節(jié)對齊模塊110、加法器112、減法器114、加/減法器116、“同或(XNOR)”門118以及“與”門119、延遲線120、(56字深度)尋址RAM(addressing RAM)122和緩沖器124以及控制微處理器126。該尋址RAM用于將線路#(28個字)和TU(28個字)映射到UTU?？刂莆⑻幚砥?26可位于芯片上或芯片外。
前端控制A104和前端控制B106允許設(shè)備耦合到光纖環(huán)。每個前端控制從SONET幀中導(dǎo)出下列信號數(shù)據(jù)、支路單元號(TU#)、線路號(用于深度測量)、深度使能和控制。同步和仲裁單元108接收這些信號并提供如下信號地址(復(fù)用TU#和線路#)、A/B指示器、數(shù)據(jù)、控制和深度使能A&B。當深度使能有效時，選擇線路#，而當深度使能無效時，選擇TU#。地址用于對RAM122尋址，并在選擇線路#時，如標記為“線路#”的箭頭所示將地址轉(zhuǎn)發(fā)到后端。線路#為5比特，是4幀組成的復(fù)幀中的SONET行譯碼。尋址RAM122利用該地址輸出5比特“已用支路單元(UTU)”(UTU)編號，此編號如標為“UTU”的箭頭所示轉(zhuǎn)發(fā)給后端。UTU是A或B側(cè)TU到28個信道之一的映射以及線路#到任何FIFO信道的映射，以允許廣播或多播。此映射由處理器126在RAM122中設(shè)置。UTU還指定緩沖器124中的讀地址，并指定經(jīng)一個時鐘延遲120之后的相同的寫地址。對緩沖器124進行讀尋址，將寫指針124a、泄漏深度124b和殘留數(shù)據(jù)(data residue)124c從緩沖器124中讀出。延遲的寫尋址使來自加法器112、加/減法器116和字節(jié)對齊模塊110的新數(shù)據(jù)寫入緩沖器124中的相同位置。UTU還與來自加法器112的寫指針拼接起來以向FIFO RAM18提供寫地址。微處理器126還確定在122c處存儲的T1/E1比特的值，該值輸出到標記為“T1/E1”的箭頭所示的后端。A/B指示器通過“同或”門118與尋址RAM122中122b所示處保存的A/B選擇相耦合。“同或”門118的輸出通過“與”門119與深度使能A&B相耦合，以向后端提供一個兩比特的輸出信號，如標記為“深度使能A&B”的箭頭所示。此信號還為FIFORAM18和緩沖器124的寫地址提供寫使能。
在時鐘控制下，來自同步和仲裁模塊108的數(shù)據(jù)連同來自尋址RAM124的殘留數(shù)據(jù)124c(必要時)一起寫入FIFO18中。利用來自同步和仲裁模塊108的控制信號及尋址RAM124的寫指針124a，以鐘控方式使數(shù)據(jù)通過字節(jié)對齊模塊110。每次正好將一個字節(jié)寫入RAM FIFO18中。如果控制信號指示來自同步和仲裁模塊108的數(shù)據(jù)多于8比特，則將超出8的比特從字節(jié)對齊模塊110轉(zhuǎn)發(fā)到殘留數(shù)據(jù)(data residue)緩沖器124c。如果從同步和仲裁模塊108收到數(shù)量少于8的比特，則來自殘留數(shù)據(jù)緩沖器124c的比特用于拼湊字節(jié)。如果這兩個數(shù)據(jù)源的比特不足以構(gòu)成一個數(shù)據(jù)字節(jié)，則不進行寫操作，并且將這些比特均保存在殘留數(shù)據(jù)緩沖器124c中。
來自同步和仲裁模塊108的控制信號還傳遞給加法器112和加/減法器116。加法器112把寫指針加起來，寫指針保存在緩沖器124a中并如上所述在寫FIFO RAM18時用于對其尋址。加/減法器116根據(jù)來自同步和仲裁模塊108的控制信號中的正和負指針移動或泄漏指令調(diào)整緩沖器124b中存儲的泄漏深度。減法器114計算緩沖器124a中所存儲的寫指針與緩沖器124b中所存儲的泄漏深度之間的差值，以確定“有效寫指針”，此指針如標記為“有效寫指針”的箭頭所示轉(zhuǎn)發(fā)給后端。如以下參照圖3所作的更詳細的說明，根據(jù)如標記為“讀地址”的箭頭所示的由后端提供的地址，如標記為“讀數(shù)據(jù)”的箭頭所示將數(shù)據(jù)從RAM FIFO18中讀出。
來自前端控制的深度使能允許對RAM122尋址，并通過122a的UTU輸出對RAM124尋址，以便進行深度測量。深度測量是在9個SONET幀行中的8個幀行的TOH開銷字節(jié)中進行的，以便每4個SONET幀就對每條線路測量一次深度。
現(xiàn)在參見圖3，去映射器的后端連接到同一FIFO RAM18，且通常包括多個DPLL12a，它們各由一個共享電路12b和多個計數(shù)器模塊12c組成。共享電路12b包括一個時間輪計數(shù)器202、一對寄存器204、不同的緩沖器206、208、多路復(fù)用器210、212、214、減法器216、218、增量器220、累加器222、一時鐘延遲模塊224、“同或”門226和線路譯碼器228。計數(shù)器模塊12c的數(shù)量對應(yīng)于要去映射的線路(T1/E1)的數(shù)量。每個計數(shù)器模塊12c最好包括5個觸發(fā)器232、234、236、238、240、3個“與”門242、244、246、遞減計數(shù)器248以及零比較器250。
如以上參照圖2所述以及如圖3中標記箭頭所示，去映射器的后端從前端接收下列信號有效的寫指針、UTU、T1/E1、線路#、深度使能A、深度使能B和數(shù)據(jù)。有效寫指針、UTU和線路#信號保存在寄存器204中，具有對應(yīng)A和B方向的不同的值，這是因為SONET幀以及相應(yīng)的深度使能可能在A和B之間移相。數(shù)據(jù)信號如下所述選擇性地施加到計數(shù)器模塊12c上。除了接收這些信號之外，后端還從時鐘源(未顯示)接收一個68.68MHz的時鐘。該時鐘頻率是精心選擇的，以便可以從其派生出T1和E1時鐘。
時間輪計數(shù)器202通過線路#譯碼器228選擇一個計數(shù)器模塊12c，譯碼器228允許DQ觸發(fā)器232鎖存來自FIFO RAM18的一個比特，該比特是根據(jù)提供給RAM18以及多路復(fù)用器214的讀地址從FIFO RAM18讀出的。遞減計數(shù)器根據(jù)數(shù)據(jù)是T1數(shù)據(jù)還是E1數(shù)據(jù)，從33/34或44/45開始遞減計數(shù)，數(shù)據(jù)是T1數(shù)據(jù)還是E1數(shù)據(jù)是由DQ觸發(fā)器238選擇的，觸發(fā)器238從緩沖器206接收T1/E1指示，緩沖器206又根據(jù)A/B深度使能從緩沖器204接收T1/E1指示。遞減計數(shù)器248的輸出是一個5比特信號。應(yīng)理解，5比特信號只能計數(shù)到32或從32開始計數(shù)。為了從33或44開始遞減計數(shù)，保持觸發(fā)器240周期性地保持該計數(shù)一個時鐘周期，以便均勻地分配“多余計數(shù)”。為了從34或45計數(shù)，由“與”門246的輸出使該計數(shù)器的凍結(jié)輸入(freeze input)有效，“與”門246的輸出由如下更詳細說明的累加進位信號確定。當零比較器250判定計數(shù)器輸出Q為零時，觸發(fā)“與”門244并使數(shù)據(jù)從觸發(fā)器232通過觸發(fā)器234移到去映射器的“數(shù)據(jù)輸出”線路。該零信號還使觸發(fā)器236復(fù)位，使其發(fā)出一個“有效”信號，以通過多路復(fù)用器212使能增量器220和累加器222，其中多路復(fù)用器212已根據(jù)時間輪計數(shù)器202選擇了計數(shù)器模塊12c。
遞減計數(shù)器248的Q輸出(作為1比特30秒中讀指針的小數(shù)部分)存儲在由多路復(fù)用器210選擇的部分緩沖器204中，多路復(fù)用器210由線路#信號控制。遞減計數(shù)器248的Q輸出的最高有效位對應(yīng)去映射器的“時鐘輸出”信號線。
增量器220使存儲在緩沖器208中的與來自緩沖器206的UTU級聯(lián)的讀指針遞增，以形成用于對RAM FIFO18尋址的讀地址。根據(jù)前述，可以理解，每當數(shù)據(jù)從計數(shù)器模塊12c中讀出時，讀指針便遞增。還可以理解，每個計數(shù)器模塊12c均有對應(yīng)的單獨的讀指針。來自緩沖器208的相應(yīng)讀指針由時間輪計數(shù)器202提供給緩沖器208的讀指針選擇。根據(jù)從時間輪計數(shù)器202接收的經(jīng)延遲模塊224延遲一個時鐘周期的寫地址，將遞增了的讀指針寫入緩沖器208中的相應(yīng)地址。
存儲在緩沖器208中的讀指針還用于計算存儲在緩沖器206中的深度測量值。深度測量值是讀指針與減法器216所確定的有效寫指針之間的差值(7比特)，其與線路#相關(guān)聯(lián)的遞減計數(shù)器248的輸出的小數(shù)值級聯(lián)。根據(jù)時間輪計數(shù)器202提供的讀地址從緩沖器206中讀出深度測量值。根據(jù)經(jīng)延遲模塊224延遲一個時鐘周期的寫地址將深度測量值寫入緩沖器206中。緩沖器206僅在經(jīng)延遲的時間輪計數(shù)與“同或”門226確定的線路#相同時才被使能，此時，將來自寄存器204的數(shù)據(jù)寫入緩沖器206中的相應(yīng)地址中。
為了實現(xiàn)鎖相環(huán)，由減法器218將從緩沖器206讀出的深度測量值減去一個偏移量(17比特)，并且將結(jié)果發(fā)送到累加器222。所述偏移量對E1和T1各不相同，要加以選擇，使得在FIFO深度位于中點時產(chǎn)生一個進位信號，以對遞減計數(shù)器進行控制，從而產(chǎn)生標稱的E1或T1平均頻率。累加器從緩沖器208中讀取累加器值，并將其與減法器218的結(jié)果相加，而后在下一個時鐘周期將新的累加器值寫入緩沖器208中。當累加器溢出時，則將一個進位值寫入緩沖器208中。該進位值與觸發(fā)器238的輸出配合，用于如上所述使遞減計數(shù)器248對“額外”的第34次或45次計數(shù)凍結(jié)(freeze)。因此，當輸入數(shù)據(jù)速率超過數(shù)據(jù)的寫出速率時，緩沖器深度增加，導(dǎo)致減法器輸出減少。這樣，累加器就不會經(jīng)常溢出，將會產(chǎn)生較少的進位。由于進位較少，遞減計數(shù)器248就不會經(jīng)常凍結(jié)，導(dǎo)致零計數(shù)值頻繁出現(xiàn)及輸出數(shù)據(jù)率稍微增加。當輸入數(shù)據(jù)速率低于寫出數(shù)據(jù)率時，出現(xiàn)相反的情況。
至此已經(jīng)描述了和示意了一種去同步器以及包含這種去同步器的高密度SONET去映射器。雖然說明的是本發(fā)明的特定實施例，但意圖不是將本發(fā)明局限于此，實際上要表明的是，本發(fā)明范圍與本技術(shù)領(lǐng)域所允許的一樣寬，因此，對本說明書也應(yīng)作同樣理解。因此，雖然該去同步器是用為28個支路單元服務(wù)的28個計數(shù)器來加以說明的，但根據(jù)應(yīng)用，可以運用更多或更少的計數(shù)器。類似地，雖然去映射器顯示為包含3個去同步器，但根據(jù)應(yīng)用，可以采用更多或更少的去同步器。此外，雖然優(yōu)選時鐘為68.68MHz，但應(yīng)理解，存在其它合適的頻率。本領(lǐng)域的技術(shù)人員因此應(yīng)理解，可以在不偏離本發(fā)明所要求的精神和范圍的前提下，對所提供的方面作其它修改。
權(quán)利要求
1.一種用于SONET去映射器的去同步器，包括a)用于存儲多個信道的數(shù)據(jù)的數(shù)據(jù)FIFO；以及b)連接到所述FIFO用于從所述FIFO中讀出數(shù)據(jù)的多個數(shù)字鎖相環(huán)，所述多個數(shù)字鎖相環(huán)用產(chǎn)生FIFO讀地址的共享電路和多個分頻計數(shù)器來實現(xiàn)，所述多個分頻計數(shù)器響應(yīng)時鐘信號選擇性地以每次一個的方式連接到所述共享電路。
2.如權(quán)利要求1所述的去同步器，其特征在于，所述共享電路還包括用于確定每個所述信道的所述FIFO深度的深度計算器，所述深度計算器響應(yīng)時鐘信號選擇性地以每次一個的方式連接到所述分頻計數(shù)器。
3.如權(quán)利要求2所述的去同步器，其特征在于，每個所述分頻計數(shù)器包括用于響應(yīng)所述深度計算器，根據(jù)FIFO深度調(diào)整所述分頻計數(shù)器的計數(shù)速率的計數(shù)停止器。
4.如權(quán)利要求2所述的去同步器，其特征在于，所述深度計算器包括連接到讀指針和有效寫指針的第一減法器。
5.如權(quán)利要求4所述的去同步器，其特征在于所述有效寫指針是寫指針和泄漏深度之間的差值。
6.如權(quán)利要求1所述的去同步器，其特征在于每個所述分頻計數(shù)器包括為與所述分頻計數(shù)器相關(guān)聯(lián)的信道提供數(shù)據(jù)和時鐘的數(shù)據(jù)輸出和時鐘輸出。
7.如權(quán)利要求1所述的去同步器，其特征在于每個所述分頻計數(shù)器可配置為讀取T1或E1數(shù)據(jù)。
8.如權(quán)利要求1所述的去同步器，其特征在于所述時鐘信號大約為68.68Mhz。
9.如權(quán)利要求1所述的去同步器，其特征在于所述共享電路包括與時鐘相連的時間輪計數(shù)器，所述時間輪計數(shù)器提供所述時鐘信號。
10.如權(quán)利要求1所述的去同步器，其特征在于所述讀地址包括允許進行多播的已用支路單元。
11.一種SONET映射器，包括a)第一多個去同步器，每個去同步器包括i)用于存儲第二多個信道的數(shù)據(jù)的數(shù)據(jù)FIFO；以及ii)連接到所述FIFO用于從所述FIFO讀出數(shù)據(jù)的第二多個數(shù)字鎖相環(huán)，所述多個數(shù)字鎖相環(huán)用產(chǎn)生FIFO讀地址的共享電路和多個分頻計數(shù)器來實現(xiàn)，所述多個分頻計數(shù)器響應(yīng)時鐘信號選擇性地以每次一個的方式連接到所述共享電路；b)第一多個前端電路，各前端電路連接到所述數(shù)據(jù)FIFO之一，并且各前端電路連接到一個SONET信號源。
12.如權(quán)利要求11所述的SONET去映射器，其特征在于，每個所述共享電路還包括用于確定每個所述信道的所述FIFO深度的深度計算器，所述深度計算器響應(yīng)時鐘信號選擇性地以每次一個的方式連接到所述分頻計數(shù)器。
13.如權(quán)利要求12所述的SONET去映射器，其特征在于，每個所述分頻計數(shù)器包括用于響應(yīng)所述深度計算器，根據(jù)FIFO深度調(diào)整所述分頻計數(shù)器的計數(shù)速率的計數(shù)停止器。
14.如權(quán)利要求12所述的SONET去映射器，其特征在于，所述深度計算器包括連接到讀指針和有效寫指針的第一減法器，所述讀指針由所述共享電路產(chǎn)生，而所述有效寫指針由對應(yīng)的前端電路產(chǎn)生。
15.如權(quán)利要求14所述的SONET去映射器，其特征在于所述有效寫指針是寫指針和泄漏深度之間的差值。
16.如權(quán)利要求11所述的SONET去映射器，其特征在于每個所述分頻計數(shù)器包括為與所述分頻計數(shù)器相關(guān)聯(lián)的信道提供數(shù)據(jù)和時鐘信號的數(shù)據(jù)輸出和時鐘輸出。
17.如權(quán)利要求11所述的SONET去映射器，其特征在于每個所述分頻計數(shù)器可配置為讀取T1或E1數(shù)據(jù)。
18.如權(quán)利要求17所述的SONET去映射器，其特征在于每個所述前端電路為各信道提供E1/T1指示器。
19.如權(quán)利要求11所述的SONET去映射器，其特征在于每個所述前端電路為允許進行多播的各信道提供已用支路單元指示器。
20.如權(quán)利要求11所述的SONET去映射器，其特征在于每個所述前端電路提供深度使能指示器。
21.一種用于SONET去映射器的去同步器，包括a)組合式泄漏和去同步器FIFO；以及b)連接到所述FIFO用于從所述FIFO中讀出數(shù)據(jù)的數(shù)字鎖相環(huán)，其中，所述FIFO具有讀指針、寫指針以及將所述FIFO的泄漏部分與所述去同步器部分分開的有效寫指針。
22.如權(quán)利要求21所述的去同步器，其特征在于所述有效寫指針是所述寫指針和泄漏FIFO深度之間的差值。
23.如權(quán)利要求22所述的去同步器，其特征在于還包括c)用于定期測量泄漏FIFO深度的深度測量裝置。
24.如權(quán)利要求23所述的去同步器，其特征在于每次進行深度測量時重新計算所述有效寫指針。
全文摘要
一種SONET映射器(10)包括三個去同步器(12，14，16)，每個去同步器包括基于RAM的FIFO(18，20，22)、共享數(shù)字鎖相環(huán)(12a，14a，16a)、共享彈性緩沖存儲器(12b，14b，16b)和28個33/34/44/45分頻計數(shù)器(12c，14c，16c)。與對28個T1/E1信道中的每個信道使用單獨FIFO的常規(guī)去同步器不同，每個信道的彈性緩沖存儲器是共享RAM塊的可尋址部分。每個去同步器根據(jù)從28個T1/E1信道中的每個信道所對應(yīng)的讀指針、“有效寫指針”和分頻時鐘導(dǎo)出的FIFO深度計數(shù)為該信道產(chǎn)生一個時鐘。每個去同步器既可以將T1和E1信號二者去同步，也可以將這些信號的組合信號去同步。此外，本發(fā)明將泄漏FIFO和去同步器FIFO合并成一個具有有效寫指針的FIFO。從而不必為各FIFO維護各自的計數(shù)器和指針。
文檔編號H04J3/07GK1653732SQ03810244
公開日2005年8月10日 申請日期2003年2月13日 優(yōu)先權(quán)日2002年3月11日
發(fā)明者J·F·吉爾斯多夫 申請人:美商傳威股份有限公司