總線開關(guān)電路的制作方法
【專利摘要】提供一種總線開關(guān)電路能夠使輸出信號接近規(guī)定的電平并更高速地傳送信號?？偩€開關(guān)電路具備在第1輸入輸出端子和第2輸入輸出端子之間連接的總線開關(guān)元件?？偩€開關(guān)電路具備在第2輸入輸出端子和第1電壓線之間連接的第1開關(guān)元件。總線開關(guān)電路具備在第2輸入輸出端子和第1電壓線之間連接并且使電流流過的驅(qū)動(dòng)能力比第1開關(guān)元件小的第2開關(guān)元件?？偩€開關(guān)電路具備信號生成電路，該信號生成電路根據(jù)對向第1輸入輸出端子施加的第1電壓和第1閾值進(jìn)行比較所得的結(jié)果，輸出第1控制信號及第2控制信號，控制第1開關(guān)元件及第2開關(guān)元件。
【專利說明】總線開關(guān)電路
[0001]關(guān)聯(lián)申請
[0002]本申請享有以日本專利申請2013-120071號(申請日:2013年6月6日)為基礎(chǔ)申請的優(yōu)先權(quán)。本申請通過參照該基礎(chǔ)申請而包含基礎(chǔ)申請的全部內(nèi)容。

【技術(shù)領(lǐng)域】
[0003]實(shí)施方式涉及總線開關(guān)電路。

【背景技術(shù)】
[0004]以 CPlKCentral Processing Unit:中央處理器)、基帶 IC(Integrated Circuit:集成電路)為代表的系統(tǒng)LSI (Large Scale Integrat1n:大規(guī)模集成電路)的電源電壓為了使用過程、低功耗化，低電壓化正在發(fā)展。
[0005]另一方面，以往以來所使用的系統(tǒng)、處理模擬信號的系統(tǒng)的電源電壓由于需要維持與以往系統(tǒng)的兼容性，因此低電壓化的進(jìn)展緩慢。
[0006]其結(jié)果，在電源電壓不同的電路相互間進(jìn)行信號的傳達(dá)時(shí)，需要進(jìn)行信號的電平變換的總線開關(guān)電路。
[0007]該以往的總線開關(guān)電路具備在總線開關(guān)元件的輸出側(cè)和電源布線之間連接的MOS晶體管。通過用單觸發(fā)脈沖信號使該MOS晶體管導(dǎo)通，使輸出側(cè)的信號電平上升到電源電壓。這里，為了高速地傳達(dá)信號，需要縮短脈沖信號的脈沖寬度。但是，如果縮短脈沖信號的脈沖寬度，則由于負(fù)載電容、布線電感的影響引起的振鈴(ringing)，輸出信號的電平降低到規(guī)定的電平以下。


【發(fā)明內(nèi)容】

[0008]本發(fā)明的實(shí)施方式提供一種總線開關(guān)電路，該總線開關(guān)電路能夠使輸出信號接近規(guī)定的電平且更高速地傳送信號。
[0009]按照實(shí)施例的總線開關(guān)電路具備在第I輸入輸出端子和第2輸入輸出端子之間連接的總線開關(guān)元件?？偩€開關(guān)電路具備在上述第2輸入輸出端子和第I電壓線之間連接并且由第I控制信號控制的第I開關(guān)元件?？偩€開關(guān)電路具備在上述第2輸入輸出端子和上述第I電壓線之間連接、由第2控制信號控制、并且使電流流過的驅(qū)動(dòng)能力比第I開關(guān)元件小的第2開關(guān)元件。總線開關(guān)電路具備信號生成電路，該信號生成電路根據(jù)對向上述第I輸入輸出端子施加的第I電壓和第I閾值進(jìn)行比較所得的結(jié)果，輸出上述第I控制信號及上述第2控制信號，控制上述第I開關(guān)元件及上述第2開關(guān)元件?？偩€開關(guān)電路具備使上述總線開關(guān)元件導(dǎo)通的控制電路。

【專利附圖】

【附圖說明】
[0010]圖1是表示第I實(shí)施方式的總線開關(guān)電路100的電路結(jié)構(gòu)的一個(gè)例子的電路圖。
[0011]圖2是表示圖1所示的總線開關(guān)電路100的各信號的波形的一個(gè)例子的波形圖。
[0012]圖3是表示圖1所示的總線開關(guān)電路100的各信號的波形的其他例子的波形圖。
[0013]圖4是表示圖1所示的總線開關(guān)電路100的各信號的波形的進(jìn)一步其他例子的波形圖。
[0014]圖5是表示圖1所示的總線開關(guān)電路100的各信號的波形的進(jìn)一步其他例的波形圖。
[0015]圖6是表示在圖1所示的總線開關(guān)電路100包含發(fā)送接收信號的系統(tǒng)101、102的結(jié)構(gòu)的一個(gè)例子的方框圖。
[0016]圖7是表示第2實(shí)施方式的總線開關(guān)電路200的結(jié)構(gòu)的一個(gè)例子的電路圖。
[0017]圖8是表示圖7所示的總線開關(guān)電路200的各信號的波形的一個(gè)例子的波形圖。

【具體實(shí)施方式】
[0018]以下，根據(jù)【專利附圖】

【附圖說明】各實(shí)施方式。
[0019](第I實(shí)施方式)
[0020]圖1是表示第I實(shí)施方式的總線開關(guān)電路100的電路結(jié)構(gòu)的一個(gè)例子的電路圖。
[0021]如圖1所示，總線開關(guān)電路100具備控制端子Τ0Ε、第I輸入輸出端子Tl、第2輸入輸出端子T2、總線開關(guān)元件BS、第I開關(guān)元件SW1、第2開關(guān)元件SW2、第3開關(guān)元件SW3、第4開關(guān)元件SW4、脈沖信號生成電路(信號生成電路)PG、控制電路C0N。
[0022]第I輸入輸出端子Tl例如與第I邏輯電路(未圖示)連接。從該第I邏輯電路向第I輸入輸出端子Tl輸入信號SI,或者,從該第I輸入輸出端子Tl向該第I邏輯電路輸出信號Si。另外，在圖1的例子中，示出了從外部向第I輸入輸出端子Tl輸入信號SI的情況。
[0023]第2輸入輸出端子T2例如與第2邏輯電路(未圖示)連接。從該第2邏輯電路向第2輸入輸出端子T2輸入信號S2,或者,從該第2輸入輸出端子T2向該第2邏輯電路輸出信號S2。另外，在圖1的例子中，示出了從第2輸入輸出端子T2向外部輸出信號S2的情況。
[0024]控制端子TOE被輸入用于控制總線開關(guān)元件BS的一端的控制信號SC。
[0025]總線開關(guān)元件BS被連接在第I輸入輸出端子Tl和第2輸入輸出端子T2之間。
[0026]該總線開關(guān)元件BS例如圖1所示，是漏極與第I輸入輸出端子Tl連接、源極與第2輸入輸出端子T2連接、柵極電壓由控制電路CON控制的nMOS晶體管。
[0027]第I開關(guān)元件SWl被連接在第2輸入輸出端子T2和被施加有第I電源電壓Vccl的第I電壓線LI之間。該第I開關(guān)元件SWl由第I控制脈沖信號(第I控制信號)α控制為導(dǎo)通或截止。
[0028]另外，在本實(shí)施方式中，第I電源電壓Vccl被設(shè)定為比接地電壓高。
[0029]在本實(shí)施方式中，例如圖1所示，該第I開關(guān)元件SWl是pMOS晶體管。
[0030]第2開關(guān)元件SW2被連接在第2輸入輸出端子T2和第I電壓線LI之間。該第2開關(guān)元件SW2由第2控制脈沖信號(第2控制信號)β控制為導(dǎo)通或截止。
[0031]另外，該第2開關(guān)元件SW2被設(shè)定為使電流流過的驅(qū)動(dòng)能力比第I開關(guān)元件SWl小。
[0032]在本實(shí)施方式中，例如圖1所示，該第2開關(guān)元件SW2是pMOS晶體管。在該情況下，例如，第2開關(guān)元件(pMOS晶體管)SW2的尺寸被設(shè)定為比第I開關(guān)元件(pMOS晶體管)Sffl的尺寸小。
[0033]另外，第3開關(guān)元件SW3被連接在第I輸入輸出端子Tl和被施加有第2電源電壓Vcc2的第2電壓線L2之間。該第3開關(guān)元件SW3由第3控制脈沖信號(第3控制信號)X控制為導(dǎo)通或截止。
[0034]在本實(shí)施方式中，例如圖1所示，該第3開關(guān)元件SW3是pMOS晶體管。
[0035]另外，第I電源電壓Vccl例如被設(shè)定為比第2電源電壓Vcc2高。但是，第I電源電壓Vccl也可以被設(shè)定為等于第2電源電壓Vcc2。
[0036]第4開關(guān)元件SW4被連接在第I輸入輸出端子Tl和第2電壓線L2之間。該第4開關(guān)元件SW4由第4控制脈沖信號(第4控制信號)Y控制為導(dǎo)通或截止。
[0037]另外，該第4開關(guān)元件SW4被設(shè)定為使電流流過的驅(qū)動(dòng)能力比第3開關(guān)元件SW3小。
[0038]在本實(shí)施方式中，例如圖1所示，該第4開關(guān)元件SW4是pMOS晶體管。在該情況下，例如，第4開關(guān)元件(pMOS晶體管)SW4的尺寸被設(shè)定為比第3開關(guān)元件(pMOS晶體管)SW3的尺寸小。
[0039]脈沖信號生成電路PG生成第I控制脈沖信號α而向第I開關(guān)元件SWl輸出，生成第2控制脈沖信號β而向第2開關(guān)元件SW2輸出，生成第3控制脈沖信號X而向第3開關(guān)元件SW3輸出，生成第4控制脈沖信號Y而向第4開關(guān)元件SW4輸出。
[0040]例如，在使信號從第I輸入輸出端子Tl向第2輸入輸出端子Τ2傳達(dá)時(shí),脈沖信號生成電路PG根據(jù)對向第I輸入輸出端子Tl施加的第I電壓(信號SI的電壓)和第I閾值進(jìn)行比較所得的結(jié)果，生成第I控制脈沖信號α及第2控制脈沖信號β。而且，脈沖信號生成電路PG輸出該生成的第I控制脈沖信號α及第2控制脈沖信號β，由第I控制脈沖信號α控制第I開關(guān)元件SW1，并由第2控制脈沖信號β控制第2開關(guān)元件SW2。
[0041]另一方面，在使信號從第2輸入輸出端子Τ2向第I輸入輸出端子Tl傳達(dá)時(shí),脈沖信號生成電路PG根據(jù)對向第2輸入輸出端子Τ2施加的第2電壓(信號S2的電壓)和第2閾值進(jìn)行比較所得的結(jié)果，生成第3控制脈沖信號X及上述第4控制脈沖信號Y。而且，脈沖信號生成電路PG輸出該生成的第3控制脈沖信號X及第4控制脈沖信號Y，由第3控制脈沖信號X控制第3開關(guān)元件SW3，并由第4控制脈沖信號Y控制第4開關(guān)元件SW4。
[0042]另外，脈沖信號生成電路PG例如使第I控制脈沖信號α和第3控制脈沖信號X成為等價(jià)的信號，且使第2控制脈沖信號β和第4控制脈沖信號Y成為等價(jià)的信號。SP，第I開關(guān)元件SWl和第3開關(guān)元件SW3被控制為進(jìn)行同樣的動(dòng)作，并且第2開關(guān)元件SW2和第4開關(guān)元件SW4為控制為進(jìn)行同樣的動(dòng)作。
[0043]另外，上述的第I閾值例如被設(shè)定為第I電源電壓Vccl的二分之一。另外，上述的第2閾值例如被設(shè)定為第2電源電壓Vcc2的二分之一。
[0044]另外，控制電路CON根據(jù)經(jīng)由控制端子TOE而被輸入的控制信號SC，控制總線開關(guān)元件BS。控制信號SC規(guī)定是否在第I輸入輸出端子Tl和第2輸入輸出端子T2之間傳達(dá)信號SI (或信號S2)。
[0045]例如，控制電路CON根據(jù)控制信號SC，使得在第I輸入輸出端子Tl和第2輸入輸出端子T2之間傳達(dá)信號SI (或信號S2)時(shí)，使總線開關(guān)元件BS導(dǎo)通。
[0046]另一方面，控制電路CON根據(jù)控制信號SC，不使得在第I輸入輸出端子Tl和第2輸入輸出端子T2之間傳達(dá)信號SI (或信號S2)時(shí)，使總線開關(guān)元件BS截止。
[0047]這里，說明具有以上那樣的結(jié)構(gòu)的總線開關(guān)電路100的動(dòng)作的例子。
[0048]圖2是表示圖1所示的總線開關(guān)電路100的各信號的波形的一個(gè)例子的波形圖。另外，在該圖2中，示出了從第I輸入輸出端子Tl向第2輸入輸出端子T2傳送信號的情況。
[0049]如圖2所示，在時(shí)刻tl以前，第I信號(第I電壓)SI及第2信號(第2電壓)S2是“低(Low) ”電平(接地電壓GND )。
[0050]另外，第I控制脈沖信號α及第2控制脈沖信號β是“高(High)”電平(第I電源電壓Vccl)。由此，使第I開關(guān)元件SWl及第2開關(guān)元件SW2截止。
[0051]另外，控制電路CON根據(jù)控制信號SC，使總線開關(guān)元件BS導(dǎo)通。
[0052]S卩，總線開關(guān)電路100在時(shí)刻tl以前，是使總線開關(guān)元件BS導(dǎo)通且使第I開關(guān)元件SWl及第2開關(guān)元件SW2截止的狀態(tài)。
[0053]而且，在上述狀態(tài)下，在時(shí)刻tl，向第I輸入輸出端子Tl輸入的第I信號(第I電壓)SI開始從“低(Low)”電平(接地電壓GND)向“高(High)”電平(第2電源電壓Vcc2)的遷移。
[0054]此時(shí)，總線開關(guān)元件BS導(dǎo)通，因此，由于第I信號(第I電壓)SI的變化，第2輸入輸出端子T2的第2信號S2從“低(Low)”電平開始向“高(High)”電平(第I電源電壓Vccl)遷移。
[0055]S卩，在從該時(shí)刻tl到時(shí)刻t2為止的期間，從第I輸入輸出端子Tl直接傳達(dá)輸入信號。
[0056]然后，脈沖信號生成電路PG在第I信號(第I電壓)SI超過第I閾值時(shí)，通過使第I控制脈沖信號α及第2控制脈沖信號β成為“低(Low)”電平(接地電壓)，使第I開關(guān)元件SWl及第2開關(guān)元件SW2同時(shí)導(dǎo)通(時(shí)刻t2)。
[0057]由此,第2輸入輸出端子T2的第2信號(第2電壓)S2上升到第I電源電壓Vccl為止，從第2輸入輸出端子T2輸出“高(High)”電平的輸出信號。S卩，使信號的傳送高速化。
[0058]然后，脈沖信號生成電路PG通過使第I控制脈沖信號α成為“高(High)”電平(第I電源電壓Vccl )，使第I開關(guān)元件SWl截止(時(shí)刻t3)。
[0059]另外，在圖2的例子中，脈沖信號生成電路PG在第I信號SI向“高(High)”電平(第2電源電壓Vcc2)的遷移完成之后，使第I控制脈沖信號α成為“高(High)”電平(第I電源電壓Vccl)。
[0060]這樣，在第I信號SI遷移到期望的電平之后，驅(qū)動(dòng)能力大的第I開關(guān)元件SWl截止。因而，如果輸出第I信號SI的驅(qū)動(dòng)器電路的驅(qū)動(dòng)能力被設(shè)定為比第2開關(guān)元件SW2的驅(qū)動(dòng)能力大，則成為能夠?qū)Φ贗輸入輸出端子Tl進(jìn)行下一個(gè)信號的輸入的狀態(tài)。即，能夠進(jìn)行總線開關(guān)電路100中的信號的高速傳送。
[0061]進(jìn)而，驅(qū)動(dòng)能力低的第2開關(guān)元件SW2保持導(dǎo)通。因而，通過與第2輸入輸出端子T2連接的負(fù)載電容(未圖示)、布線電感的影響引起的振鈴，可以抑制第2輸入輸出端子T2的第2信號(第2電壓)S2的電平降低。
[0062]然后，脈沖信號生成電路PG通過使第2控制脈沖信號β成為“高(High)”電平(第I電源電壓Vccl )，使第2開關(guān)元件SW2截止(時(shí)刻t4)。
[0063]另外，在圖2的例子中，脈沖信號生成電路PG在第2信號S2向“高(High)”電平(第2電源電壓Vcc2)的遷移完成之后，使第2控制脈沖信號β成為“高(High)”電平(第I電源電壓Vccl)。
[0064]這樣，在使總線開關(guān)元件BS導(dǎo)通且使第I開關(guān)元件SWl及第2開關(guān)元件SW2截止的狀態(tài)下，脈沖信號生成電路PG在第I信號SI (第I電壓)超過第I閾值時(shí)，使第I開關(guān)元件SWl導(dǎo)通第I期間(時(shí)刻t2?t3)，并在第I期間的開始以后(在圖2的例子中為時(shí)刻t2)使第2開關(guān)元件SW2導(dǎo)通，在第I期間的結(jié)束后(在圖2的例子中為時(shí)刻t4)使第2開關(guān)元件SW2截止。
[0065]通過這樣的總線開關(guān)電路100的動(dòng)作，可以使輸出信號接近規(guī)定的電平并更高速傳送信號。
[0066]接著，圖3是表示圖1所示的總線開關(guān)電路100的各信號的波形的其他例子的波形圖。另外，在該圖3中，示出了從第I輸入輸出端子Tl向第2輸入輸出端子T2傳送信號的情況。
[0067]如圖3所示，時(shí)刻tl以前的狀態(tài)與上述的圖2同樣。即，總線開關(guān)電路100在時(shí)刻tl以前，是使總線開關(guān)元件BS導(dǎo)通且使第I開關(guān)元件SWl及第2開關(guān)元件SW2截止的狀態(tài)。
[0068]而且，在上述狀態(tài)下，在時(shí)刻tl中，向第I輸入輸出端子Tl輸入的第I信號(第I電壓)SI開始從“低(Low)”電平(接地電壓GND)向“高(High)”電平(第2電源電壓Vcc2)的遷移。
[0069]此時(shí)，總線開關(guān)元件BS導(dǎo)通，因此，根據(jù)第I信號(第I電壓)SI的變化，第2輸入輸出端子T2的第2信號S2從“低(Low)”電平開始向“高(High)”電平(第I電源電壓Vccl)遷移。
[0070]S卩，在從該時(shí)刻tl到時(shí)刻t2為止的期間，從第I輸入輸出端子Tl直接傳達(dá)輸入信號。
[0071]然后，脈沖信號生成電路PG在第I信號(第I電壓)SI超過第I閾值時(shí)，通過使第I控制脈沖信號α成為“低(Low)”電平(接地電壓)，使驅(qū)動(dòng)能力大的第I開關(guān)元件SWl導(dǎo)通(時(shí)刻t2)。
[0072]由此，第2輸入輸出端子T2的第2信號(第2電壓)S2上升到第I電源電壓Vccl為止，從第2輸入輸出端子T2輸出“高(High)”電平的輸出信號。S卩，使信號的傳送高速化。
[0073]然后，脈沖信號生成電路PG通過使第I控制脈沖信號α成為“高(High)”電平(第I電源電壓Vccl)且使第2控制脈沖信號β成為“低(Low)”電平(接地電壓GND)，從而使第I開關(guān)元件SWl截止，同時(shí)使第2開關(guān)元件SW2導(dǎo)通(時(shí)刻t3)。
[0074]另外，在圖3的例子中，脈沖信號生成電路PG在第I信號SI向“高(High)”電平(第2電源電壓Vcc2)的遷移完成之后，使第I控制脈沖信號α成為“高(High)”電平(第
I電源電壓Vccl)。
[0075]進(jìn)而，驅(qū)動(dòng)能力低的第2開關(guān)元件SW2導(dǎo)通。因而，通過與第2輸入輸出端子T2連接的負(fù)載電容(未圖示)、布線電感的影響引起的振鈴，可以抑制第2輸入輸出端子T2的第2信號(第2電壓)S2的電平降低。
[0076]這樣，第I信號SI遷移到期望的電平后，驅(qū)動(dòng)能力大的第I開關(guān)元件SWl截止。因而，如果輸出第I信號SI的驅(qū)動(dòng)器電路的驅(qū)動(dòng)能力被設(shè)定為比第2開關(guān)元件SW2的驅(qū)動(dòng)能力大，則成為能夠?qū)Φ贗輸入輸出端子Tl進(jìn)行下一個(gè)信號的輸入的狀態(tài)。S卩，能夠進(jìn)行總線開關(guān)電路100中的信號的高速傳送。
[0077]然后，脈沖信號生成電路PG通過使第2控制脈沖信號β成為“高(High)”電平(第I電源電壓Vccl )，使第2開關(guān)元件SW2截止(時(shí)刻t4)。
[0078]另外，在圖3的例子中，脈沖信號生成電路PG在第2信號S2向“高(High)”電平(第2電源電壓Vcc2)的遷移完成之后，使第2控制脈沖信號β成為“高(High)”電平(第I電源電壓Vccl)。
[0079]這樣，在使總線開關(guān)元件BS導(dǎo)通且使第I開關(guān)元件SWl及第2開關(guān)元件SW2截止的狀態(tài)下，脈沖信號生成電路PG在第I信號SI (第I電壓)超過第I閾值時(shí)，使第I開關(guān)元件SWl導(dǎo)通第I期間(時(shí)刻t2?t3)，并在第I期間的開始以后(在圖3的例子中為時(shí)刻t3)使第2開關(guān)元件SW2導(dǎo)通，在第I期間的結(jié)束后(在圖3的例子中為時(shí)刻t4)使第2開關(guān)元件SW2截止。
[0080]通過這樣的總線開關(guān)電路100的動(dòng)作，可以使輸出信號接近規(guī)定的電平并更高速地傳送信號。
[0081]另外，圖4是表示圖1所示的總線開關(guān)電路100的各信號的波形的進(jìn)一步其他例子的波形圖。另外，在該圖4中，示出了從第I輸入輸出端子Tl向第2輸入輸出端子T2傳送信號的情況。
[0082]如圖4所示，時(shí)刻tl以前的狀態(tài)與上述的圖2同樣。即，總線開關(guān)電路100在時(shí)刻tl以前，是使總線開關(guān)元件BS導(dǎo)通且使第I開關(guān)元件SWl及第2開關(guān)元件SW2截止的狀態(tài)。
[0083]而且，在上述狀態(tài)下，在時(shí)刻tl中，向第I輸入輸出端子Tl輸入的第I信號(第I電壓)SI開始從“低(Low)”電平(接地電壓GND)向“高(High)”電平(第2電源電壓Vcc2)的遷移。
[0084]此時(shí)，總線開關(guān)元件BS導(dǎo)通，因此，根據(jù)第I信號(第I電壓)SI的變化，第2輸入輸出端子T2的第2信號S2從“低(Low)”電平開始向“高(High)”電平(第I電源電壓Vccl)遷移。
[0085]S卩，在從該時(shí)刻tl到時(shí)刻t2為止的期間，從第I輸入輸出端子Tl直接傳達(dá)輸入信號。
[0086]然后，脈沖信號生成電路PG在第I信號(第I電壓)SI超過第I閾值時(shí)，通過使第I控制脈沖信號α成為“低(Low)”電平(接地電壓)，使驅(qū)動(dòng)能力大的第I開關(guān)元件SWl導(dǎo)通(時(shí)刻t2)。
[0087]由此,第2輸入輸出端子T2的第2信號(第2電壓)S2上升到第I電源電壓Vccl為止，從第2輸入輸出端子T2輸出“高(High)”電平的輸出信號。S卩，使信號的傳送高速化。
[0088]然后，脈沖信號生成電路PG通過使第2控制脈沖信號β成為“低(Low)”電平(接地電壓GND)，使第2開關(guān)元件SW2導(dǎo)通(時(shí)刻t2a)。
[0089]然后，脈沖信號生成電路PG通過使第I控制脈沖信號α成為“高(High)”電平(第I電源電壓Vccl )，使第I開關(guān)元件SWl截止(時(shí)刻t3)。
[0090]另外，在圖4的例子中，脈沖信號生成電路PG在第I信號SI向“高(High)”電平(第2電源電壓Vcc2)的遷移完成之后，將第I控制脈沖信號α成為“高(High)”電平(第I電源電壓Vccl)。
[0091]而且，驅(qū)動(dòng)能力低的第2開關(guān)元件SW2導(dǎo)通。因而，通過與第2輸入輸出端子T2連接的負(fù)載電容(未圖示)、布線電感的影響引起的振鈴，可以抑制第2輸入輸出端子T2的第2信號(第2電壓)S2的電平降低。
[0092]這樣，第I信號SI遷移到期望的電平之后，驅(qū)動(dòng)能力大的第I開關(guān)元件SWl截止。因而，如果輸出第I信號SI的驅(qū)動(dòng)器電路的驅(qū)動(dòng)能力被設(shè)定為比第2開關(guān)元件SW2的驅(qū)動(dòng)能力大，則成為能夠?qū)Φ贗輸入輸出端子Tl進(jìn)行下一個(gè)信號的輸入的狀態(tài)。即，能夠進(jìn)行總線開關(guān)電路100中的信號的高速傳送。
[0093]然后，脈沖信號生成電路PG通過使第2控制脈沖信號β成為“高(High)”電平(第I電源電壓Vccl )，使第2開關(guān)元件SW2截止(時(shí)刻t4)。
[0094]另外，在圖4的例子中，脈沖信號生成電路PG在第2信號S2向“高(High)”電平(第2電源電壓Vcc2)的遷移完成之后，使第2控制脈沖信號β成為“高(High)”電平(第I電源電壓Vccl)。
[0095]這樣，在使總線開關(guān)元件BS導(dǎo)通，且使第I開關(guān)元件SWl及第2開關(guān)元件SW2截止的狀態(tài)下，脈沖信號生成電路PG在第I信號SI (第I電壓)超過第I閾值時(shí)，使第I開關(guān)元件SWl導(dǎo)通第I期間(時(shí)刻t2?t3)，并在第I期間的開始以后(在圖4的例子中為時(shí)刻t2a)使第2開關(guān)元件SW2導(dǎo)通，在第I期間的結(jié)束后(在圖4的例子中為時(shí)刻t4)使第
2開關(guān)元件SW2截止。
[0096]通過這樣的總線開關(guān)電路100的動(dòng)作，可以使輸出信號接近規(guī)定的電平并且更高速地傳送信號。
[0097]另外，圖5是表示圖1所示的總線開關(guān)電路100的各信號的波形的進(jìn)一步其他例子的波形圖。另外，在該圖5中，示出了從第I輸入輸出端子Tl向第2輸入輸出端子T2傳送信號的情況。
[0098]如圖5所示，時(shí)刻tl以前的狀態(tài)與上述的圖2同樣。即，總線開關(guān)電路100在時(shí)刻tl以前，是使總線開關(guān)元件BS導(dǎo)通，且使第I開關(guān)元件SWl及第2開關(guān)元件SW2截止的狀態(tài)。
[0099]而且，在上述狀態(tài)下，在時(shí)刻tl中，向第I輸入輸出端子Tl輸入的第I信號(第I電壓)SI開始從“低(Low)”電平(接地電壓GND)向“高(High)”電平(第2電源電壓Vcc2)的遷移。
[0100]此時(shí)，總線開關(guān)元件BS導(dǎo)通，因此，根據(jù)第I信號(第I電壓)SI的變化，第2輸入輸出端子T2的第2信號S2從“低(Low)”電平開始向“高(High)”電平(第I電源電壓Vccl)遷移。
[0101]S卩，在從該時(shí)刻tl到時(shí)刻t2為止的期間，從第I輸入輸出端子Tl直接傳達(dá)輸入信號。
[0102]然后，脈沖信號生成電路PG在第I信號(第I電壓)SI超過第I閾值時(shí)，通過使第I控制脈沖信號α成為“低(Low)”電平(接地電壓)，使驅(qū)動(dòng)能力大的第I開關(guān)元件SWl導(dǎo)通(時(shí)刻t2)。
[0103]由此,第2輸入輸出端子T2的第2信號(第2電壓)S2上升到第I電源電壓Vccl為止，從第2輸入輸出端子T2輸出“高(High)”電平的輸出信號。S卩，使信號的傳送高速化。
[0104]然后，脈沖信號生成電路PG通過使第I控制脈沖信號α成為“高(High)”電平(第I電源電壓Vccl )，使第I開關(guān)元件SWl截止(時(shí)刻t3)。
[0105]另外，在圖5的例子中，脈沖信號生成電路PG在第I信號SI向“高(High)”電平(第2電源電壓Vcc2)的遷移完成之后，使第I控制脈沖信號α成為“高(High)”電平(第I電源電壓Vccl)。
[0106]然后，脈沖信號生成電路PG通過使第2控制脈沖信號β成為“低(Low)”電平(接地電壓GND)，使第2開關(guān)元件SW2導(dǎo)通(時(shí)刻t3a)。
[0107]這樣，使驅(qū)動(dòng)能力大的第I開關(guān)元件SWl截止之后，使驅(qū)動(dòng)能力低的第2開關(guān)元件SW2導(dǎo)通。因而，通過與第2輸入輸出端子T2連接的負(fù)載電容(未圖示)、布線電感的影響引起的振鈴，可以抑制第2輸入輸出端子T2的第2信號(第2電壓)S2的電平降低。
[0108]然后，脈沖信號生成電路PG通過使第2控制脈沖信號β成為“高(High)”電平(第I電源電壓Vccl )，使第2開關(guān)元件SW2截止(時(shí)刻t4)。
[0109]另外，在圖5的例子中，脈沖信號生成電路PG在第2信號S2向“高(High)”電平(第2電源電壓Vcc2)的遷移完成之后，使第2控制脈沖信號β成為“高(High)”電平(第I電源電壓Vccl)。
[0110]這樣，在使總線開關(guān)元件BS導(dǎo)通，且使第I開關(guān)元件SWl及第2開關(guān)元件SW2截止的狀態(tài)下，脈沖信號生成電路PG在第I信號SI (第I電壓)超過第I閾值時(shí)，使第I開關(guān)元件SWl導(dǎo)通第I期間(時(shí)刻t2?t3)，并在第I期間的開始以后(在圖5的例子中為時(shí)刻t3a)使第2開關(guān)元件SW2導(dǎo)通，在第I期間的結(jié)束后(在圖5的例子中為時(shí)刻t4)使第2開關(guān)元件SW2截止。
[0111]特別地，第I信號SI遷移到期望的電平之后，驅(qū)動(dòng)能力大的第I開關(guān)元件SWl截止。因而，如果輸出第I信號SI的驅(qū)動(dòng)器電路的驅(qū)動(dòng)能力被設(shè)定為比第2開關(guān)元件SW2的驅(qū)動(dòng)能力大，則成為能夠?qū)Φ贗輸入輸出端子Tl進(jìn)行下一個(gè)信號的輸入的狀態(tài)。即，能夠進(jìn)行總線開關(guān)電路100中的信號的高速傳送。
[0112]通過這樣的總線開關(guān)電路100的動(dòng)作，可以使輸出信號接近規(guī)定的電平且更高速地傳送信號。
[0113]另外，如上所述，在圖2到圖5的例子中，著重說明了從第I輸入輸出端子Tl向第2輸入輸出端子T2傳送信號時(shí)的第1、第2開關(guān)兀件SW1、SW2的控制。而且,在從第2輸入輸出端子T2向第I輸入輸出端子Tl傳送信號時(shí),第3開關(guān)兀件SW3進(jìn)行與第I開關(guān)兀件Sffl同樣的控制，第4開關(guān)元件SW4進(jìn)行與第2開關(guān)元件SW2同樣的控制。
[0114]這里，圖6是表示包含向圖1所示的總線開關(guān)電路100發(fā)送接收信號的系統(tǒng)101、102的結(jié)構(gòu)的一個(gè)例子的方框圖。
[0115]如圖6所示，系統(tǒng)101在與總線開關(guān)電路100之間發(fā)送接收第I信號SI。
[0116]該系統(tǒng)101具備:向總線開關(guān)電路100的第I輸入輸出端子Tl輸出信號的驅(qū)動(dòng)器電路DA ;接收從總線開關(guān)電路100的第I輸入輸出端子Tl輸出的信號的接收器電路RA。這些驅(qū)動(dòng)器電路DA及接收器電路RA被包含于與第I輸入輸出端子Tl連接的上述的邏輯電路。
[0117]而且，總線開關(guān)電路100的第2開關(guān)元件SW2的驅(qū)動(dòng)能力被設(shè)定為比驅(qū)動(dòng)器電路DA的驅(qū)動(dòng)能力大。
[0118]例如，如圖2所示，第I信號SI遷移到期望的電平之后，與驅(qū)動(dòng)器電路DA相比驅(qū)動(dòng)能力大的第I開關(guān)元件SWl截止。然后，如上所述，輸出第I信號SI的驅(qū)動(dòng)器電路DA的驅(qū)動(dòng)能力被設(shè)定為比第2開關(guān)元件SW2的驅(qū)動(dòng)能力大，因此，驅(qū)動(dòng)器電路DA成為可以使第I信號SI反轉(zhuǎn)的狀態(tài)。即，成為能夠從驅(qū)動(dòng)器電路DA對第I輸入輸出端子Tl進(jìn)行下一個(gè)信號的輸入的狀態(tài)。
[0119]從而，如上所述，可以進(jìn)行從第I輸入輸出端子Tl向第2輸入輸出端子T2的信號的高速傳送。
[0120]另外，如圖6所示，系統(tǒng)102在與總線開關(guān)電路100之間發(fā)送接收信號。
[0121]該系統(tǒng)102具備:向總線開關(guān)電路100的第2輸入輸出端子T2輸出信號的驅(qū)動(dòng)器電路DB ;接收從總線開關(guān)電路100的第2輸入輸出端子T2輸出的信號的接收器電路RB。這些驅(qū)動(dòng)器電路DB及接收器電路RB被包含于與第2輸入輸出端子T2連接的上述的邏輯電路。
[0122]而且，總線開關(guān)電路100的第4開關(guān)元件SW4的驅(qū)動(dòng)能力被設(shè)定為比驅(qū)動(dòng)器電路DB的驅(qū)動(dòng)能力大。
[0123]通過這樣設(shè)定，能夠進(jìn)行從第2輸入輸出端子T2向第I輸入輸出端子Tl的信號的高速傳送。
[0124]以上，根據(jù)第I實(shí)施方式的總線開關(guān)電路，可以使輸出信號接近規(guī)定的電平并更高速地傳送信號。
[0125](第2實(shí)施方式)
[0126]在上述的第I實(shí)施方式中，說明了在第I到第4開關(guān)元件是pMOS晶體管時(shí)的總線開關(guān)電路的結(jié)構(gòu)例。在該結(jié)構(gòu)中，使信號的上升高速化。
[0127]另一方面，在該第2實(shí)施方式中，說明第I到第4開關(guān)元件是nMOS晶體管時(shí)的總線開關(guān)電路的結(jié)構(gòu)例。在該結(jié)構(gòu)中，使信號的下降高速化。
[0128]圖7是表示第2實(shí)施方式的總線開關(guān)電路200的結(jié)構(gòu)的一個(gè)例子的電路圖。另外，在圖7中，與圖1的符號相同的符號表不與第I實(shí)施方式同樣的結(jié)構(gòu)。
[0129]如圖7所示，總線開關(guān)電路200具備控制端子Τ0Ε、第I輸入輸出端子Tl、第2輸入輸出端子T2、總線開關(guān)元件BS、第I開關(guān)元件SWlb、第2開關(guān)元件SW2b、第3開關(guān)元件SW3b、第4開關(guān)元件SW4b、脈沖信號生成電路PG、控制電路C0N。
[0130]第I開關(guān)元件SWlb被連接在第2輸入輸出端子T2和被施加有第I電源電壓(這里是接地電壓)的第I電壓線Llb之間。該第I開關(guān)元件SWl由第I控制脈沖信號α控制為導(dǎo)通或截止。
[0131]在本實(shí)施方式中，例如圖7所示，該第I開關(guān)元件SWlb是nMOS晶體管。
[0132]第2開關(guān)元件SW2b被連接在第2輸入輸出端子T2和第I電壓線Llb之間。該第2開關(guān)元件SW2b由第2控制脈沖信號β b控制為導(dǎo)通或截止。
[0133]另外，該第2開關(guān)元件SW2b被設(shè)定為使電流流過的驅(qū)動(dòng)能力比第I開關(guān)元件SWlb小。
[0134]在本實(shí)施方式中，例如圖7所示，該第2開關(guān)元件SW2b是nMOS晶體管。在該情況下，例如，第2開關(guān)元件(nMOS晶體管)SW2b的尺寸被設(shè)定為比第I開關(guān)元件(nMOS晶體管)Sfflb的尺寸小。
[0135]另外，第3開關(guān)元件SW3b被連接在第I輸入輸出端子Tl和被施加有第2電源電壓(這里為接地電壓)的第2電壓線L2b之間。該第3開關(guān)元件SW3b由第3控制脈沖信號Xb控制為導(dǎo)通或截止。
[0136]在本實(shí)施方式中，例如圖7所示，該第3開關(guān)元件SW3b是nMOS晶體管。
[0137]另外，如上所述，在本實(shí)施方式中，第I電源電壓被設(shè)定為等于第2電源電壓。
[0138]第4開關(guān)元件SW4b被連接在第I輸入輸出端子Tl和第2電壓線L2b之間。該第4開關(guān)元件SW4b由第4控制脈沖信號Yb控制為導(dǎo)通或截止。
[0139]另外，該第4開關(guān)元件SW4b被設(shè)定為使電流流過的驅(qū)動(dòng)能力比第3開關(guān)元件SW3b小。
[0140]在本實(shí)施方式中，例如圖7所示，該第4開關(guān)元件SW4b是nMOS晶體管。在該情況下，例如，第4開關(guān)元件(nMOS晶體管)SW4b的尺寸被設(shè)定為比第3開關(guān)元件(nMOS晶體管)SW3b的尺寸小。
[0141]另外，脈沖信號生成電路PG生成第I控制脈沖信號α b而向第I開關(guān)元件SWlb輸出，生成第2控制脈沖信號β b而向第2開關(guān)兀件SW2b輸出，生成第3控制脈沖信號Xb而向第3開關(guān)元件SW3b輸出，生成第4控制脈沖信號Yb而向第4開關(guān)元件SW4b輸出。
[0142]例如，在使信號從第I輸入輸出端子Tl向第2輸入輸出端子T2傳達(dá)時(shí),脈沖信號生成電路PG根據(jù)對向第I輸入輸出端子Tl施加的第I電壓(信號SI的電壓)和第I閾值進(jìn)行比較而得到的結(jié)果，生成第I控制脈沖信號ab及第2控制脈沖信號i3b。而且，脈沖信號生成電路PG輸出該生成的第I控制脈沖信號a b及第2控制脈沖信號β b，由第I控制脈沖信號a b控制第I開關(guān)元件SWlb，并由第2控制脈沖信號β b控制第2開關(guān)元件SW2b。
[0143]另一方面，在使信號從第2輸入輸出端子T2向第I輸入輸出端子Tl傳達(dá)時(shí),脈沖信號生成電路PG根據(jù)對向第2輸入輸出端子T2施加的第2電壓(信號S2的電壓)和第2閾值進(jìn)行比較所得的結(jié)果，生成第3控制脈沖信號Xb及上述第4控制脈沖信號Yb。而且，脈沖信號生成電路PG輸出該生成的第3控制脈沖信號Xb及第4控制脈沖信號Yb，由第3控制脈沖信號Xb控制第3開關(guān)元件SW3b，并由第4控制脈沖信號Yb控制第4開關(guān)元件SW4b。
[0144]該第2實(shí)施方式的總線開關(guān)電路200的其他結(jié)構(gòu)與第I實(shí)施方式同樣。
[0145]這里，說明具有以上那樣的結(jié)構(gòu)的總線開關(guān)電路200的動(dòng)作的一個(gè)例子。
[0146]圖8是表示圖7所示的總線開關(guān)電路200的各信號的波形的一個(gè)例子的波形圖。另外，在該圖8中，示出了從第I輸入輸出端子Tl向第2輸入輸出端子T2傳送信號的情況。
[0147]如圖8所示，在時(shí)刻tl以前，第I信號(第I電壓)SI及第2信號(第2電壓)S2是“低(Low) ”電平(接地電壓GND )。
[0148]另外，第I控制脈沖信號a b及第2控制脈沖信號β b是“低(Low)”電平(接地電壓GND)。由此，使第I開關(guān)元件SWlb及第2開關(guān)元件SW2b截止。
[0149]另外，控制電路CON根據(jù)控制信號SC，使總線開關(guān)元件BS導(dǎo)通。
[0150]S卩，總線開關(guān)電路100在時(shí)刻tl以前，是使總線開關(guān)元件BS導(dǎo)通，且使第I開關(guān)元件SWlb及第2開關(guān)元件SW2b截止的狀態(tài)。
[0151]而且，在上述狀態(tài)下，在時(shí)刻tl，向第I輸入輸出端子Tl輸入的第I信號(第I電壓)SI開始從“高(High)”電平(第2電源電壓Vcc2)向“低(Low)”電平(接地電壓GND)的遷移。
[0152]此時(shí)，總線開關(guān)元件BS導(dǎo)通，因此，根據(jù)第I信號(第I電壓)SI的變化，第2輸入輸出端子T2的第2信號S2從“高(High)”電平(第I電源電壓Vccl)開始向“低(Low)”電平(接地電壓GND)遷移。
[0153]S卩，在從該時(shí)刻tl到時(shí)刻t2的期間，從第I輸入輸出端子Tl直接傳達(dá)輸入信號。
[0154]然后，脈沖信號生成電路PG在第I信號(第I電壓)SI低于第I閾值時(shí)，通過使第I控制脈沖信號ab及第2控制脈沖信號Pb成為“高(High)”電平(第I電源電壓Vccl)，使第I開關(guān)元件SWl及第2開關(guān)元件SW2同時(shí)導(dǎo)通(時(shí)刻t2)。
[0155]由此，第2輸入輸出端子T2的第2信號(第2電壓)S2下降到接地電壓GND為止，從第2輸入輸出端子T2輸出“低(Low)”電平的輸出信號。S卩，使信號的傳送高速化。
[0156]然后，脈沖信號生成電路PG通過使第I控制脈沖信號a b成為“低(Low)”電平(接地電壓GND)，使第I開關(guān)元件SWl截止(時(shí)刻t3)。
[0157]另外，在圖8的例子中，脈沖信號生成電路PG在第I信號SI向“低(Low)”電平(接地電壓GND)的遷移完成之后，使第I控制脈沖信號a b成為“低(Low)”電平(接地電壓GND) ο
[0158]而且，驅(qū)動(dòng)能力低的第2開關(guān)元件SWl保持導(dǎo)通。因而，通過與第2輸入輸出端子T2連接的負(fù)載電容(未圖示)、布線電感的影響引起的振鈴，可以抑制第2輸入輸出端子T2的第2信號(第2電壓)S2的電平變化。
[0159]這樣，第I信號SI遷移到期望的電平之后，驅(qū)動(dòng)能力大的第I開關(guān)元件SWl截止。因而，如果輸出第I信號SI的驅(qū)動(dòng)器電路的驅(qū)動(dòng)能力被設(shè)定為比第2開關(guān)元件SW2的驅(qū)動(dòng)能力大，則成為能夠?qū)Φ贗輸入輸出端子Tl進(jìn)行下一個(gè)信號的輸入的狀態(tài)。即，能夠進(jìn)行總線開關(guān)電路200中的信號的高速傳送。
[0160]然后，脈沖信號生成電路PG通過使第2控制脈沖信號β b成為“低(Low)”電平(接地電壓GND)，使第2開關(guān)元件SW2截止(時(shí)刻t4)。
[0161]另外，在圖8的例子中，脈沖信號生成電路PG在第2信號S2向“低(Low)”電平(接地電壓GND)的遷移完成之后，使第2控制脈沖信號β b成為“低(Low)”電平(接地電壓GND) ο
[0162]這樣，在使總線開關(guān)元件BS導(dǎo)通，且使第I開關(guān)元件SWl及第2開關(guān)元件SW2截止的狀態(tài)下，脈沖信號生成電路PG在第I信號SI (第I電壓)低于第I閾值時(shí)，使第I開關(guān)元件SWl導(dǎo)通第I期間(時(shí)刻t2?t3)，并在第I期間的開始以后(在圖8的例子中為時(shí)刻t2)使第2開關(guān)元件SW2導(dǎo)通，第I期間的結(jié)束后(在圖8的例子中為時(shí)刻t4)使第2開關(guān)元件SW2截止。
[0163]通過這樣的總線開關(guān)電路200的動(dòng)作，可以使輸出信號接近規(guī)定的電平并更高速地傳送信號。
[0164]以上，根據(jù)該第2實(shí)施方式的總線開關(guān)電路，與第I實(shí)施方式同樣地，可以使輸出信號接近規(guī)定的電平并更高速地傳送信號。
[0165]另外，也可以將第I實(shí)施方式的總線開關(guān)電路的結(jié)構(gòu)和第2實(shí)施方式的總線開關(guān)電路的結(jié)構(gòu)組合。通過該結(jié)構(gòu)，使信號的上升和下降高速化。
[0166]另外，實(shí)施方式為例示，發(fā)明的范圍并不限于此。
【權(quán)利要求】
1.一種總線開關(guān)電路，其特征在于，具備: 總線開關(guān)元件，被連接在第I輸入輸出端子和第2輸入輸出端子之間； 第I開關(guān)元件，被連接在上述第2輸入輸出端子和第I電壓線之間，并且由第I控制信號控制； 第2開關(guān)元件，被連接在上述第2輸入輸出端子和上述第I電壓線之間，由第2控制信號控制，并且該第2開關(guān)元件使電流流過的驅(qū)動(dòng)能力比上述第I開關(guān)元件小； 信號生成電路，根據(jù)對向上述第I輸入輸出端子施加的第I電壓和第I閾值進(jìn)行比較得到的結(jié)果，輸出上述第I控制信號及上述第2控制信號，控制上述第I開關(guān)元件及上述第2開關(guān)元件；以及 控制電路，使上述總線開關(guān)元件導(dǎo)通。
2.根據(jù)權(quán)利要求1所述的總線開關(guān)電路，其特征在于， 在使上述總線開關(guān)元件導(dǎo)通且使上述第I開關(guān)元件及上述第2開關(guān)元件截止的狀態(tài)下， 上述信號生成電路在上述第I電壓超過或低于上述第I閾值時(shí)，使上述第I開關(guān)元件導(dǎo)通第I期間，并且在上述第I期間開始以后使上述第2開關(guān)元件導(dǎo)通，在上述第I期間結(jié)束后使上述第2開關(guān)元件截止。
3.根據(jù)權(quán)利要求1所述的總線開關(guān)電路，其特征在于， 在使上述總線開關(guān)元件導(dǎo)通且使上述第I開關(guān)元件及上述第2開關(guān)元件截止的狀態(tài)下， 上述信號生成電路在上述第I電壓超過上述第I閾值時(shí)，使上述第I開關(guān)元件及上述第2開關(guān)元件同時(shí)導(dǎo)通，然后使上述第I開關(guān)元件截止，然后使上述第2開關(guān)元件截止。
4.根據(jù)權(quán)利要求1所述的總線開關(guān)電路，其特征在于， 在使上述總線開關(guān)元件導(dǎo)通且使上述第I開關(guān)元件及上述第2開關(guān)元件截止的狀態(tài)下， 上述信號生成電路在上述第I電壓超過上述第I閾值時(shí)，使上述第I開關(guān)元件導(dǎo)通，然后使上述第I開關(guān)元件截止的同時(shí)使上述第2開關(guān)元件導(dǎo)通，然后使上述第2開關(guān)元件截止。
5.根據(jù)權(quán)利要求1所述的總線開關(guān)電路，其特征在于， 在使上述總線開關(guān)元件導(dǎo)通且使上述第I開關(guān)元件及上述第2開關(guān)元件截止的狀態(tài)下， 上述信號生成電路在上述第I電壓超過上述第I閾值時(shí)，使上述第I開關(guān)元件導(dǎo)通，然后使上述第2開關(guān)元件導(dǎo)通，然后使上述第I開關(guān)元件截止，然后使上述第2開關(guān)元件截止。
6.根據(jù)權(quán)利要求1所述的總線開關(guān)電路，其特征在于， 在使上述總線開關(guān)元件導(dǎo)通且使上述第I開關(guān)元件及上述第2開關(guān)元件截止的狀態(tài)下， 上述信號生成電路在上述第I電壓超過上述第I閾值時(shí)，使上述第I開關(guān)元件導(dǎo)通，然后使上述第I開關(guān)元件截止，然后使上述第2開關(guān)元件導(dǎo)通，然后使上述第2開關(guān)元件截止。
7.根據(jù)權(quán)利要求1所述的總線開關(guān)電路，其特征在于， 上述第2開關(guān)元件的上述驅(qū)動(dòng)能力比與上述第I輸入輸出端子連接的驅(qū)動(dòng)器電路的上述驅(qū)動(dòng)能力大。
【文檔編號】H03K19/0175GK104242902SQ201410042734
【公開日】2014年12月24日 申請日期:2014年1月29日 優(yōu)先權(quán)日:2013年6月6日
【發(fā)明者】瀧場明 申請人:株式會(huì)社東芝