Cdr鎖定檢測(cè)電路的制作方法
【專利摘要】本發(fā)明公開了一種CDR鎖定檢測(cè)電路，包括第一分頻器、第二分頻器、第一采樣器、第二采樣器及鎖定檢測(cè)器，CDR輸出的數(shù)據(jù)信號(hào)分別輸入第一分頻器的輸入端及第一采樣器的時(shí)鐘控制端，第一分頻器的輸出端與第一采樣器的輸入端連接，CDR輸出的時(shí)鐘脈沖分別輸入第二分頻器的輸入端及第二采樣器的時(shí)鐘控制端，第二分頻器的輸出端與第二采樣器的輸入端連接，第一采樣器與第二采樣器的輸出端均與鎖定檢測(cè)器連接，鎖定檢測(cè)器對(duì)第一采樣器輸出的數(shù)據(jù)信號(hào)與第二采樣器輸出的時(shí)鐘脈沖進(jìn)行上升沿對(duì)齊的檢測(cè)，并輸出檢測(cè)后的結(jié)果。本發(fā)明的CDR鎖定檢測(cè)電路尺寸功耗相對(duì)于傳統(tǒng)結(jié)構(gòu)純數(shù)字或者純模擬結(jié)構(gòu)更低，且可對(duì)大于1Gbps的高速數(shù)據(jù)及任意協(xié)議的擴(kuò)頻載波進(jìn)行檢測(cè)，使用更靈活，運(yùn)用范圍更廣。
【專利說(shuō)明】CDR鎖定檢測(cè)電路【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路領(lǐng)域，更具體地涉及一種CDR鎖定檢測(cè)電路。
【背景技術(shù)】
[0002]現(xiàn)在常用的CDR (數(shù)據(jù)時(shí)鐘恢復(fù)電路)鎖定檢測(cè)電路根據(jù)CDR的兩種實(shí)現(xiàn)方式，分別對(duì)應(yīng)兩種鎖定檢測(cè)電路。
[0003]一種⑶R是基于PLL (鎖相環(huán))的模擬⑶R:該鎖定檢測(cè)電路分別用兩個(gè)基準(zhǔn)電壓與兩個(gè)比較器確定一閾值，若CDR的壓控振蕩器的控制電壓落在該閾值范圍內(nèi)且長(zhǎng)時(shí)間不再發(fā)生變化，則認(rèn)為該模擬CDR已鎖定(即該CDR輸出的時(shí)鐘脈沖與數(shù)據(jù)信號(hào)的上升沿對(duì)齊)，反之則沒(méi)有鎖定。這種鎖定檢測(cè)電路主要有如下限制:1、需要使用高精度，高靈敏度的模擬比較器，該模擬比較器會(huì)消耗鎖定檢測(cè)電路較大的尺寸與功耗；2、CDR鎖定后，壓控振蕩器的控制電壓為模擬信號(hào)，由于制造工藝偏差原因而存在較大離散，使得壓控振蕩器的控制電壓的翻轉(zhuǎn)閾值不容易確定；3、當(dāng)CDR輸出的數(shù)據(jù)信號(hào)中包含擴(kuò)頻數(shù)據(jù)時(shí)，若壓控振蕩器的控制電壓隨著擴(kuò)頻量做上下漂移且超出比較器的上下閾值時(shí)，則該鎖定檢測(cè)失效。
[0004]另一種⑶R是基于數(shù)字濾波相位插值的數(shù)字⑶R:該鎖定檢測(cè)電路通過(guò)bang-bang鑒相器輸出鑒相結(jié)果up、dn，并對(duì)鑒相結(jié)果進(jìn)行數(shù)字濾波、統(tǒng)計(jì)，若up總數(shù)量與dn總數(shù)量接近或相同，則該數(shù)字CDR鎖定(即該CDR輸出的時(shí)鐘脈沖與數(shù)據(jù)信號(hào)的上升沿對(duì)齊)，反之則沒(méi)有鎖定。這種鎖定檢測(cè)電路主要有如下限制:1、當(dāng)CDR輸出的數(shù)據(jù)信號(hào)的數(shù)據(jù)率達(dá)到IGbps或IGbps以上時(shí)，該鎖定檢測(cè)電路時(shí)序緊張，需要提供更大的面積與功耗滿足時(shí)序要求；2、當(dāng)CDR輸出的數(shù)據(jù)信號(hào)中包含擴(kuò)頻數(shù)據(jù)時(shí)，需要提前知道輸出數(shù)據(jù)信號(hào)是上擴(kuò)頻或下擴(kuò)頻，以及擴(kuò)頻數(shù)據(jù)信號(hào)的頻譜分布才可以確定參數(shù)而完成對(duì)CDR的鎖定檢測(cè)，當(dāng)預(yù)先不知道擴(kuò)頻數(shù)據(jù)信號(hào)的頻譜分布情況下，則該鎖定檢測(cè)失效。
[0005]而且上述兩種⑶R的鎖定檢測(cè)電路都是基于具體的⑶R電路，且需要具體的⑶R電路的配合才可實(shí)現(xiàn)對(duì)CDR的鎖定檢測(cè)，使用范圍有限；因此，有必要提供一種改進(jìn)的CDR鎖定檢測(cè)電路來(lái)克服上述缺陷。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是提供一種CDR鎖定檢測(cè)電路，本發(fā)明的CDR鎖定檢測(cè)電路可對(duì)數(shù)字CDR及模擬CDR均進(jìn)行鎖定檢測(cè)，使得電路尺寸功耗相對(duì)于傳統(tǒng)結(jié)構(gòu)純數(shù)字或者純模擬結(jié)構(gòu)更低，且本發(fā)明的CDR鎖定檢測(cè)電路可對(duì)大于IGbps的高速數(shù)據(jù)率及任意協(xié)議的擴(kuò)頻載波進(jìn)行鎖定檢測(cè)，使用更靈活，運(yùn)用范圍更廣。
[0007]為實(shí)現(xiàn)上述目的，本發(fā)明提供一種⑶R鎖定檢測(cè)電路，包括第一分頻器、第二分頻器、第一采樣器、第二采樣器及鎖定檢測(cè)器，所述CDR輸出的數(shù)據(jù)信號(hào)分別輸入所述第一分頻器的輸入端及所述第一采樣器的時(shí)鐘控制端，所述第一分頻器的輸出端與所述第一采樣器的輸入端連接，所述CDR輸出的時(shí)鐘脈沖分別輸入所述第二分頻器的輸入端及所述第二采樣器的時(shí)鐘控制端，所述第二分頻器的輸出端與所述第二采樣器的輸入端連接，所述第一采樣器與第二采樣器的輸出端均與所述鎖定檢測(cè)器連接，所述鎖定檢測(cè)器對(duì)所述第一采樣器輸出的數(shù)據(jù)信號(hào)與第二采樣器輸出的時(shí)鐘脈沖進(jìn)行上升沿對(duì)齊的檢測(cè)，并輸出檢測(cè)后的結(jié)果。
[0008]較佳地，所述鎖定檢測(cè)器包括第三采樣器、延遲模塊、第四采樣器及異或門，所述第三采樣器的時(shí)鐘控制端與所述第一采樣器的輸出端連接，其輸入端與所述第二采樣器的輸出端連接，所述第一采樣器及第二采樣器的輸出端還與所述延遲模塊連接，所述第一采樣器輸出的數(shù)據(jù)信號(hào)經(jīng)過(guò)一個(gè)延遲單位延遲后輸入所述第四采樣器的時(shí)鐘控制端，所述第二采樣器輸出的時(shí)鐘脈沖經(jīng)過(guò)兩個(gè)延遲單位延遲后輸入所述第四采樣器，所述第三采樣器與第四采樣器的輸出端均與所述異或門的輸入端連接，所述異或門輸出檢測(cè)后的結(jié)果。
[0009]較佳地，所述延遲模塊包括第一延遲單元、第二延遲單元及第三延遲單元，且外部控制端與每個(gè)所述延遲單元連接，以控制各個(gè)所述延遲單元的延遲單位時(shí)間，所述第一延遲單元的輸入端與所述第一采樣器的輸出端連接，輸出端與所述第三采樣器及第四采樣器的時(shí)鐘控制端連接，所述第二延遲單元與第三延遲單元依次順序連接，且所述第二延遲單元的輸入端與所述第一采樣器的輸出端連接，所述第三延遲單元的輸出端與所述第四采樣器的輸入端連接。
[0010]較佳地，所述⑶R鎖定檢測(cè)電路還包括一數(shù)字濾波器，所述數(shù)字濾波器的輸入端與所述異或門的輸出端連接，所述CDR輸出的時(shí)鐘脈沖輸入所述數(shù)字濾波器的時(shí)鐘控制端。
[0011]較佳地，所述CDR鎖定檢測(cè)電路還包括一外部控制端，所述外部控制端分別與所述第一延遲單元、第二延遲單元及第三延遲單元連接，以控制各個(gè)延遲單元的延遲單位的時(shí)間。
[0012]與現(xiàn)有技術(shù)相比，本發(fā)明的⑶R鎖定檢測(cè)電路由于包括第一分頻器與第二分頻器，該兩分頻器可分別對(duì)CDR輸出的數(shù)據(jù)信號(hào)與時(shí)鐘脈沖進(jìn)行分頻處理，使得本發(fā)明的CDR鎖定檢測(cè)電路可對(duì)CDR輸出的調(diào)整信號(hào)進(jìn)行相應(yīng)的檢測(cè)；且本發(fā)明的CDR鎖定檢測(cè)電路設(shè)置在CDR的外部，其鎖定檢測(cè)過(guò)程完全不依賴于CDR，從而對(duì)數(shù)字CDR與模擬CDR均可進(jìn)行鎖定檢測(cè)，使用更靈活，運(yùn)用范圍更廣。
[0013]通過(guò)以下的描述并結(jié)合附圖，本發(fā)明將變得更加清晰，這些附圖用于解釋本發(fā)明?！緦＠綀D】

【附圖說(shuō)明】
[0014]圖1為本發(fā)明CDR鎖定檢測(cè)電路的結(jié)構(gòu)示意圖。
[0015]圖2為CDR輸出的數(shù)據(jù)信號(hào)與時(shí)鐘脈沖輸入所述鎖定檢測(cè)器之前的波形圖。
[0016]圖3為圖1所述鎖定檢測(cè)器的電路結(jié)構(gòu)圖。
[0017]圖4為當(dāng)CDR輸出的數(shù)據(jù)信號(hào)與時(shí)鐘脈沖的上升沿對(duì)齊時(shí)經(jīng)過(guò)所述鎖定檢測(cè)器輸出的波形圖。
[0018]圖5為圖4所示所述鎖定檢測(cè)器輸出信號(hào)可能存在抖動(dòng)的波形圖。
[0019]圖6為圖5所示鎖定檢測(cè)器輸出信號(hào)經(jīng)數(shù)字濾波器后的波形圖。
[0020]圖7為當(dāng)CDR輸出的數(shù)據(jù)信號(hào)領(lǐng)先時(shí)鐘脈沖時(shí)經(jīng)過(guò)所述鎖定檢測(cè)器輸出的波形圖。
[0021]圖8為當(dāng)CDR輸出的數(shù)據(jù)信號(hào)滯后時(shí)鐘脈沖時(shí)經(jīng)過(guò)所述鎖定檢測(cè)器輸出的波形 圖。
【具體實(shí)施方式】
[0022]現(xiàn)在參考附圖描述本發(fā)明的實(shí)施例，附圖中類似的元件標(biāo)號(hào)代表類似的元件。如上所述，本發(fā)明提供了一種CDR鎖定檢測(cè)電路，本發(fā)明的CDR鎖定檢測(cè)電路可對(duì)數(shù)字CDR及模擬CDR均進(jìn)行鎖定檢測(cè)，使得電路尺寸功耗相對(duì)于傳統(tǒng)結(jié)構(gòu)純數(shù)字或者純模擬結(jié)構(gòu)更低，且本發(fā)明的CDR鎖定檢測(cè)電路可對(duì)大于IGbps的高速數(shù)據(jù)率及任意協(xié)議的擴(kuò)頻載波進(jìn)行鎖定檢測(cè)，使用更靈活，運(yùn)用范圍更廣。
[0023]請(qǐng)參考圖1與圖2，本發(fā)明的⑶R鎖定檢測(cè)電路，包括第一分頻器、第二分頻器、第一采樣器、第二采樣器及鎖定檢測(cè)器；所述CDR輸出的數(shù)據(jù)信號(hào)dataO分別輸入所述第一分頻器的輸入端及所述第一采樣器的時(shí)鐘控制端，所述第一分頻器的輸出端與所述第一采樣器的輸入端連接，從而所述第一分頻器將高頻數(shù)據(jù)信號(hào)進(jìn)行分頻，并得到分頻后的數(shù)據(jù)信號(hào)datal，以降低數(shù)據(jù)信號(hào)的頻率，便于第一采樣器對(duì)該數(shù)據(jù)信號(hào)的采樣，且如圖2所示，分頻后的數(shù)據(jù)信號(hào)datal的上升沿相較分頻前的數(shù)據(jù)信號(hào)dataO延后了，圖中tdel2即為延后的時(shí)間；所述第一采樣器的時(shí)鐘控制端輸入的信號(hào)為數(shù)據(jù)信號(hào)dataO，使得在所述數(shù)據(jù)信號(hào)dataO的上升沿到來(lái)時(shí)，所述第一采樣器對(duì)所述數(shù)據(jù)信號(hào)datal進(jìn)行采樣，使得采樣后的數(shù)據(jù)信號(hào)data2的上升沿重新與數(shù)據(jù)信號(hào)dataO對(duì)齊(見圖2)，以保證檢測(cè)結(jié)果的精度；所述CDR輸出的時(shí)鐘脈沖clkO分別輸入所述第二分頻器的輸入端及所述第二采樣器的時(shí)鐘控制端，所述第二分頻器的輸出端與所述第二采樣器的輸入端連接，從而所述第二分頻器將高頻時(shí)鐘脈沖進(jìn)行分頻，并得到分頻后的時(shí)鐘脈沖clkl，以降低時(shí)鐘脈沖的頻率，便于第二采樣器對(duì)該時(shí)鐘脈沖的采樣，且如圖2所示，分頻后的時(shí)鐘脈沖clkl的上升沿相較分頻前的時(shí)鐘脈沖clkO延后了，圖中tdell即為延后的時(shí)間；所述第二采樣器的時(shí)鐘控制端輸入的信號(hào)為時(shí)鐘脈沖clkO，使得在所述時(shí)鐘脈沖clkO的上升沿到來(lái)時(shí)，所述第二采樣器對(duì)所述時(shí)鐘脈沖clkl進(jìn)行采樣，使得采樣后的時(shí)鐘脈沖clk2的上升沿重新與時(shí)鐘脈沖clkO的對(duì)齊(見圖2);因此，通過(guò)所述第一分頻器與第二分頻器，使得本發(fā)明的⑶R鎖定檢測(cè)電路可對(duì)各種高頻信號(hào)進(jìn)行檢測(cè)，且兩分頻器的分頻比可依具體CDR輸出的信號(hào)的頻率而進(jìn)行相應(yīng)設(shè)定。所述第一采樣器與第二采樣器的輸出端均與所述鎖定檢測(cè)器連接，所述鎖定檢測(cè)器對(duì)所述第一米樣器輸出的數(shù)據(jù)信號(hào)data2與第二米樣器輸出的時(shí)鐘脈沖clk2進(jìn)行上升沿對(duì)齊的檢測(cè)，并輸出檢測(cè)后的結(jié)果outl。另外，作為本發(fā)明的優(yōu)選實(shí)施方式，所述CDR鎖定檢測(cè)電路還包括數(shù)字濾波器，所述數(shù)字濾波器的輸入端與所述鎖定檢測(cè)器的輸出端連接，所述時(shí)鐘脈沖clkO輸入所述數(shù)字濾波器的時(shí)鐘控制端，所述數(shù)字濾波器濾除所述鎖定檢測(cè)器輸出結(jié)果outl中可能存在的抖動(dòng)或毛刺，以輸出穩(wěn)定的檢測(cè)結(jié)果out2。
[0024]具體地，請(qǐng)?jiān)俳Y(jié)合參考圖3至圖6。所述鎖定檢測(cè)器包括第三采樣器、延遲模塊、第四采樣器及異或門XNOR ;且，在本發(fā)明的優(yōu)選實(shí)施方式中，所述延遲模塊包括第一延遲單元、第二延遲單元及第三延遲單元；所述第三采樣器的時(shí)鐘控制端與所述第一采樣器的輸出端連接，且所述第一延遲單元連接于所述第三采樣器的時(shí)鐘控制端與第一采樣器的輸出端之間，即，所述第一采樣器輸出的數(shù)據(jù)信號(hào)data2經(jīng)過(guò)所述第一延遲單元的延遲后輸出數(shù)據(jù)信號(hào)data3，且所述數(shù)據(jù)信號(hào)data3比數(shù)據(jù)信號(hào)data2延遲一個(gè)延遲單位；所述第三采樣器的輸入端與所述第二采樣器的輸出端連接，從而當(dāng)所述第一延遲單元輸出的數(shù)據(jù)信號(hào)data3的上升沿到來(lái)時(shí)，所述第三采樣器對(duì)所述第二采樣器輸出的時(shí)鐘脈沖clk2的高電平進(jìn)行采樣，而輸出信號(hào)samp_a ;所述第二采樣器的輸出端還與所述第二延遲單元的輸入端連接，所述第三延遲單元的輸入端與所述第二延遲單元的輸出端連接，其輸出端與所述第四采樣器的輸入端連接，且所述第二延遲單元與第三延遲單元分別對(duì)輸入其內(nèi)的信號(hào)進(jìn)行一個(gè)延遲單位的延遲，從而所述第二采樣器輸出的時(shí)鐘脈沖clk2依次經(jīng)過(guò)所述第二延遲單元與第三延遲單元后而輸出時(shí)鐘脈沖clk3，且所述時(shí)鐘脈沖clk3比時(shí)鐘脈沖clk2延遲兩個(gè)延遲單位(見圖4);由于所述第一延遲單元輸出的數(shù)據(jù)信號(hào)data3輸入所述第四采樣器的時(shí)鐘控制端，從而所述第四采樣器在所述數(shù)據(jù)信號(hào)data3的上升沿到來(lái)時(shí)對(duì)所述時(shí)鐘脈沖clk3的低電平進(jìn)行米樣,而輸出信號(hào)samp_b ;如上所述,所述時(shí)鐘脈沖clk3比時(shí)鐘脈沖clk2延遲了兩個(gè)延遲單位，而第三采樣器與第四采樣器的控制時(shí)鐘都為數(shù)據(jù)信號(hào)data3，從而在所述數(shù)據(jù)信號(hào)data3的上升沿到來(lái)時(shí)，所述第三采樣器與第四采樣器采樣到的時(shí)鐘脈沖的電平是不相同的，如圖4所示，所述第三采樣器對(duì)所述時(shí)鐘脈沖clk2的高電平進(jìn)行采樣，所述第四采樣器對(duì)所述時(shí)鐘脈沖clk3的低電平進(jìn)行采樣，使得所述輸出信號(hào)samp_a的上升沿與所述數(shù)據(jù)信號(hào)data3的上升沿對(duì)齊，也即在圖4中表示為I ;同時(shí)，使得所述輸出信號(hào)samp_b的下降沿與所述數(shù)據(jù)信號(hào)data3的上升沿對(duì)齊，也即在圖4中表示為O;所述第三采樣器與第四采樣器的輸出端均與所述異或門的輸入端連接，所述異或門對(duì)所述輸入信號(hào)samp_a與samp_b進(jìn)行邏輯異或并輸出檢測(cè)后的結(jié)果outl，該結(jié)果outl即體現(xiàn)了 CDR輸出的數(shù)據(jù)信號(hào)dataO與時(shí)鐘脈沖clkO是否對(duì)齊。在上述對(duì)所述CDR輸出的數(shù)據(jù)信號(hào)dataO與時(shí)鐘脈沖clkO檢測(cè)過(guò)程中，直到輸出檢測(cè)結(jié)果outl，會(huì)因各因素的影響而導(dǎo)致各輸出信號(hào)發(fā)生抖動(dòng)或毛刺(如圖5所示)，從而將導(dǎo)致輸出結(jié)果outl不精準(zhǔn)；從而在所述異或門XNOR的輸出端還連接一數(shù)字濾波器，所述數(shù)字濾波器內(nèi)設(shè)有一計(jì)數(shù)信號(hào)inner_cnt,所述數(shù)字濾波器根據(jù)該計(jì)數(shù)信號(hào)inner_cnt的計(jì)數(shù)深度MAX對(duì)輸入的信號(hào)outl進(jìn)行計(jì)數(shù)，僅當(dāng)信號(hào)outl輸出為I的連續(xù)時(shí)間達(dá)到所述計(jì)數(shù)深度MAX時(shí)，信號(hào)out2才輸出為1，否則，只要信號(hào)outl在計(jì)數(shù)深度MAX中間任意時(shí)刻跳變?yōu)?，所述計(jì)數(shù)信號(hào)inner_Cnt都直接清零，并重新計(jì)數(shù)；從而所述數(shù)字濾波器濾除所述鎖定檢測(cè)器輸出結(jié)果outl中可能存在的抖動(dòng)或毛刺，以輸出穩(wěn)定的檢測(cè)結(jié)果out2，具體如圖6所示；其中，所述計(jì)數(shù)信號(hào)inner_cnt的計(jì)數(shù)深度MAX可根據(jù)鎖定檢測(cè)電路的精度要求而具體設(shè)定，計(jì)數(shù)深度MAX的取值越大，輸出的檢測(cè)結(jié)果out2精度越高。在本發(fā)明的優(yōu)選實(shí)施方式中，一外部控制端分別與所述第一延遲單元、第二延遲單元及第三延遲單元連接，從而通過(guò)該外部控制端控制各個(gè)延遲單元的延遲單位的時(shí)間，顯然地，延遲單位的時(shí)間長(zhǎng)短將根據(jù)CDR輸出信號(hào)的頻率而相應(yīng)設(shè)計(jì)。
[0025]下面結(jié)合參考圖1-8描述本發(fā)明⑶R鎖定檢測(cè)電路的工作過(guò)程:
[0026]所述第一分頻器與第二分頻器對(duì)所述⑶R輸出的數(shù)據(jù)信號(hào)dataO與時(shí)鐘脈沖clkO按設(shè)定分頻比進(jìn)行分頻；第一采樣器與第二采樣器分別對(duì)分頻后的數(shù)據(jù)信號(hào)datal與分頻后的時(shí)鐘脈沖clkl進(jìn)行采樣；所述第一延遲單元將所述數(shù)據(jù)信號(hào)data2進(jìn)行一個(gè)延遲單位的延遲后，得到數(shù)據(jù)信號(hào)data3，并將數(shù)據(jù)信號(hào)data3分別輸入第三采樣器與第四采樣器的時(shí)鐘控制端；第三采樣器在數(shù)據(jù)信號(hào)data3的上升沿到來(lái)時(shí)對(duì)時(shí)鐘脈沖clk2進(jìn)行采樣，采樣后輸出信號(hào)samp_a,并將信號(hào)samp_a輸入所述異或門；所述時(shí)鐘脈沖clk2依次經(jīng)所述第二延遲單元及第三延遲單元的兩次延遲后輸入所述第四采樣器的輸入端，使得所述時(shí)鐘脈沖clk3相較所述數(shù)據(jù)信號(hào)data3延遲一個(gè)延遲單位，且在所述數(shù)據(jù)信號(hào)data3的上升沿到來(lái)時(shí)，所述第四采樣器對(duì)所述時(shí)鐘脈沖clk3進(jìn)行采樣并輸出信號(hào)samp_b ;由于所述第三采樣器與第四采樣器的控制時(shí)鐘均為數(shù)據(jù)信號(hào)data3，而時(shí)鐘脈沖clk3相較clk2延遲了兩個(gè)延遲單位，因此，當(dāng)所述CDR輸出的數(shù)據(jù)信號(hào)dataO與時(shí)鐘脈沖clkO的上升沿對(duì)齊時(shí)，所述第三采樣器與第四采樣器采樣到的時(shí)鐘脈沖的電平不相同，見圖4，此時(shí)所述第三采樣器采樣的是時(shí)鐘脈沖clk2的高電平，而所述第四采樣器采樣的是時(shí)鐘脈沖clk3的低電平，也即所述數(shù)據(jù)信號(hào)data3的上升沿對(duì)齊信號(hào)samp_a的上升沿及信號(hào)samp_b的下降沿；信號(hào)samp_a與信號(hào)samp_b經(jīng)過(guò)所述異或門后輸出檢測(cè)結(jié)果outl ;所述數(shù)字濾波器對(duì)該檢測(cè)結(jié)果outl進(jìn)行濾波,從而輸出穩(wěn)定而精確的檢測(cè)結(jié)果out2。由于數(shù)據(jù)信號(hào)dataO與時(shí)鐘脈沖clkO的上升沿對(duì)齊時(shí),信號(hào)samp_a與信號(hào)samp_b不相同，使得所述異或門的輸出結(jié)果outl為1，也即結(jié)果outl為I則說(shuō)明所述⑶R輸出的數(shù)據(jù)信號(hào)dataO與時(shí)鐘脈沖clkO的上升沿對(duì)齊(如圖4所示)，否則，則沒(méi)有對(duì)齊；如圖7所示，當(dāng)CDR輸出的數(shù)據(jù)信號(hào)dataO領(lǐng)先時(shí)鐘脈沖clkO時(shí)，所述第三采樣器與第四采樣器采樣到的時(shí)鐘脈沖的電平均為低電平，信號(hào)samp_a與信號(hào)samp_b相同,均為O,經(jīng)過(guò)所述異或門后輸出結(jié)果outl為O ;如圖8所示，當(dāng)CDR輸出的數(shù)據(jù)信號(hào)dataO滯后時(shí)鐘脈沖clkO時(shí)，所述第三采樣器與第四采樣器采樣到的時(shí)鐘脈沖的電平均為高電平，信號(hào)samp_a與信號(hào)samp_b相同,均為I,經(jīng)過(guò)所述異或門后輸出結(jié)果outl為O。
[0027]如上所述，本發(fā)明的CDR鎖定檢測(cè)電路可對(duì)數(shù)字CDR及模擬CDR均進(jìn)行鎖定檢測(cè)，使得電路尺寸功耗相對(duì)于傳統(tǒng)結(jié)構(gòu)純數(shù)字或者純模擬結(jié)構(gòu)更低，且本發(fā)明的CDR鎖定檢測(cè)電路通過(guò)所述第一分頻器與第二分頻器對(duì)輸入的信號(hào)進(jìn)行分頻處理，從而可對(duì)大于IGbps的高速數(shù)據(jù)率及任意協(xié)議的擴(kuò)頻載波進(jìn)行鎖定檢測(cè)，使用更靈活，運(yùn)用范圍更廣。
[0028]以上結(jié)合最佳實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，但本發(fā)明并不局限于以上揭示的實(shí)施例，而應(yīng)當(dāng)涵蓋各種根據(jù)本發(fā)明的本質(zhì)進(jìn)行的修改、等效組合。
【權(quán)利要求】
1.一種CDR鎖定檢測(cè)電路，其特征在于，包括第一分頻器、第二分頻器、第一采樣器、第二采樣器及鎖定檢測(cè)器，所述CDR輸出的數(shù)據(jù)信號(hào)分別輸入所述第一分頻器的輸入端及所述第一采樣器的時(shí)鐘控制端，所述第一分頻器的輸出端與所述第一采樣器的輸入端連接，所述CDR輸出的時(shí)鐘脈沖分別輸入所述第二分頻器的輸入端及所述第二采樣器的時(shí)鐘控制端，所述第二分頻器的輸出端與所述第二采樣器的輸入端連接，所述第一采樣器與第二采樣器的輸出端均與所述鎖定檢測(cè)器連接，所述鎖定檢測(cè)器對(duì)所述第一采樣器輸出的數(shù)據(jù)信號(hào)與第二采樣器輸出的時(shí)鐘脈沖進(jìn)行上升沿對(duì)齊的檢測(cè)，并輸出檢測(cè)后的結(jié)果。
2.如權(quán)利要求1所述的CDR鎖定檢測(cè)電路，其特征在于，所述鎖定檢測(cè)器包括第三采樣器、延遲模塊、第四采樣器及異或門，所述第三采樣器的時(shí)鐘控制端與所述第一采樣器的輸出端連接，其輸入端與所述第二采樣器的輸出端連接，所述第一采樣器及第二采樣器的輸出端還與所述延遲模塊連接，所述第一采樣器輸出的數(shù)據(jù)信號(hào)經(jīng)過(guò)一個(gè)延遲單位延遲后輸入所述第四采樣器的時(shí)鐘控制端，所述第二采樣器輸出的時(shí)鐘脈沖經(jīng)過(guò)兩個(gè)延遲單位延遲后輸入所述第四采樣器，所述第三采樣器與第四采樣器的輸出端均與所述異或門的輸入端連接，所述異或門輸出檢測(cè)后的結(jié)果。
3.如權(quán)利要求2所述的CDR鎖定檢測(cè)電路，其特征在于，所述延遲模塊包括第一延遲單元、第二延遲單元及第三延遲單元，且外部控制端與每個(gè)所述延遲單元連接，以控制各個(gè)所述延遲單元的延遲單位時(shí)間，所述第一延遲單元的輸入端與所述第一采樣器的輸出端連接，輸出端與所述第三采樣器及第四采樣器的時(shí)鐘控制端連接，所述第二延遲單元與第三延遲單元依次順序連接，且所述第二延遲單元的輸入端與所述第一采樣器的輸出端連接，所述第三延遲單元的輸出端與所述第四采樣器的輸入端連接。
4.如權(quán)利要求2或3所述的CDR鎖定檢測(cè)電路，其特征在于，還包括一數(shù)字濾波器，所述數(shù)字濾波器的輸入端與所述異或門的輸出端連接，所述CDR輸出的時(shí)鐘脈沖輸入所述數(shù)子濾波器的時(shí)鐘控制端。
5.如權(quán)利要求3所述的CDR鎖定檢測(cè)電路，其特征在于，還包括一外部控制端，所述外部控制端分別與所述第一延遲單元、第二延遲單元及第三延遲單元連接，以控制各個(gè)延遲單元的延遲單位的時(shí)間。
【文檔編號(hào)】H03L7/085GK103762976SQ201410019184
【公開日】2014年4月30日 申請(qǐng)日期:2014年1月15日 優(yōu)先權(quán)日:2014年1月15日
【發(fā)明者】張子澈, 鄒錚賢 申請(qǐng)人:四川和芯微電子股份有限公司