準(zhǔn)確的低功率延遲電路的制作方法
【專(zhuān)利摘要】描述了延遲電路，對(duì)于該延遲電路，在所希望的、電源電壓和/或溫度的變化范圍內(nèi)，延遲基本保持不變。
【專(zhuān)利說(shuō)明】準(zhǔn)確的低功率延遲電路
[0001]相關(guān)申請(qǐng)數(shù)據(jù)
[0002]本申請(qǐng)要求2012年7月2日提交的美國(guó)臨時(shí)專(zhuān)利申請(qǐng)第61/667，266號(hào)(代理人卷號(hào)第SNDKP634P/SDD-1974P號(hào))以及2012年7月18日提交的美國(guó)專(zhuān)利申請(qǐng)第13/551，835號(hào)(代理人卷號(hào)第SNDKP634/SDA-1770-US號(hào))的優(yōu)先權(quán)，出于所有目的通過(guò)引用將上述申請(qǐng)的全部公開(kāi)內(nèi)容并入本文。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及延遲電路，并且具體地涉及在電源電壓和/或溫度的變化的希望范圍內(nèi)延遲大體上保持不變的延遲電路。

【背景技術(shù)】
[0004]延遲電路是模擬系統(tǒng)和數(shù)字系統(tǒng)兩者的重要部分。用于實(shí)現(xiàn)延遲電路的常見(jiàn)方法涉及使用基準(zhǔn)電流(或電阻器)和電容器來(lái)延遲輸入信號(hào)以及使用比較器來(lái)將得到的信號(hào)與基準(zhǔn)電壓比較以產(chǎn)生輸入的延遲后的版本。假定使用在電壓和溫度方面穩(wěn)定的組件，可以使用這樣的方法來(lái)提供非常準(zhǔn)確且穩(wěn)定的延遲電路。然而，比較器以及相關(guān)的基準(zhǔn)電壓電路的使用消耗了相當(dāng)大的裸片面積(die area)并且需要一些量的靜態(tài)電流。


【發(fā)明內(nèi)容】

[0005]根據(jù)本發(fā)明，提供了延遲電路。根據(jù)一個(gè)特定實(shí)施方式，延遲電路包括第一延遲電路，其配置來(lái)接收輸入信號(hào)并產(chǎn)生中間信號(hào)。所述第一延遲電路包括第一電容器、配置來(lái)響應(yīng)于所述輸入信號(hào)而對(duì)所述第一電容器充電和放電的第一充電電路、以及具有第一閾值電壓的第一門(mén)電路。所述第一延遲電路貢獻(xiàn)通過(guò)所述延遲電路的總延遲的第一延遲分量。第二延遲電路配置來(lái)接收所述中間信號(hào)并且產(chǎn)生輸出信號(hào)。所述第二延遲電路包括第二電容器、配置來(lái)響應(yīng)于所述中間信號(hào)而對(duì)所述第二電容器充電和放電的第二充電電路、以及具有第二閾值電壓的第二門(mén)電路。第二延遲電路貢獻(xiàn)所述總延遲的第二延遲分量。所述第一門(mén)電路的第一閾值電壓和所述第二門(mén)電路的第二閾值電壓響應(yīng)于溫度改變或電源電壓改變而改變，使得得到的所述總延遲的第一延遲分量的改變基本被得到的所述總延遲的第二延遲分量的改變所抵消，使得所述總延遲基本保持不變。
[0006]根據(jù)另一實(shí)施例，延遲電路包括第一延遲電路，配置來(lái)接收輸入信號(hào)并且產(chǎn)生中間信號(hào)。所述第一延遲電路獻(xiàn)通過(guò)所述延遲電路的總延遲的第一延遲分量。第二延遲電路配置來(lái)接收所述中間信號(hào)并且產(chǎn)生輸出信號(hào)。第二延遲電路元件貢獻(xiàn)所述總延遲的第二延遲分量。所述第一延遲電路的第一操作參數(shù)以及所述第二延遲電路的第二操作參數(shù)響應(yīng)于溫度改變或電源電壓改變而改變，使得得到的所述總延遲的第一延遲分量的改變基本被得到的所述總延遲的第二延遲分量的改變所抵消，使得所述總延遲基本保持不變。
[0007]根據(jù)另一實(shí)施例，提供了一種操作延遲電路的方法。所述延遲電路包括配置來(lái)接收輸入信號(hào)并且產(chǎn)生中間信號(hào)的第一延遲電路。所述第一延遲電路還包括具有第一閾值電壓的第一門(mén)電路以及耦接在所述第一門(mén)電路的輸入與所述延遲電路的電源電壓之間的第一電容器。所述延遲電路還包括配置來(lái)接收所述中間信號(hào)并且產(chǎn)生輸出信號(hào)的第二延遲電路。所述第二延遲電路包括具有第二閾值電壓的第二門(mén)電路以及耦接在所述第二門(mén)電路的輸入與所述延遲電路的基準(zhǔn)之間的第二電容器。響應(yīng)于所述輸入信號(hào)的轉(zhuǎn)變而對(duì)所述第一電容器充電和放電。所述第一延遲電路貢獻(xiàn)通過(guò)所述延遲電路的總延遲的第一延遲分量。響應(yīng)于與所述輸入信號(hào)的轉(zhuǎn)變相對(duì)應(yīng)的、所述中間信號(hào)的轉(zhuǎn)變而對(duì)所述第二電容器充電和放電。所述第二延遲電路貢獻(xiàn)所述總延遲的第二延遲分量。所述第一門(mén)電路的第一閾值電壓和所述第二門(mén)電路的第二閾值電壓響應(yīng)于溫度改變或電源電壓改變而改變，使得得到的所述總延遲的第一延遲分量的改變基本被得到的所述總延遲的第二延遲分量的改變所抵消，使得所述總延遲基本保持不變。
[0008]參照本說(shuō)明書(shū)的其余部分以及附圖可以實(shí)現(xiàn)對(duì)本發(fā)明的特性和優(yōu)點(diǎn)的進(jìn)一步理解。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0009]圖1是延遲電路的具體實(shí)施的簡(jiǎn)化示意圖。
[0010]圖2示出了圖示延遲電路的具體實(shí)施的操作的波形。
[0011]圖3示出了圖示延遲電路的具體實(shí)施的操作的波形。
[0012]圖4是延遲電路的具體實(shí)施的簡(jiǎn)化示意圖。

【具體實(shí)施方式】
[0013]現(xiàn)在將詳細(xì)參照本發(fā)明的具體實(shí)施例，包括由本發(fā)明人構(gòu)思的用于實(shí)施本發(fā)明的最佳模式。在附圖中示出了這些具體實(shí)施例的示例。盡管結(jié)合這些具體實(shí)施例對(duì)本發(fā)明進(jìn)行描述，然而將理解的是，不意圖將本發(fā)明限于所描述的實(shí)施例。相反，意在覆蓋可以被包括在如由所附權(quán)利要求所限定的本發(fā)明的精神和范圍內(nèi)的替換、修改以及等同物。在下文的描述中，闡述了具體的細(xì)節(jié)，以便提供對(duì)本發(fā)明的全面理解?？梢詻](méi)有這些具體細(xì)節(jié)的一些或全部而實(shí)踐本發(fā)明。此外，可能沒(méi)有詳細(xì)描述公知的特征以避免不必要地模糊本發(fā)明。
[0014]圖1是延遲電路100的具體實(shí)施的示意圖，延遲電路100包括被稱(chēng)為“Dlyl塊”的第一延遲電路以及被稱(chēng)為“Dly2塊”的第二延遲電路，該第一延遲電路產(chǎn)生總延遲的第一分量，該第二延遲電路產(chǎn)生總延遲的第二分量?？梢钥闯?，所描繪的延遲電路并不采用比較器或基準(zhǔn)電壓，因此不需要靜態(tài)電流。并且正如將要討論的，通過(guò)延遲電路100可以獲得準(zhǔn)確且穩(wěn)定(例如，在電壓和溫度方面)的延遲，而沒(méi)有與傳統(tǒng)的延遲電路相關(guān)聯(lián)的面積損失。
[0015]參照?qǐng)D2的波形可以理解延遲電路100的操作。當(dāng)輸入電壓IN為低(例如，O伏特)時(shí)，pmos器件102導(dǎo)通并且將反相器104的輸入上拉至接近Vsupply (例如，5伏特)，艮P，電壓VCl為高。電壓INDLY通過(guò)反相器104和106來(lái)跟蹤VC1，并且因此也為高。并且因?yàn)镮NDLY為高，所以nmos器件108導(dǎo)通并且將反相器110的輸入處的電壓VC2向電路的基準(zhǔn)電壓下拉，所述基準(zhǔn)電壓例如地。因此，輸出電壓OUT(通過(guò)反相器110和112的雙反相)也為低。
[0016]當(dāng)輸入電壓IN變高時(shí)，pmos器件102截止并且nmos器件114導(dǎo)通，通過(guò)電阻器Rl對(duì)電容器Cl充電。結(jié)果，如圖2中所示，根據(jù)主要基于Rl和Cl的時(shí)間常量，電壓VCl下降至接近地。當(dāng)VCl處的電壓跨過(guò)反相器104的閾值電壓Vth時(shí)，反相器104和106兩者切換，導(dǎo)致INDLY處的電壓變低。
[0017]當(dāng)INDLY變低時(shí)，nmos器件108截止并且pmos器件116導(dǎo)通，通過(guò)電阻器R2對(duì)電容器C2充電。結(jié)果，根據(jù)主要基于R2和C2的時(shí)間常量，電壓VC2上升至接近Vsupply。當(dāng)VC2跨過(guò)反相器110的Vth時(shí)，反相器110和112兩者切換，導(dǎo)致輸出電壓OUT變高。
[0018]輸入電壓IN的上升沿與輸出電壓OUT的上升沿之間的時(shí)間差是通過(guò)延遲電路100的總延遲(延遲)。如圖2中可見(jiàn)，該總延遲具有兩個(gè)分量，一個(gè)表示為由“Dlyl塊”貢獻(xiàn)的“Dlyl”，一個(gè)表示為由“Dly2塊”貢獻(xiàn)的“Dly2”。參照下文的描述，這兩個(gè)延遲分量與通過(guò)延遲電路100的總延遲的穩(wěn)定性的相關(guān)性將變得顯而易見(jiàn)。
[0019]R1、Cl、R2和C2的值穩(wěn)定(例如，在電壓和溫度方面)的程度將決定電壓VCl和VC2的一致性和穩(wěn)定性，并且至少部分地決定通過(guò)延遲電路100的總延遲的穩(wěn)定性。因此，對(duì)于給定的應(yīng)用，可以選擇這些分量的精度和穩(wěn)定性來(lái)支持所希望的總延遲的穩(wěn)定性級(jí)另O。根據(jù)各個(gè)實(shí)施例，選擇這些分量的值，使得時(shí)間常量R1*C1以及R2*C2大體上相同(考慮所使用的分量的容限)。
[0020]另一方面，反相器104和110切換時(shí)的電壓即Vth在溫度方面可以以能夠顯著地影響每個(gè)塊的延遲分量的方式而變化。然而，如果反相器104和110的操作參數(shù)足夠匹配(對(duì)所希望的穩(wěn)定性級(jí)別是足夠的)，則可顯著降低Vth的變化對(duì)于總延遲的影響。就是說(shuō)，即使延遲分量Dlyl和Dly2變化，總延遲也可以大體上保持不變(在所希望的范圍內(nèi))。可以參照?qǐng)D3理解這是如何實(shí)現(xiàn)的。
[0021]圖3示出了針對(duì)兩個(gè)不同條件的VCl和VC2的波形。上面一組波形主要對(duì)應(yīng)于由圖2的波形所表示的條件。下面一組波形示出了這樣的條件:其中例如由于溫度的變化，反相器104和110的各自的閾值電壓Vth已經(jīng)增加。由于反相器已經(jīng)被選擇或制造為確保它們的操作參數(shù)與所希望的精度級(jí)別相匹配，所以它們各自的閾值電壓對(duì)引起改變的任何刺激或環(huán)境條件大體類(lèi)似地做出響應(yīng)。例如，響應(yīng)于由兩個(gè)反相器所經(jīng)歷的溫度改變，對(duì)于這兩個(gè)反相器而言，Vth將改變大體上相同的量。再次，取決于所希望的穩(wěn)定性級(jí)別，可接受兩者之間的一些變化。
[0022]如圖3中可見(jiàn)，反相器104的Vth的增大的影響是:反相器104比上面一組波形中切換得更快，并且延遲分量Dlyl相應(yīng)地減小。另一方面，反相器110的Vth增大的影響是:反相器110切換得更遲，并且延遲分量Dly2相應(yīng)地增大。然而，由于對(duì)于每個(gè)反相器的Vth的改變類(lèi)似，所以延遲分量Dlyl的減小大體上被延遲分量Dly2的增大而抵消(offset)，導(dǎo)致總延遲大體上保持不變(在所希望的范圍內(nèi))。因此，按本文描述所設(shè)計(jì)的延遲電路在極大的溫度范圍內(nèi)可以具有基本不變的延遲。
[0023]應(yīng)注意的是，對(duì)于所描繪的實(shí)施方式的VCl和VC2的曲線(xiàn)不是直線(xiàn)，因此，即使Vth的改變相同，在一個(gè)延遲分量的減小的尺寸與另一延遲分量的抵消增大的尺寸之間也可能存在一些變化。應(yīng)注意的是，附圖并不一定是按比例的，并且對(duì)于給定的Vth的變化范圍以及給定的總延遲的可接受的穩(wěn)定性范圍，將這些曲線(xiàn)近似為直線(xiàn)對(duì)于大多數(shù)情形是很好的。
[0024]如上所述，通過(guò)延遲電路的總延遲依賴(lài)于R1、Cl、R2和C2的值，因此，通過(guò)仔細(xì)選擇和/或制造這些組件，可將這些組件對(duì)總延遲的變化性的貢獻(xiàn)控制在所希望的精確度。然而，延遲分量Dlyl和Dly2還依賴(lài)于電源電壓(Vsupply)。但是，由于反相器的閾值電壓(Vth)隨著其電源電壓而按比例改變，所以Vsupply的任何增大均將對(duì)反相器104和110的閾值電壓具有相同的影響。如上所述，由于反相器104和110匹配得足夠好，所以各個(gè)反相器的Vth的改變基本相同(在所希望的相似范圍內(nèi))，延遲分量Dlyl和Dly2的改變應(yīng)當(dāng)基本上抵消，并且總延遲保持基本不變。因此，按本文描述所設(shè)計(jì)的延遲電路還可基本不受電源電壓改變的影響。
[0025]圖4中示出了延遲電路的替代實(shí)施方式。可以看出，延遲電路400的操作與圖1的延遲電路100的操作相似，主要的區(qū)別是關(guān)于使用電流源Ic (其中Ic與Vsupply成比例)來(lái)為每個(gè)塊中的電容器充電。再次，由于反相器404和410匹配得足夠好，所以它們各自的閾值電壓的改變將在電壓和溫度方面進(jìn)行跟蹤，得到對(duì)通過(guò)延遲電路400的總延遲的所希望的穩(wěn)定性級(jí)別。
[0026]如本文所描述的延遲電路的各種實(shí)施方式可以以一個(gè)或多個(gè)優(yōu)點(diǎn)為特征。例如，由于不需要比較器和基準(zhǔn)電壓，所以可以實(shí)現(xiàn)用于實(shí)施延遲電路所需的硅面積的顯著減少。在另一示例中，由于不需要電壓基準(zhǔn)，所以延遲電路的放置不受與基準(zhǔn)連接的必要性的限制。這在數(shù)字設(shè)計(jì)領(lǐng)域中特別有用。所以，應(yīng)當(dāng)理解的是，各個(gè)實(shí)施方式可同等地適于應(yīng)用在模擬系統(tǒng)或數(shù)字系統(tǒng)中。在另一示例中，延遲電路可完全用不需要靜態(tài)電流的組件來(lái)實(shí)施，因此降低了總體系統(tǒng)功耗。
[0027]盡管已經(jīng)參照本發(fā)明的具體實(shí)施例特別圖示和描述了本發(fā)明，然而本領(lǐng)域技術(shù)人員可理解的是，在不脫離本發(fā)明的精神和范圍的情況下，可以對(duì)所公開(kāi)的實(shí)施例的形式和細(xì)節(jié)做出改變。例如，各種實(shí)施方式被構(gòu)思為使用各種標(biāo)準(zhǔn)或?qū)Ｓ蠧MOS工藝中的任意一種來(lái)實(shí)施。然而，應(yīng)當(dāng)注意的是，構(gòu)思可以采用寬得多的范圍的半導(dǎo)體材料以及制作工藝、包括例如GaAs、SiGe等的實(shí)施方式。本文所描述的延遲電路可以(不限于)以軟件(非暫時(shí)計(jì)算機(jī)可讀介質(zhì)中的目標(biāo)代碼或機(jī)器代碼)、以編譯的不同階段、作為一個(gè)或多個(gè)網(wǎng)表(例如，SPICE網(wǎng)表)、以模擬語(yǔ)言、以硬件描述語(yǔ)言(例如，Verilog, VHDL)、由一組半導(dǎo)體工藝掩模以及作為部分或完全實(shí)現(xiàn)的半導(dǎo)體器件(例如，ASIC)來(lái)表示。本領(lǐng)域技術(shù)人員所理解的對(duì)上述每個(gè)實(shí)施方式的各種替代實(shí)施方式也在本發(fā)明的范圍內(nèi)。
[0028]最后，盡管本文已經(jīng)參照各個(gè)實(shí)施例討論了本發(fā)明的各個(gè)優(yōu)點(diǎn)、方面和目的，然而可理解的是，本發(fā)明的范圍不應(yīng)被對(duì)這些優(yōu)點(diǎn)、方面和目的的參考而限制。而是，本發(fā)明的范圍應(yīng)當(dāng)參照所述權(quán)利要求來(lái)確定。
【權(quán)利要求】
1.一種延遲電路，包括: 第一延遲電路，配置來(lái)接收輸入信號(hào)并且產(chǎn)生中間信號(hào)，所述第一延遲電路包括第一電容器、配置來(lái)響應(yīng)于所述輸入信號(hào)對(duì)所述第一電容器充電和放電的第一充電電路、以及具有第一閾值電壓的第一門(mén)電路，所述第一延遲電路貢獻(xiàn)通過(guò)所述延遲電路的總延遲的第一延遲分量；以及 第二延遲電路，配置來(lái)接收所述中間信號(hào)并且產(chǎn)生輸出信號(hào)，所述第二延遲電路包括第二電容器、配置來(lái)響應(yīng)于所述中間信號(hào)對(duì)所述第二電容器充電和放電的第二充電電路、以及具有第二閾值電壓的第二門(mén)電路，所述第二延遲電路貢獻(xiàn)所述總延遲的第二延遲分量; 其中，所述第一門(mén)電路的第一閾值電壓和所述第二門(mén)電路的第二閾值電壓響應(yīng)于溫度改變或電源電壓改變而改變，使得得到的所述總延遲的第一延遲分量的改變基本被得到的所述總延遲的第二延遲分量的改變所抵消，使得所述總延遲基本保持不變。
2.根據(jù)權(quán)利要求1所述的延遲電路，其中所述第一充電電路包括響應(yīng)于所述輸入信號(hào)的一個(gè)或多個(gè)第一開(kāi)關(guān)以及與所述第一電容器串聯(lián)的第一電阻器，并且其中所述第二充電電路包括響應(yīng)于所述中間信號(hào)的一個(gè)或多個(gè)第二開(kāi)關(guān)以及與所述第二電容器串聯(lián)的第二電阻器。
3.根據(jù)權(quán)利要求1所述的延遲電路，其中所述第一充電電路包括響應(yīng)于所述輸入信號(hào)的一個(gè)或多個(gè)第一開(kāi)關(guān)以及與所述第一電容器串聯(lián)的第一電流源，并且其中所述第二充電電路包括響應(yīng)于所述中間信號(hào)的一個(gè)或多個(gè)第二開(kāi)關(guān)以及與所述第二電容器串聯(lián)的第二電流源。
4.根據(jù)權(quán)利要求1-3中任一項(xiàng)所述的延遲電路，其中所述第一門(mén)電路和所述第二門(mén)電路分別包括第一反相器和第二反相器。
5.根據(jù)權(quán)利要求1-4中任一項(xiàng)所述的延遲電路，其中所述第一延遲電路和所述第二延遲電路不需要靜態(tài)電流。
6.根據(jù)權(quán)利要求1-5中任一項(xiàng)所述的延遲電路，其中所述第一電容器耦接在所述電源電壓與到所述第一門(mén)電路的輸入之間，并且所述第二電容器耦接在所述延遲電路的基準(zhǔn)與到所述第二門(mén)電路的輸入之間，并且其中所述第一充電電路配置來(lái)響應(yīng)于所述輸入信號(hào)的正向轉(zhuǎn)變而對(duì)所述第一電容器充電，并且所述第二充電電路配置來(lái)響應(yīng)于所述輸入信號(hào)的正向轉(zhuǎn)變而對(duì)所述第二電容器充電。
7.根據(jù)權(quán)利要求1-6中任一項(xiàng)所述的延遲電路，其中所述第一閾值電壓和所述第二閾值電壓與所述電源電壓成比例改變。
8.一種數(shù)字系統(tǒng)，包括權(quán)利要求1-7中任一項(xiàng)所述的延遲電路的一個(gè)或多個(gè)實(shí)例。
9.一種模擬系統(tǒng)，包括權(quán)利要求1-8中任一項(xiàng)所述的延遲電路的一個(gè)或多個(gè)實(shí)例。
10.一種延遲電路，包括: 第一延遲電路，配置來(lái)接收輸入信號(hào)并且產(chǎn)生中間信號(hào)，所述第一延遲電路貢獻(xiàn)通過(guò)所述延遲電路的總延遲的第一延遲分量；以及 第二延遲電路，配置來(lái)接收所述中間信號(hào)并且產(chǎn)生輸出信號(hào)，所述第二延遲電路貢獻(xiàn)所述總延遲的第二延遲分量； 其中，所述第一延遲電路的第一操作參數(shù)以及所述第二延遲電路的第二操作參數(shù)響應(yīng)于溫度改變或電源電壓改變而改變，使得得到的所述總延遲的第一延遲分量的改變基本被得到的所述總延遲的第二延遲分量的改變所抵消，使得所述總延遲基本保持不變。
11.根據(jù)權(quán)利要求10所述的延遲電路，其中所述第一延遲電路包括第一反相器，并且所述第二延遲電路包括第二反相器，并且其中所述第一延遲電路的第一操作參數(shù)包括所述第一反相器的第一閾值電壓，并且所述第二延遲電路的第二操作參數(shù)包括所述第二反相器的第二閾值電壓。
12.根據(jù)權(quán)利要求10所述的延遲電路，其中所述第一延遲電路包括第一電容器、配置來(lái)響應(yīng)于所述輸入信號(hào)經(jīng)由第一電阻器或第一電流源來(lái)對(duì)所述第一電容器充電和放電的第一充電電路、以及第一反相器，并且其中所述第二延遲電路包括第二電容器、配置來(lái)響應(yīng)于所述輸入信號(hào)經(jīng)由第二電阻器或第二電流源來(lái)對(duì)所述第二電容器充電和放電的第二充電電路、以及第二反相器，并且其中所述第一延遲電路的第一操作參數(shù)包括所述第一反相器的第一閾值電壓，并且所述第二延遲電路的第二操作參數(shù)包括所述第二反相器的第二閾值電壓。
13.根據(jù)權(quán)利要求12所述的延遲電路，其中所述第一電容器耦接在所述電源電壓與到所述第一反相器的輸入之間，并且所述第二電容器耦接在所述延遲電路的基準(zhǔn)與到所述第二反相器的輸入之間，并且其中所述第一充電電路配置來(lái)響應(yīng)于所述輸入信號(hào)的正向轉(zhuǎn)變而對(duì)所述第一電容器充電，并且所述第二充電電路配置來(lái)響應(yīng)于所述輸入信號(hào)的正向轉(zhuǎn)變而對(duì)所述第二電容器充電。
14.根據(jù)權(quán)利要求12所述的延遲電路，其中所述第一閾值電壓和所述第二閾值電壓與所述電源電壓成比例改變。
15.—種操作延遲電路的方法，所述延遲電路包括配置來(lái)接收輸入信號(hào)并且產(chǎn)生中間信號(hào)的第一延遲電路，所述第一延遲電路包括具有第一閾值電壓的第一門(mén)電路以及耦接在所述第一門(mén)電路的輸入與所述延遲電路的電源電壓之間的第一電容器，所述延遲電路還包括配置來(lái)接收所述中間信號(hào)并且產(chǎn)生輸出信號(hào)的第二延遲電路，所述第二延遲電路包括具有第二閾值電壓的第二門(mén)電路以及耦接在所述第二門(mén)電路的輸入與所述延遲電路的基準(zhǔn)之間的第二電容器，所述方法包括: 響應(yīng)于所述輸入信號(hào)的轉(zhuǎn)變而對(duì)所述第一電容器充電和放電，所述第一延遲電路貢獻(xiàn)通過(guò)所述延遲電路的總延遲的第一延遲分量；以及 響應(yīng)于與所述輸入信號(hào)的轉(zhuǎn)變相對(duì)應(yīng)的、所述中間信號(hào)的轉(zhuǎn)變而對(duì)所述第二電容器充電和放電，所述第二延遲電路貢獻(xiàn)所述總延遲的第二延遲分量； 其中，所述第一門(mén)電路的第一閾值電壓和所述第二門(mén)電路的第二閾值電壓響應(yīng)于溫度改變或電源電壓改變而改變，使得得到的所述總延遲的第一延遲分量的改變基本被得到的所述總延遲的第二延遲分量的改變所抵消，使得所述總延遲基本保持不變。
【文檔編號(hào)】H03K5/13GK104508979SQ201380040114
【公開(kāi)日】2015年4月8日 申請(qǐng)日期:2013年6月19日 優(yōu)先權(quán)日:2012年7月2日
【發(fā)明者】E.H.比揚(yáng), S.X.奇 申請(qǐng)人:桑迪士克科技股份有限公司