一種智能電網(wǎng)采集信號(hào)裝置制造方法
【專利摘要】本實(shí)用新型涉及電網(wǎng)【技術(shù)領(lǐng)域】，具體地說(shuō)，涉及一種智能電網(wǎng)采集信號(hào)裝置。本實(shí)用新型包括信號(hào)采集電路，所述信號(hào)采集電路包括信號(hào)輸入電路、第一放大電路、第二放大電路以及輸出電路，其中信號(hào)輸入電路包括電容C1、電阻R1；第一放大電路包括第一放大器U1、電阻R3；信號(hào)電流經(jīng)過(guò)R1進(jìn)入第一放大器的反相輸入端；第二放大電路包括電阻R5、電阻R4；從第一放大器流出的第一放大電流信號(hào)經(jīng)過(guò)電阻R5進(jìn)入第二放大電路的正相輸入端；輸出電路包括電阻R7、電容C8，從第二放大電路流出的第二放大電流經(jīng)過(guò)電阻R7對(duì)外輸出。本實(shí)用新型具有電路簡(jiǎn)單及成本低的優(yōu)點(diǎn)。
【專利說(shuō)明】一種智能電網(wǎng)采集信號(hào)裝置
【技術(shù)領(lǐng)域】:
[0001]本實(shí)用新型涉及電網(wǎng)【技術(shù)領(lǐng)域】，具體地說(shuō)，涉及一種智能電網(wǎng)采集信號(hào)裝置。
【背景技術(shù)】:
[0002]隨著智能電網(wǎng)的發(fā)展，信息采集量也日益劇增，因此對(duì)于信號(hào)的壓縮有其必要性，采集信號(hào)經(jīng)過(guò)壓縮后，不僅可減少網(wǎng)路傳輸所需頻寬，增加歷史資料保存期限，更能延長(zhǎng)硬碟壽命。
[0003]ADPCM為熟知的信號(hào)壓縮方法，現(xiàn)有的ADPCM語(yǔ)音技術(shù)的譯碼器所利用的估測(cè)器(Predictor)僅利用單位延遲(Unit Delay)來(lái)實(shí)現(xiàn),若有任何信道噪聲(Noise)或隨機(jī)讀取，譯碼后之音源訊號(hào)可能產(chǎn)生飄移現(xiàn)象，更甚者為音源訊號(hào)產(chǎn)生發(fā)散現(xiàn)象而消失。另有還有一種CCITT G.726之適應(yīng)差分脈沖編碼調(diào)制方法(ADPCM)規(guī)格，其雖然對(duì)于抗信道噪聲及隨機(jī)存取之機(jī)制較佳，但其電路過(guò)于復(fù)雜(包括加法器、位移器及乘法器)，相對(duì)使成本增加。
實(shí)用新型內(nèi)容:
[0004]本實(shí)用新型的目的在于解決上述問(wèn)題，提供一種低噪聲、成本低的智能電網(wǎng)采集
信號(hào)裝置。
[0005]為實(shí)現(xiàn)上述目的，本實(shí)用新型的一種智能電網(wǎng)采集信號(hào)裝置，包括信號(hào)采集電路，所述信號(hào)采集電路包括信號(hào)輸入電路、第一放大電路、第二放大電路以及輸出電路，其中信號(hào)輸入電路包括電容Cl、電阻Rl ;第一放大電路包括第一放大器U1、電阻R3 ;信號(hào)電流經(jīng)過(guò)Rl進(jìn)入第一放大器的反相輸入端；第二放大電路包括電阻R5、電阻R4 ;從第一放大器流出的第一放大電流信號(hào)經(jīng)過(guò)電阻R5進(jìn)入第二放大電路的正相輸入端；輸出電路包括電阻R7、電容C8，從第二放大電路流出的第二放大電流經(jīng)過(guò)電阻R7對(duì)外輸出。
[0006]作為上述技術(shù)方案的優(yōu)選，其中，Cl的一端接地，另外一端與信號(hào)輸入端連接。第一放大器Ul的正相輸入端通過(guò)電阻R3接地。第二放大器U2的反相輸入端通過(guò)電阻R4接地。
[0007]作為上述技術(shù)方案的優(yōu)選，所述第一放大電路設(shè)置有反饋電阻R2，反饋電阻R2的兩端連接于從第一放大器的流出端和第一放大器的反相輸入端。
[0008]作為上述技術(shù)方案的優(yōu)選，所述第二放大電路設(shè)置有反饋電阻R6，反饋電阻R6的兩端連接于從第二放大器的流出端和第二放大器的正相輸入端。
[0009]本實(shí)用新型的有益效果在于:其利用一調(diào)制機(jī)構(gòu)來(lái)進(jìn)行編碼，譯碼時(shí)，可由資料庫(kù)中壓縮信號(hào)文件之任意位置開始譯碼，并且當(dāng)壓縮信號(hào)在傳輸過(guò)程中受到一定程度之干擾時(shí)，不至于發(fā)散，于解碼后，采集信號(hào)仍可還原至一清晰程度。另外，本實(shí)用新型為簡(jiǎn)單的調(diào)制機(jī)構(gòu)，僅利用加法器及位移器即可完成該機(jī)制，而不需使用到乘法器，因此本實(shí)用新型具有簡(jiǎn)單電路及較低成本之優(yōu)點(diǎn)?！緦＠綀D】

【附圖說(shuō)明】:
[0010]下面結(jié)合附圖對(duì)本實(shí)用新型做進(jìn)一步的說(shuō)明:
[0011]圖1為本實(shí)用新型的壓縮流程圖；
[0012]圖2為本實(shí)用新型的解壓縮流程圖；
[0013]圖3為本實(shí)用新型的系統(tǒng)硬件架構(gòu)示意圖；
[0014]圖4為本實(shí)用新型的ADPCM硬件內(nèi)部架構(gòu)示意圖；
[0015]圖5為本實(shí)用新型的信號(hào)采集電路。
[0016]圖中符號(hào)說(shuō)明:
[0017]11 將信號(hào)輸入[0018]12 參數(shù)初始化
[0019]13 計(jì)算采集信號(hào)X (k)與預(yù)測(cè)值Pred (初始值為零)的差值dif
[0020]14 若dif大于等于零，sign=0,否則sign=8,接著對(duì)dif取絕對(duì)值(Vdif)
[0021]15 以連續(xù)逼近法計(jì)算出Λ
[0022]151 vdif>=steP?
[0023]152 Δ = Δ I temp vdif=vdif — step vpdiff=vpdiff+step
[0024]153 step=step>>l, temp=temp>>l
[0025]154 temp=0?
[0026]16 利用循環(huán)方式以加法器求得量化后信號(hào)Pred
[0027]161 sr_kI=Pre d+/-vp d i ff
[0028]162 i=0
[0029]163 al & (0x01?i)=l?
[0030]164 pred=pred+sr_kl
[0031]165 sr_kl=sr_kl<<li=i+l
[0032]166 i=7?
[0033]17 依據(jù)b與sign的值更新al值,并將al限制在適當(dāng)動(dòng)態(tài)范圍之間,b為一調(diào)
整常數(shù)
[0034]18 根據(jù)Λ與 index 查表得出 P，如果 sign=0, pred=pred+p,否則 pred=pred —P ;根據(jù)查表，更新index與step之值
[0035]19 壓縮數(shù)據(jù)δ = Λ丨sign
[0036]21 輸入壓縮數(shù)據(jù)δ
[0037]22 取δ之符號(hào)sign以及大小值Λ
[0038]23 indexTable表根據(jù)其變動(dòng)值來(lái)更新index的數(shù)值,設(shè)定a之初始值4
[0039]24 以連續(xù)逼近法計(jì)算出vpdiff
[0040]241 (delta&a) =1?
[0041]242 vpdiff=vpdiff+step
[0042]243 step=step>>l
[0043]244 a?l
[0044]245 a=0?
[0045]25 利用循環(huán)方式以加法器求得量化后信號(hào)Pred[0046]251Sr_kl=Pred+/-Vpdiff
[0047]252i=0
[0048]253al&(0x01?i)=l?
[0049]254pred=pred+Sr_kl
[0050]255Sr_kl=Srkl<<li=i+l
[0051]256i=7?
[0052]26依據(jù)b與sign的值更新al值,并將al限制在適當(dāng)動(dòng)態(tài)范圍之間,b為一調(diào)
整常數(shù)
[0053]27根據(jù)查表，更新step之值
[0054]28Val即為解壓縮后之信號(hào)，將之輸出
[0055]31CPU (中央處理器)
[0056]32ADPCM Engine (ADPCM 引擎)
[0057]321ADD/SUB & SHIFT (運(yùn)算處理器)
[0058]322REGISTER (緩存器)
[0059]323ADPCM State (ADPCM 狀態(tài))
[0060]324ADDRESS GENERATOR (地址產(chǎn)生器)
[0061]33ROM (只讀存儲(chǔ)器)34RAM (隨機(jī)存取內(nèi)存)
[0062]35模擬 / 數(shù)字轉(zhuǎn)換器(Analog to Digital Converter, ADC)
[0063]36數(shù)字 / 模擬轉(zhuǎn)換器(Digital to Analog Converter, DAC)
【具體實(shí)施方式】:
[0064]下面結(jié)合附圖及具體實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步的詳細(xì)說(shuō)明。
[0065]參見圖5所示，本實(shí)用新型的一種智能電網(wǎng)采集信號(hào)裝置，包括信號(hào)采集電路，所述信號(hào)采集電路包括信號(hào)輸入電路、第一放大電路、第二放大電路以及輸出電路，其中信號(hào)輸入電路包括電容Cl、電阻Rl ;第一放大電路包括第一放大器U1、電阻R3 ;信號(hào)電流經(jīng)過(guò)Rl進(jìn)入第一放大器的反相輸入端；第二放大電路包括電阻R5、電阻R4 ;從第一放大器流出的第一放大電流信號(hào)經(jīng)過(guò)電阻R5進(jìn)入第二放大電路的正相輸入端；輸出電路包括電阻R7、電容C8，從第二放大電路流出的第二放大電流經(jīng)過(guò)電阻R7對(duì)外輸出。
[0066]其中，Cl的一端接地,另外一端與信號(hào)輸入端連接。第一放大器Ul的正相輸入端通過(guò)電阻R3接地。第二放大器U2的反相輸入端通過(guò)電阻R4接地。
[0067]進(jìn)一步地，所述第一放大電路設(shè)置有反饋電阻R2，反饋電阻R2的兩端連接于從第一放大器的流出端和第一放大器的反相輸入端。
[0068]更進(jìn)一步地，所述第二放大電路設(shè)置有反饋電阻R6，反饋電阻R6的兩端連接于從第二放大器的流出端和第二放大器的正相輸入端。
[0069]為了將采集的信號(hào)進(jìn)行傳輸分析，本技術(shù)方案還提供了一種對(duì)信號(hào)進(jìn)行壓縮、傳輸?shù)姆椒ǎ唧w如下:
[0070]圖1所示為本實(shí)用新型之信號(hào)為PCM格式的壓縮流程，其步驟如下:
[0071]11:將信號(hào)輸入，該信號(hào)為一 PCM格式之米集信號(hào),而其數(shù)值則以x(k)來(lái)做一表
/Jn ο[0072]12:參數(shù)初始化，將index (指針值)、Pred (默認(rèn)值)、Λ (大小值)皆還原至初始值(即為零)之狀態(tài)，temp則設(shè)定數(shù)值為4，用來(lái)求Λ及3次循環(huán)之設(shè)定。
[0073]13:計(jì)算采集信號(hào)X (k)與預(yù)測(cè)值Pred (初始值為零)的差值dif，其公式如下:dif=x(k) — Pred
[0074]14:若dif大于等于零,sign=0,否則sign=8,接著對(duì)dif取絕對(duì)值(Vdif),其公式如下:sign=sgn(dif)vdif=abs(dif)其中該sgn為一符號(hào)函數(shù),其數(shù)據(jù)長(zhǎng)度為4bit,若為負(fù)數(shù)時(shí)，其輸出數(shù)值為8，否則等于O。
[0075]abs為將括號(hào)內(nèi)之函數(shù)取一絕對(duì)值。
[0076]15:以連續(xù)逼近法計(jì)算出Λ，而連續(xù)逼近法之公式包括如下:
[0077]151: vdif>=steP?(取絕對(duì)值之dif是否大于等于階距值),若結(jié)果為是(Yes),則執(zhí)行152之步驟；若結(jié)果為否(No)時(shí)，則跳過(guò)步驟152直接執(zhí)行153之步驟。
[0078]152: Δ = Δ 丨 temp (Δ 與 temp 取或門(or)之判斷值)vdif=vdif —stePvpdiff=vpdiff+step
[0079]153:step=step>>ltemp=temp>>l
[0080]154:temp=0?，若其結(jié)果為是(Yes)，則繼續(xù)執(zhí)行步驟16 ;若其結(jié)果為否(No)時(shí)，則跳回151重新執(zhí)行連續(xù)逼近法。
[0081]16:利用循環(huán)方式以加法器求得量化后信號(hào)pred，其所利用之公式包括有下列:
[0082]161:sr_kl=pred+/_vpdiff
[0083]162:1=0
[0084]163:al & (0x01?i)=l?;若其執(zhí)行結(jié)果為是(Yes)時(shí)，則執(zhí)行164，其結(jié)果為否定(No)時(shí)，執(zhí)行165
[0085]164:pred=pred+sr_kl
[0086]165:srkl=srkl<<li=i+l
[0087]166:1=7?，若其執(zhí)行結(jié)果為是(Yes)時(shí)，則執(zhí)行下一步驟17，其結(jié)果為否定(No)時(shí)，執(zhí)行163。
[0088]17:依據(jù)b與sign的值更新al值,并將al限制在適當(dāng)動(dòng)態(tài)范圍之間，b為一調(diào)整常數(shù)，其公式為:pred= (pred+(al?l))?7al=al+/-b于步驟16-17中，其系為一調(diào)制機(jī)構(gòu)，本實(shí)用新型乃為利用該調(diào)制機(jī)構(gòu)來(lái)進(jìn)行編碼，譯碼時(shí)，可由資料庫(kù)中壓縮信號(hào)文件之任意位置開始譯碼，并且當(dāng)壓縮信號(hào)在傳輸過(guò)程中受到一定程度之干擾時(shí)，不至于發(fā)散，于解碼后，信號(hào)仍可還原至一清晰程度。
[0089]18:根據(jù)查表，更新 index 與 steP 之值,其公式為:index=index+indexTable ( Δ )SteP=StepTable (index) 19:壓縮數(shù)據(jù)δ = Λ | sign,其中Λ表示為一大小值，并與前述sign值做一或門(or)之邏輯運(yùn)算，以求得壓縮數(shù)據(jù)δ，并將壓縮數(shù)據(jù)存入壓縮文件案或內(nèi)存中。
[0090]請(qǐng)參閱圖2所示，其為本實(shí)用新型之信號(hào)為PCM格式解壓縮過(guò)程(輸入數(shù)據(jù)為壓縮數(shù)據(jù))，步驟如下:
[0091]21:讀入壓縮數(shù)據(jù)δ，該數(shù)據(jù)可從上述壓縮文件案或內(nèi)存之任意位置讀取。
[0092]22:取δ之符號(hào)sign以及大小值Λ，而其公式如下:
[0093]sign=sgn ( δ )，(sign= δ & 0X8) Δ =abs ( δ ), ( Δ = δ & OX 7)[0094]23:1ndexTable表根據(jù)其變動(dòng)值來(lái)更新index的數(shù)值，其公式如下:index=indexTable(Δ ) a=4
[0095]24:以連續(xù)逼近法計(jì)算出vpdiff
[0096]241: (delta & a) =1?，若執(zhí)行結(jié)果為是(Yes)時(shí)，則繼續(xù)執(zhí)行242，若為否定(No)時(shí)，則執(zhí)行243。
[0097]242:vpdiff=vpdiff+step
[0098]243:step=step>>l
[0099]244:a?l
[0100]245:a=0?，若執(zhí)行結(jié)果為是(Yes)時(shí)，則繼續(xù)執(zhí)行25，若為否定(No)時(shí)，則執(zhí)行241。[0101]25:利用循環(huán)方式以加法器求得量化后信號(hào)pred
[0102]251sr_kI=pre d+/-vp d i ff
[0103]252i=0
[0104]253al & (0x01〈〈i)=l?，若執(zhí)行結(jié)果為是(Yes)時(shí)，則繼續(xù)執(zhí)行254，若為否定(No)時(shí)，則執(zhí)行255。
[0105]254pred=pred+sr_kl
[0106]255sr_kl=sr_kl<<li=i+l
[0107]256i=7?，若執(zhí)行結(jié)果為是(Yes)時(shí)，則繼續(xù)執(zhí)行26，若為否定(No)時(shí)，則執(zhí)行253。
[0108]26:依據(jù)b與sign的值更新al值,并將al限制在適當(dāng)動(dòng)態(tài)范圍之間,其公式為:Pred= (pred+(al>>l))>>7;al=al+/_b
[0109]27:根據(jù)查表,更新 step 之值,其公式為:step=step Table (index)
[0110]28:Val即為解壓縮后之信號(hào),將之輸出。
[0111]圖3為系為本實(shí)用新型之系統(tǒng)硬件架構(gòu)示意圖，其系包括有下列之單元:一 CPU(中央處理器)31:負(fù)責(zé)所有組件之運(yùn)算及控制。
[0112]一 ADPCM Engine (ADPCM引擎)32:執(zhí)行動(dòng)作時(shí)首先設(shè)定ADPCM Engine32初始值、信號(hào)文件起始位置等工作。再由CPU31控制ADPCM Engine32動(dòng)作，當(dāng)執(zhí)行編碼(Encode)時(shí)，開啟模擬/數(shù)字轉(zhuǎn)換器(Analog to Digital Converter, ADC) 35輸入，經(jīng)由ADPCMEngine32做一編碼(EnCode)之處理，并將壓縮結(jié)果存于RAM (隨機(jī)存取內(nèi)存)34，譯碼時(shí)則利用ROM (只讀存儲(chǔ)器)33或RAM (隨機(jī)存取內(nèi)存)34讀出參數(shù)數(shù)據(jù)或必要之程序，將結(jié)果由模擬 / 數(shù)字轉(zhuǎn)換器(Digital to AnalogConverter, DAC) 36 輸出。
[0113]一 ADPCM/CPU同步執(zhí)行接口:在ADPCM與CPU數(shù)據(jù)協(xié)調(diào)接口，包括有數(shù)據(jù)總線(Data Bus)及地址總線(Address Bus)。
[0114]圖4為圖3的ADPCMEngine的細(xì)部硬件架構(gòu)圖，其包括有一運(yùn)算處理器321、一緩存器322、一 ADPCM狀態(tài)323及一地址產(chǎn)生器324，而其編碼方法及譯碼方式分述如下:
[0115]編碼方法ENCODER:
[0116]ADPCM State (ADPCM狀態(tài))323之第一狀態(tài):由模擬/數(shù)字轉(zhuǎn)換器(Analog toDigitalConverter, ADC) 35采集信號(hào)，一運(yùn)算處理器321中包括有加法器、減法器及移位運(yùn)算器，并利用其中減法運(yùn)算器求得差值dif，由dif決定sign之正負(fù)，再使用運(yùn)算處理器321，以連續(xù)逼近法求出Λ值。
[0117]ADPCM StateCADPCM 狀態(tài))323 之第二狀態(tài):將Λ與 index 送至 ADDRESSGENERATOR(地址產(chǎn)生器)324，利用所產(chǎn)生的地址取得R0M33內(nèi)部之查表值，并更新緩存器(Register) 322 之值。
[0118]ADPCM State (ADPCM狀態(tài))323之第三狀態(tài):由數(shù)據(jù)總線(Data Bus)送出壓縮數(shù)據(jù)。
[0119]解碼方法DECODER:
[0120]ADPCM State (ADPCM狀態(tài))323之第一狀態(tài):送出位置值(address)，取得壓縮數(shù)據(jù)值S。
[0121 ] ADPCM State (ADPCM狀態(tài))323之第二狀態(tài):將壓縮數(shù)據(jù)δ與index送入ADDRESSGENERATOR (地址產(chǎn)生器)324，利用所產(chǎn)生之地址取得存放在R0M33里之量化值，并由S之正負(fù)號(hào)決定由運(yùn)算處理器321中之加法器或減法器求出val值，且將val經(jīng)由DAC36輸出。
[0122]ADPCM State(ADPCM狀態(tài))323之第三狀態(tài):由壓縮數(shù)據(jù)δ取得只讀存儲(chǔ)器R0M33之?dāng)?shù)據(jù)，將index更新。
[0123]上述實(shí)例只為說(shuō)明本實(shí)用新型的技術(shù)構(gòu)思及特點(diǎn)，其目的在于讓熟悉此項(xiàng)技術(shù)的人能夠了解本實(shí)用新型的內(nèi)容并據(jù)以實(shí)施，并不能以此限制本實(shí)用新型的保護(hù)范圍。凡根據(jù)本實(shí)用新型精神實(shí)質(zhì)所做的等效變換或修飾，都應(yīng)涵蓋在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種智能電網(wǎng)采集信號(hào)裝置，包括信號(hào)采集電路，其特征在于:所述信號(hào)采集電路包括信號(hào)輸入電路、第一放大電路、第二放大電路以及輸出電路，其中信號(hào)輸入電路包括電容Cl、電阻Rl ;第一放大電路包括第一放大器U1、電阻R3 ;信號(hào)電流經(jīng)過(guò)Rl進(jìn)入第一放大器的反相輸入端；第二放大電路包括電阻R5、電阻R4 ;從第一放大器流出的第一放大電流信號(hào)經(jīng)過(guò)電阻R5進(jìn)入第二放大電路的正相輸入端；輸出電路包括電阻R7、電容C8,從第二放大電路流出的第二放大電流經(jīng)過(guò)電阻R7對(duì)外輸出。
2.根據(jù)權(quán)利要求1所述的一種智能電網(wǎng)采集信號(hào)裝置，其特征在于:所述第一放大電路設(shè)置有反饋電阻R2，反饋電阻R2的兩端連接于從第一放大器的流出端和第一放大器的反相輸入端。
3.根據(jù)權(quán)利要求1或2所述的一種智能電網(wǎng)采集信號(hào)裝置，其特征在于:所述第二放大電路設(shè)置有反饋電阻R6，反饋電阻R6的兩端連接于從第二放大器的流出端和第二放大器的正相輸入端。
4.根據(jù)權(quán)利要求3所述的一種智能電網(wǎng)信號(hào)采集裝置，其特征在于:還包括有一中央處理器、ADPCM引擎、只讀存儲(chǔ)器及隨機(jī)存取存儲(chǔ)器。
【文檔編號(hào)】H03K3/013GK203708223SQ201320891024
【公開日】2014年7月9日 申請(qǐng)日期:2013年12月31日 優(yōu)先權(quán)日:2013年12月31日
【發(fā)明者】李敬鋒, 李恒寬, 成進(jìn), 趙苗苗 申請(qǐng)人:蘇州朗格智能配用電系統(tǒng)有限公司