用于配置及校準(zhǔn)集成電路的技術(shù)和電路系統(tǒng)的制作方法
【專利摘要】本發(fā)明涉及用于配置及校準(zhǔn)集成電路的技術(shù)和電路系統(tǒng)。一種用于配置集成電路的技術(shù)包括用接口電路從外部元件接收配置數(shù)據(jù)。配置數(shù)據(jù)可以包括標(biāo)識字段和用于配置邏輯塊的指令。配置電路系統(tǒng)可以被用來基于標(biāo)識字段識別要被配置的邏輯塊。配置電路系統(tǒng)基于指令配置所識別的邏輯塊中的存儲元件。
【專利說明】用于配置及校準(zhǔn)集成電路的技術(shù)和電路系統(tǒng)
[0001]本申請主張于2012年10月26日提交的美國專利申請13/662，193的優(yōu)先權(quán)，該美國專利申請的全文通過引用并入本申請中。
【背景技術(shù)】
[0002]可編程集成電路器件，例如現(xiàn)場可編程門陣列(FPGA)，可以包括通用結(jié)構(gòu)和能夠被配置為執(zhí)行任意各種功能的邏輯塊。這類器件也可以被重新配置，以滿足變化的操作需求。
[0003]例如，這類器件可以被配置為與外部電路系統(tǒng)進(jìn)行通信，外部電路系統(tǒng)可以通過不同的輸入-輸出協(xié)議連接至這類器件。因此，為了配置輸入-輸出塊以支持特定的協(xié)議，該器件中可以包含控制器模塊。一般地，控制器模塊可以是由器件中的邏輯塊形成的嵌入式電路模塊。
[0004]通常，由于嵌入式控制器模塊是預(yù)先定義或預(yù)先配置的(例如，該模塊或電路可以在設(shè)計的編譯操作期間預(yù)先確定)，因此該控制器只可以被用于其所針對配置的具體的協(xié)議。如果需要將器件修改為支持不同的協(xié)議，則可能需要對嵌入式控制器進(jìn)行重新配置，以滿足不同的需求。
[0005]然而，為了重新配置嵌入式控制器，可能需要對器件上的設(shè)計進(jìn)行更新并且重新編譯。這樣的方案即使是靈活的也可能不是理想的，因為每次嵌入式控制器被更新時，重新編譯設(shè)計會是費時和繁瑣的。
[0006]因此，器件中可能需要多個控制器，特別是當(dāng)器件中的不同邏輯塊被配置為支持不同的協(xié)議時。此外，由于控制器模塊是由器件中的真實邏輯元件形成的，因此可能需要將額外的邏輯資源分配給專用控制器模塊。

【發(fā)明內(nèi)容】

[0007]提供了在不必更新或重新加載設(shè)計的情況下配置集成電路器件的技術(shù)。例如，可編程集成電路器件可以包含最初由定制邏輯設(shè)計配置的可編程邏輯電路系統(tǒng)。在正常操作(即，運行)期間，可編程邏輯電路系統(tǒng)執(zhí)行由定制邏輯設(shè)計所定義的功能。在一些情形下，可能希望對可編程邏輯電路系統(tǒng)的一部分進(jìn)行重新配置，同時可編程邏輯電路系統(tǒng)的剩余部分繼續(xù)執(zhí)行其最初被配置的功能。本發(fā)明的實施例包括在不重新編譯器件上的設(shè)計的情況下(例如在運行期間)重新配置器件的至少一部分的電路及技術(shù)。
[0008]應(yīng)當(dāng)理解，能夠以多種方式實施本發(fā)明，例如過程、裝置、系統(tǒng)、器件或計算機可讀介質(zhì)上的方法。下列描述了本發(fā)明的幾個創(chuàng)造性的實施例。
[0009]操作具有多個邏輯塊的集成電路的方法包括用接口電路從外部元件接收配置數(shù)據(jù)。配置數(shù)據(jù)可以包括標(biāo)識字段和用于配置集成電路中的邏輯塊的指令。基于標(biāo)識字段，可以用配置電路系統(tǒng)識別要被配置的邏輯塊?；谥噶睿渲秒娐废到y(tǒng)可以對所識別的邏輯塊中的存儲元件進(jìn)行配置。
[0010]用于配置集成電路的技術(shù)包括:利用第一接口協(xié)議，用接口電路從外部元件接收配置數(shù)據(jù)?？梢杂脴蚪与娐穼⑴渲脭?shù)據(jù)從第一接口協(xié)議轉(zhuǎn)換為第二接口協(xié)議。隨后，可以通過互連將轉(zhuǎn)換后的配置數(shù)據(jù)路由至邏輯塊。邏輯塊可以具有已經(jīng)被分配了各自的標(biāo)識值的譯碼器電路。每個譯碼器電路可以將其被分配的標(biāo)識值與配置數(shù)據(jù)進(jìn)行匹配(例如，通過比較其被分配的標(biāo)識值與配置數(shù)據(jù)中的標(biāo)識字段)。響應(yīng)于確定配置數(shù)據(jù)與其被分配的標(biāo)識值相匹配，給定的譯碼器電路可以基于配置數(shù)據(jù)(例如，基于配置數(shù)據(jù)中的指令)配置其對應(yīng)的邏輯塊。
[0011 ] 集成電路包括可操作以便利用第一協(xié)議從外部電路接收配置數(shù)據(jù)的接口電路。集成電路可以進(jìn)一步包括可操作以便從接口電路接收配置數(shù)據(jù)的橋接電路系統(tǒng)。該橋接電路系統(tǒng)也可操作以便將配置數(shù)據(jù)從第一協(xié)議轉(zhuǎn)換至第二協(xié)議。集成電路可以包括可操作以便利用第二協(xié)議從橋接電路系統(tǒng)接收配置數(shù)據(jù)的邏輯塊。每個邏輯塊均可以包括可操作以便存儲配置數(shù)據(jù)的一個或更多存儲元件。
[0012]根據(jù)附圖和下列的優(yōu)選實施例的詳細(xì)描述，本發(fā)明的進(jìn)一步的特征、其實質(zhì)和各種優(yōu)勢將更加明顯。
【專利附圖】

【附圖說明】
[0013]圖1是根據(jù)本發(fā)明的一個實施例的說明性集成電路的簡化框圖。
[0014]圖2A是根據(jù)本發(fā)明的一個實施例的說明性集成電路耦合至外部控制器電路的說明性系統(tǒng)的圖示。
[0015]圖2B是根據(jù)本發(fā)明的一個實施例的具有譯碼器電路的說明性輸入-輸出塊的圖
/Jn ο
[0016]圖3A示出多個輸入-輸出塊中帶有配置電路系統(tǒng)的集成電路(IC)器件。
[0017]圖3B根據(jù)本發(fā)明的一個實施例示出帶有配置電路系統(tǒng)的說明性輸入-輸出塊。
[0018]圖4根據(jù)本發(fā)明的一個實施例示出說明性指令流。
[0019]圖5根據(jù)本發(fā)明的一個實施例示出耦合至單個控制器模塊的兩個IC器件。
[0020]圖6根據(jù)本發(fā)明的一個實施例示出用于操作帶有多個邏輯塊的IC的簡化流程。
[0021]圖7根據(jù)本發(fā)明的一個實施例示出用于配置IC的簡化流程。
[0022]圖8是用于實現(xiàn)本發(fā)明的實施例的計算機系統(tǒng)的簡化的示意圖。
【具體實施方式】
[0023]這里提供的實施例包括配置及操作集成電路器件的電路系統(tǒng)和技術(shù)。
[0024]然而，對本領(lǐng)域技術(shù)人員來說，本示例性實施例也可以在沒有一些或全部這些具體細(xì)節(jié)的情況下實施將是明顯的。在其它實例中，為了避免不必要地模糊本實施例，沒有詳細(xì)地描述熟知的操作。
[0025]集成電路(IC)器件通常包括可以被定制為執(zhí)行不同的功能的電路系統(tǒng)或邏輯塊。該器件也可以通過各種輸入-輸出接口耦合至其它電路元件。例如，當(dāng)器件與外部存儲器模塊進(jìn)行通信時，可以使用不同的存儲器接口(例如，單數(shù)據(jù)速率(SDR)、雙數(shù)據(jù)速率(DDR)等)。因此，可能需要接口電路(例如，存儲器控制器)來有助于器件與可耦合至該器件的任何外部電路元件之間的通信。
[0026]然后，可以將IC器件中的邏輯塊或資源配置或定制為接口電路系統(tǒng)，以支持任意各種協(xié)議。然而，如果IC器件需要在操作期間支持不同協(xié)議，則可能需要將該IC器件斷電，使得可以在IC器件上的設(shè)計被重新加載到IC器件之前對其進(jìn)行重新編譯。
[0027]可以對定制IC器件(例如專用集成電路(ASIC)，以及在某種程度上，結(jié)構(gòu)化ASIC器件)進(jìn)行定制以支持不同的接口協(xié)議。嵌入式接口模塊(例如，存儲器控制器模塊等)可以被包含在定制IC器件之內(nèi)。然而，由于這類器件通常不可重新配置，因此嵌入式接口模塊(例如存儲器控制器模塊)的功能可能會被局限于其最初的配置。
[0028]此外，根據(jù)不同的因素(例如，用戶設(shè)計、所使用的器件的結(jié)構(gòu)等)，可能需要多于一個的嵌入式接口模塊。例如，如果特定的用戶設(shè)計利用不同的存儲器協(xié)議，則可能需要多個嵌入式存儲器控制器。如果與嵌入式存儲器控制器通信的邏輯塊(例如，收發(fā)器塊)被彼此遠(yuǎn)離地放置，則也可能需要多個嵌入式控制器(從而減緩器件上的布線擁擠)。
[0029]這里所描述的實施例中的一個提供用于操作IC器件的技術(shù)，該技術(shù)可以允許在運行期間動態(tài)地重新配置器件(例如，不必重新編譯器件上的設(shè)計)。另一實施例提供沒有專用嵌入式接口模塊(例如，存儲器控制器模塊)的集成電路，該集成電路可操作以便通過輸入-輸出接口(例如，聯(lián)合測試行動小組接口)被重新配置。
[0030]圖1 (其意在說明而非限制)示出能夠?qū)崿F(xiàn)本發(fā)明的實施例的IC100的簡化框圖。IC100包括核心邏輯區(qū)115和輸入-輸出元件110。其它輔助電路例如用于時鐘生成和計時的鎖相環(huán)(PLL) 125可以位于核心邏輯區(qū)115的外部(例如，位于IC100的拐角處并鄰近輸入-輸出兀件110)。
[0031]可以用邏輯單元(其可以包括“邏輯元件”(LE)等電路)填充核心邏輯區(qū)115。LE可以包括基于查找表的邏輯區(qū)，并且LE可以被分組成“邏輯陣列塊”(LAB)。LE和各組LE或LAB可以被配置為執(zhí)行用戶期望的邏輯功能。加載到配置存儲器中的配置數(shù)據(jù)可以被用來產(chǎn)生控制信號，控制信號配置LE和各組LE以及LAB以執(zhí)行所期望的邏輯功能。核心邏輯區(qū)115也可以包括可以被用來執(zhí)行各種功能的多個嵌入式存儲器塊(未示出)。
[0032]輸入-輸出元件110也可以包括將IC100連接至其它外部組件的輸入-輸出緩存器。通過輸入-輸出元件Iio將來自核心區(qū)115的信號傳輸?shù)娇梢赃B接至IC100的外部組件。應(yīng)當(dāng)理解，諸如ICioo的單個器件能夠潛在地支持各種不同的接口，并且每個單獨的輸入-輸出體(input-output bank) 110能夠用不同的接口或不同的電壓等級支持不同的輸A -輸出標(biāo)準(zhǔn)。
[0033]因此，IC100可以在輸入-輸出元件110處從外部電路系統(tǒng)接收信號，并且可以將該信號從輸入-輸出元件110路由至核心邏輯區(qū)115以及IC100上的其它邏輯塊?；谒邮盏男盘枺诵倪壿媴^(qū)115以及IC100上的其它邏輯塊可以執(zhí)行不同的功能。
[0034]在圖1的實施例中，IC100可以包括聯(lián)合測試行動小組(JTAG)接口塊105。應(yīng)當(dāng)理解，JTAG接口可以是可被用來調(diào)試數(shù)據(jù)并將數(shù)據(jù)從外部組件傳送至器件(例如，IC100)等的輸入-輸出接口。在示例性實施例中，JTAG接口塊105可操作以便從外部組件接收配置信息，并且可進(jìn)一步操作以便將配置信息發(fā)送至IC100中的其它邏輯塊。
[0035]圖2A根據(jù)本發(fā)明的一個實施例示出耦合至控制器電路202的說明性IC200。在一個實施例中，控制器電路202可以是可操作以便將配置數(shù)據(jù)發(fā)送至IC200的存儲器控制器模塊。IC200可以通過JTAG接口電路105耦合至控制器電路202。應(yīng)當(dāng)理解，JTAG接口電路可以包含數(shù)據(jù)輸入引腳、時鐘引腳和數(shù)據(jù)輸出引腳等。配置數(shù)據(jù)可以被發(fā)送至IC200中的其它邏輯塊(例如，輸入-輸出塊11OA-11OF)。在示例性實施例中，輸入-輸出塊11OA-11OF可以是可通過JTAG接口電路105及IC200內(nèi)的其它配置電路系統(tǒng)由控制器電路202配置的收發(fā)器塊。
[0036]在圖2A的實施例中，來自JTAG接口電路105的信號(例如，配置數(shù)據(jù))可以被發(fā)送至IC200的核心區(qū)115中的橋接電路205。橋接電路205可以通過互連210耦合至輸入-輸出塊11OA-1IOF0在一個實施例中，橋接電路205和互連210可以共同形成用來將配置數(shù)據(jù)從JTAG接口電路105中路由至輸入-輸出塊110A-110F的配置電路系統(tǒng)。在另一實施例中，由橋接電路205和互連210形成的配置電路系統(tǒng)可以是加載到IC200中的用戶設(shè)計的一部分的軟邏輯電路系統(tǒng)。
[0037]在圖2A的實施例中，每個輸入-輸出塊110A-110F (例如，收發(fā)器塊)均可以包含可存儲不同配置位的存儲元件(例如，存儲元件208A-208F)。在一個實施例中，輸入-輸出塊110A-110F可操作以便基于存儲在存儲元件208A-208F中的配置位執(zhí)行不同的功能。在示例性實施例中，輸入-輸出塊110A-110F可以由耦合至IC器件200的JTAG接口 105的控制器電路202在運行期間(例如，在IC器件200的正常操作期間)重新配置。根據(jù)所接收的信號或配置數(shù)據(jù)流，可以對任意或所有輸入-輸出塊110A-110F進(jìn)行配置。
[0038]圖2B根據(jù)本發(fā)明的一個實施例不出說明性輸入-輸出塊110。在由互連210傳輸?shù)呐渲脭?shù)據(jù)被傳輸至輸入-輸出塊110中的存儲元件208之前，該配置數(shù)據(jù)可以被譯碼器電路(例如，譯碼器電路250)接收。在配置數(shù)據(jù)被傳輸至存儲元件208之前，譯碼器電路250可以對該配置數(shù)據(jù)進(jìn)行轉(zhuǎn)換。在一個實施例中，譯碼器電路250可以將配置數(shù)據(jù)從一個協(xié)議轉(zhuǎn)換至另一協(xié)議(例如，從管理數(shù)據(jù)輸入輸出(MDIO)協(xié)議轉(zhuǎn)換至動態(tài)部分可重新配置輸入輸出(DPRIO)協(xié)議)。在另一實施例中，配置數(shù)據(jù)可以是串行數(shù)據(jù)信號，并且譯碼器電路250可以包括將串行數(shù)據(jù)信號轉(zhuǎn)換為并行數(shù)據(jù)信號252的串并轉(zhuǎn)換器電路，該并行數(shù)據(jù)信號252可以被用來配置存儲元件208。
[0039]圖3A示出在輸入-輸出塊310A-310F中帶有配置電路系統(tǒng)305A-305F的IC器件300。應(yīng)當(dāng)理解，IC器件300可以與圖1的IC器件100相似，因此，為了簡潔，前文已經(jīng)描述的元件(例如，互連210、核心區(qū)115、JTAG接口電路105)不再詳細(xì)描述。在圖3A的實施例中，控制器電路或控制器模塊202可以通過JTAG接口電路105配置及重新配置IC器件300。信號(例如，配置數(shù)據(jù))可以通過互連210從JTAG接口電路傳輸。
[0040]在圖3A的實施例中，在信號被傳輸?shù)酱鎯υ?08A-208F中的每個存儲元件之前，配置電路系統(tǒng)305A-305F中的每個均可操作以便將信號或配置數(shù)據(jù)從一個接口轉(zhuǎn)換到另一個接口(例如，從JTAG接口轉(zhuǎn)換到MDIO接口)。在一個實施例中，配置電路系統(tǒng)305A-305F可以包括輸入-輸出塊310A-310F內(nèi)的“硬”電路元件或真實的電路元件。在另一實施例中，配置電路系統(tǒng)305A-305F可以包括橋接接口電路系統(tǒng)和譯碼器電路系統(tǒng)，其細(xì)節(jié)如圖3B的實施例中所示。
[0041]圖3B根據(jù)本發(fā)明的一個實施例示出帶有配置電路系統(tǒng)305的說明性輸入_輸出塊310。配置電路305可以包括橋接電路系統(tǒng)350和譯碼器電路系統(tǒng)250。橋接電路系統(tǒng)350可操作以便從互連210接收配置數(shù)據(jù)。在一個實施例中，在將配置數(shù)據(jù)傳輸至譯碼器電路系統(tǒng)250之前，橋接電路系統(tǒng)可以將該配置數(shù)據(jù)從一種協(xié)議轉(zhuǎn)換至另一種協(xié)議。在將配置數(shù)據(jù)作為并行輸出信號252傳輸至存儲元件208之前，該配置數(shù)據(jù)可以被進(jìn)一步轉(zhuǎn)換為又一種協(xié)議。在一個實施例中，配置數(shù)據(jù)可以更新存儲元件208中的內(nèi)容。
[0042]圖4根據(jù)本發(fā)明的一個實施例示出說明性指令流400。在一個實施例中，指令流400可以是來自圖2A和圖3A的控制器模塊202的配置數(shù)據(jù)流。指令流400可以包括標(biāo)識(ID)字段402、指令類型字段404以及指令字段406。在一個實施例中，ID字段402可以包括被用來識別要被配置的特定邏輯塊(例如，圖2A的輸入-輸出塊110D-110F)的唯一 ID(例如,地址)。
[0043]指令類型字段404可以指示要被執(zhí)行的操作的類型(例如，讀操作或?qū)懖僮?。因此，器件(例如，圖2A的IC器件200和圖3A的IC器件300)可操作以便基于指令流400執(zhí)行讀操作或?qū)懖僮?。在一個實施例中，指令流400中的指令字段406可以包括在寫操作期間可被用來配置或重新配置IC器件中的邏輯塊的實際配置位。在一個實施例中，類似于圖2A的IC器件200 (或圖3A的IC器件300)的多個IC器件可以耦合至類似于控制器202的單個控制器模塊，并且ID字段402可以被用來識別要被重新配置的特定IC器件(或者甚至是IC器件中的具體邏輯塊)。
[0044]圖5根據(jù)本發(fā)明的一個實施例示出耦合至單個控制器模塊202的兩個IC器件500A和500B。應(yīng)當(dāng)理解，IC器件500A和500B可以類似于圖2A中的IC器件200或圖3A中的IC器件300。控制器模塊202可以被用來分別通過JTAG接口電路105A和105B配置IC器件500A和500B。在一個實施例中，控制器模塊202可以傳輸包含ID字段的類似于圖4的指令流的數(shù)據(jù)流，并且根據(jù)特定配置數(shù)據(jù)流的ID字段，可以在任何一個時間對器件500A和500B中的任何一個進(jìn)行配置。
[0045]在圖5的實施例中，可以將配置數(shù)據(jù)流從JTAG接口電路105A和105B分別傳輸至核心區(qū)115A和115B。應(yīng)當(dāng)理解，核心區(qū)115A和115B可以包括互連路徑，這些互連路徑可操作以便將從相應(yīng)的JTAG接口電路105A和105B接收的配置數(shù)據(jù)流路由至適合的輸入_輸出塊(例如，輸入-輸出塊510A和510B)。在一個實施例中，控制器模塊202所傳輸?shù)呐渲脭?shù)據(jù)流中的ID字段可以進(jìn)一步指示要被配置的特定器件(例如，IC器件500A或500B)中的特定邏輯塊。
[0046]圖6根據(jù)本發(fā)明的一個實施例示出用于操作帶有多個邏輯塊的IC的簡化流程600。在步驟610，可以從外部元件接收配置數(shù)據(jù)。在一個實施例中，配置數(shù)據(jù)由IC上的接口電路系統(tǒng)(例如，圖1、圖2A和圖3A的JTAG接口電路105)接收。在步驟620，IC上的配置電路系統(tǒng)可以基于配置數(shù)據(jù)中的標(biāo)識字段識別要被配置的邏輯塊。在一個實施例中，配置數(shù)據(jù)可以包括類似于圖4的指令流400的包括ID字段402和指令字段406的指令流。在步驟630，配置電路系統(tǒng)可以基于配置數(shù)據(jù)中的指令配置所識別的邏輯塊中的存儲元件。在一個實施例中，所識別的邏輯塊可以類似于圖2B中的邏輯塊110或圖3B中的邏輯塊310。
[0047]圖7根據(jù)本發(fā)明的一個實施例示出用于重新配置IC的簡化流程700。在步驟710，從外部元件接收使用第一協(xié)議的配置數(shù)據(jù)流。在步驟720，利用第二協(xié)議將配置數(shù)據(jù)流路由至多個邏輯塊。在一個實施例中，第一協(xié)議可以是JTAG接口協(xié)議而第二協(xié)議可以是MDIO接口協(xié)議。在步驟730，基于配置數(shù)據(jù)對多個邏輯塊中的邏輯塊進(jìn)行配置。在一個實施例中，配置數(shù)據(jù)可以包括可被用來從多個邏輯塊中識別要被重新配置的特定邏輯塊的地址或ID字段。在另一實施例中，所識別的邏輯塊可以包括存儲元件(例如，類似于圖2A中的邏輯塊110A-110F)，并且在步驟730處的配置操作可以包括將從配置數(shù)據(jù)獲取的信息存儲至存儲元件中。
[0048]圖8是用于實現(xiàn)本發(fā)明的實施例的計算機系統(tǒng)800的簡化示意圖。應(yīng)當(dāng)理解，這里所描述的方法可以用數(shù)字處理系統(tǒng)例如常規(guī)的通用計算機系統(tǒng)執(zhí)行。在替換實施例中可以使用被設(shè)計或編程來執(zhí)行一種功能的專用計算機。此外，圖8的計算機系統(tǒng)可以被用于配置IC器件880。應(yīng)當(dāng)理解，IC880可以類似于圖1的IC100、圖2A的IC200或圖3A的IC300。
[0049]計算機系統(tǒng)包括中央處理單元(CPU) 804，中央處理單元(CPU) 804通過總線808耦合至隨機存取存儲器(RAM)806、只讀存儲器(R0M)810以及大容量存儲設(shè)備812。大容量存儲設(shè)備812表示永久性數(shù)據(jù)存儲設(shè)備，例如閃存驅(qū)動器或磁盤驅(qū)動器，其可以是本地或遠(yuǎn)程的。設(shè)計程序814可以是可操作以便編譯用戶設(shè)計并將該設(shè)計加載到IC器件880的電子設(shè)計自動化(EDA)工具。設(shè)計程序814位于大容量存儲器設(shè)備812中，但是在處理期間，設(shè)計程序814也可以位于RAM806中。在一個實施例中，設(shè)計程序814可以包括可被用來配置IC器件880的控制器模塊(例如，圖2A和圖3A的控制器模塊202)。
[0050]應(yīng)當(dāng)理解，CPU804可以在通用處理器、專用處理器或具體編程的邏輯器件中體現(xiàn)。顯示器816通過總線808和顯示器接口 818與CPU804、RAM806、R0M810以及大容量存儲設(shè)備812通信。顯示器816被配置為顯示圖形化的(或基于文本的)用戶界面或其它可視指示符。用戶接口元件830可以包括鍵盤820、光標(biāo)控制器822等，并且其可以耦合至總線808，從而將信息或用戶輸入傳遞給CPU804。其它接口例如輸入-輸出接口 824也可以耦合至總線808。應(yīng)當(dāng)理解，到達(dá)或來自外部器件(例如IC器件880)的數(shù)據(jù)可以通過輸入-輸出接口 824傳遞。在一個實施例中，輸入-輸出接口 824可以包括耦合至總線808和IC器件880的JTAG電纜。因此，可以通過輸入-輸出接口 824將配置數(shù)據(jù)從設(shè)計程序814中傳輸至 IC880。
[0051]到目前為止，針對可編程邏輯電路描述了實施例。這里所描述的方法和裝置可以被并入任何合適的電路中。例如，所述方法和裝置也可以被并入多種類型的器件中，例如微處理器或其它集成電路。示例性集成電路包括可編程陣列邏輯(PAL)、可編程邏輯陣列(PLA)、現(xiàn)場可編程邏輯陣列(FPLA)、電可編程邏輯器件(EPLD)、電可擦除可編程邏輯器件(EEPLD )、邏輯單元陣列(PCA)、現(xiàn)場可編程門陣列(FPGA)、專用標(biāo)準(zhǔn)產(chǎn)品(ASSP )、專用集成電路(ASIC)，以上僅舉幾例。
[0052]這里所描述的可編程邏輯器件可以是包含一個或更多下列組件的數(shù)據(jù)處理系統(tǒng)的一部分:處理器、存儲器、I/o電路系統(tǒng)以及外圍器件。該數(shù)據(jù)處理系統(tǒng)可以用于廣泛的應(yīng)用中，例如計算機聯(lián)網(wǎng)、數(shù)據(jù)聯(lián)網(wǎng)、儀表、視頻處理、數(shù)字信號處理或希望使用可編程或可重新編程邏輯的優(yōu)勢的任何合適的其它應(yīng)用?？删幊踢壿嬈骷梢员挥脕韴?zhí)行各種不同的邏輯功能。例如，可編程邏輯器件可以被配置為與系統(tǒng)處理器合作工作的處理器或控制器?？删幊踢壿嬈骷部梢员挥脕碜鳛橹俨闷鳎糜谥俨脤?shù)據(jù)處理系統(tǒng)中的共享資源的訪問。在又一實施例中，可編程邏輯器件可以被配置為處理器和系統(tǒng)中的一個其它組件之間的接口。在一個實施例中，可編程邏輯器件可以是受讓人所擁有的器件家族中的一個。
[0053]雖然以具體順序描述了方法操作，然而應(yīng)當(dāng)理解，可以在所描述的操作之間執(zhí)行其它操作，可以調(diào)整所描述的操作，使得這些操作在稍微不同的時間發(fā)生，或者可以將所描述的操作分布在允許處理操作以與處理相關(guān)聯(lián)的不同間隔內(nèi)發(fā)生的系統(tǒng)中，只要以期望的方式執(zhí)行覆蓋操作的處理。
[0054]雖然為清晰理解的目的已經(jīng)詳細(xì)描述了上述實施例，然而顯而易見的是，可以在所附權(quán)利要求的范圍內(nèi)進(jìn)行某些變化和修改。因此，本實施例應(yīng)當(dāng)被認(rèn)為是說明性而非限制性的，并且本發(fā)明不限于這里所給定的細(xì)節(jié)，而是在所附權(quán)利要求的范圍和等同形式之內(nèi)可以對其進(jìn)行修改。
[0055]在一個實施例中，操作具有多個邏輯塊的集成電路的方法包括:在運行期間用接口電路從外部元件接收配置數(shù)據(jù)，其中配置數(shù)據(jù)包括標(biāo)識字段和用于配置邏輯塊的指令；基于標(biāo)識字段，用配置電路系統(tǒng)識別多個邏輯塊中要被配置的邏輯塊；以及基于指令，用配置電路系統(tǒng)配置所識別的邏輯塊中的存儲元件。
[0056]在另一實施例中，通過第一接口利用第一協(xié)議接收配置數(shù)據(jù)，并且配置電路系統(tǒng)包括橋接電路。所述方法進(jìn)一步包括用橋接電路將配置數(shù)據(jù)從第一協(xié)議轉(zhuǎn)換為第二協(xié)議，并利用第二協(xié)議將配置數(shù)據(jù)通過多條互連路徑從橋接電路路由到所識別的邏輯塊。
[0057]在另一實施例中，多個邏輯塊中的每個邏輯塊均包含可操作以便從配置電路系統(tǒng)接收配置數(shù)據(jù)的譯碼器電路。所述方法進(jìn)一步包括在配置邏輯塊之前，用譯碼器電路將配置數(shù)據(jù)從第二協(xié)議轉(zhuǎn)換為第三協(xié)議。
[0058]在另一實施例中，將配置數(shù)據(jù)從第二協(xié)議轉(zhuǎn)換為第三協(xié)議包括對配置數(shù)據(jù)進(jìn)行解
串O
[0059]在另一實施例中，存儲元件包括配置隨機存取存儲器電路，并且基于指令配置存儲元件包括將從指令中獲取的信息存儲至配置隨機存取存儲器電路中。
[0060]在另一實施例中，接口電路包括聯(lián)合測試行動小組(JTAG)接口電路，配置數(shù)據(jù)包括JTAG數(shù)據(jù)流，并且所述方法進(jìn)一步包括:將JTAG數(shù)據(jù)流路由至多個邏輯塊，其中多個邏輯塊中的每個邏輯塊包含相應(yīng)的橋接電路；用每個邏輯塊的橋接電路將JTAG數(shù)據(jù)流轉(zhuǎn)換為具有與多個邏輯塊中的相應(yīng)邏輯塊兼容的協(xié)議的數(shù)據(jù)流。
[0061]在另一實施例中，多個邏輯塊包括多個收發(fā)器電路，并且配置所識別的邏輯塊中的存儲元件包括:在集成電路的正常操作期間配置所識別的邏輯塊中的存儲元件。
[0062]在另一實施例中，集成電路是可編程邏輯器件，多個邏輯塊包括多個輸入-輸出塊，并且配置包括:修改多個輸入-輸出塊中的輸入-輸出塊的輸入-輸出協(xié)議。
[0063]一種重新配置集成電路的方法包括:利用第一接口協(xié)議，用接口電路從外部元件接收配置數(shù)據(jù)；利用第二接口協(xié)議，通過多個互連用橋接電路將配置數(shù)據(jù)路由至多個邏輯塊；以及基于配置數(shù)據(jù)，用譯碼器電路重新配置多個邏輯塊中的邏輯塊。
[0064]在另一實施例中，所述方法進(jìn)一步包括:在配置邏輯塊之前，將配置數(shù)據(jù)從第二接口協(xié)議轉(zhuǎn)換為第三接口協(xié)議。
[0065]在另一實施例中，多個邏輯塊包括多個收發(fā)器電路，外部元件包括可操作以便配置多個收發(fā)器電路的控制器模塊，第一接口協(xié)議是聯(lián)合測試行動小組(JTAG)協(xié)議而第二接口協(xié)議是串行接口協(xié)議，并且其中轉(zhuǎn)換包括:利用第三接口協(xié)議對配置數(shù)據(jù)進(jìn)行解串，從而獲得并行配置數(shù)據(jù)。
[0066]在另一實施例中，所述方法進(jìn)一步包括:基于配置數(shù)據(jù)中的標(biāo)識字段，用譯碼器電路識別要被配置的邏輯塊。
[0067]在另一實施例中，多個邏輯塊中的每個邏輯塊均包含存儲元件，并且配置邏輯塊包括:將從配置數(shù)據(jù)的指令字段中獲取的信息存儲至存儲元件中。
[0068]在另一實施例中，集成電路包括:可操作以便利用第一協(xié)議從外部電路接收配置數(shù)據(jù)的接口電路；可操作以便從接口電路接收配置數(shù)據(jù)并且進(jìn)一步可操作以便將配置數(shù)據(jù)從第一協(xié)議轉(zhuǎn)換為第二協(xié)議的橋接電路系統(tǒng)；以及可操作以便利用第二協(xié)議從橋接電路系統(tǒng)接收配置數(shù)據(jù)的多個邏輯塊，其中多個邏輯塊中的每個邏輯塊均包括可操作以便存儲配置數(shù)據(jù)的存儲元件。
[0069]在另一實施例中，配置數(shù)據(jù)包括串行數(shù)據(jù)流，集成電路進(jìn)一步包括:多個邏輯塊中的每個邏輯塊中的串并轉(zhuǎn)換器電路，其中串并轉(zhuǎn)換器電路可操作以便將串行數(shù)據(jù)流轉(zhuǎn)換為并行數(shù)據(jù)流。
[0070]在另一實施例中，多個邏輯塊中的每個邏輯塊均包括橋接電路系統(tǒng)。
[0071]在另一實施例中，集成電路是現(xiàn)場可編程門陣列(FPGA)，其中接口電路包括聯(lián)合測試行動小組(JTAG)電路，其中多個邏輯塊包括多個輸入-輸出塊，并且其中橋接電路系統(tǒng)被放置在FPGA的核心區(qū)。
[0072]在另一實施例中，多個邏輯塊包括多個收發(fā)器塊，其中多個收發(fā)器塊可操作以便在集成電路的正常操作期間接收配置數(shù)據(jù)。
[0073]在另一實施例中，配置數(shù)據(jù)包括標(biāo)識字段和指令字段。
[0074]在另一實施例中，標(biāo)識字段與多個邏輯塊中的至少一個邏輯塊相關(guān)聯(lián)。
[0075]上述僅是本發(fā)明的原理的說明，并且在不脫離本發(fā)明的范圍和精神的情況下，本領(lǐng)域技術(shù)人員能夠進(jìn)行各種修改。
【權(quán)利要求】
1.一種操作具有多個邏輯塊的集成電路的方法，所述方法包括: 在運行期間，用接口電路從外部元件接收配置數(shù)據(jù)，其中所述配置數(shù)據(jù)包含標(biāo)識字段和用于配置邏輯塊的指令； 基于所述標(biāo)識字段，用配置電路系統(tǒng)識別所述多個邏輯塊中要被配置的邏輯塊；以及 基于所述指令，用所述配置電路系統(tǒng)配置所識別的邏輯塊中的存儲元件。
2.根據(jù)權(quán)利要求1所述的方法，其中使用第一協(xié)議通過第一接口接收所述配置數(shù)據(jù)，并且其中所述配置電路系統(tǒng)包含橋接電路，所述方法進(jìn)一步包括: 用所述橋接電路將所述配置數(shù)據(jù)從所述第一協(xié)議轉(zhuǎn)換至第二協(xié)議；以及 使用所述第二協(xié)議通過多條互連路徑將所述配置數(shù)據(jù)從所述橋接電路路由到所識別的邏輯塊。
3.根據(jù)權(quán)利要求2所述的方法，其中所述多個邏輯塊中的每個邏輯塊均包含譯碼器電路，所述譯碼器電路可操作以便從所述配置電路系統(tǒng)接收所述配置數(shù)據(jù)，所述方法進(jìn)一步包括: 在配置所述邏輯塊之前，用所述譯碼器電路將所述配置數(shù)據(jù)從所述第二協(xié)議轉(zhuǎn)換至第三協(xié)議。
4.根據(jù)權(quán)利要求3所述的方法，其中將所述配置數(shù)據(jù)從所述第二協(xié)議轉(zhuǎn)換至所述第三協(xié)議包括對所述配置數(shù)據(jù)進(jìn)行解串。
5.根據(jù)權(quán)利要求1所述的方法，其中所述存儲元件包含配置隨機存取存儲器電路，并且其中基于所述指令配置所述存儲元件包括:` 將從所述指令獲取的信息存儲至所述配置隨機存取存儲器電路中。
6.根據(jù)權(quán)利要求1所述的方法，其中所述接口電路包括聯(lián)合測試行動小組即JTAG接口電路，并且其中所述配置數(shù)據(jù)包括JTAG數(shù)據(jù)流，所述方法進(jìn)一步包括: 將所述JTAG數(shù)據(jù)流路由至所述多個邏輯塊，其中所述多個邏輯塊中的每個邏輯塊包含相應(yīng)的橋接電路；以及 用每個邏輯塊的橋接電路將所述JTAG數(shù)據(jù)流轉(zhuǎn)換為具有與所述多個邏輯塊的相應(yīng)的邏輯塊相兼容的協(xié)議的數(shù)據(jù)流。
7.根據(jù)權(quán)利要求1所述的方法，其中所述多個邏輯塊包含多個收發(fā)器電路，并且其中配置所識別的邏輯塊中的所述存儲元件包括: 在所述集成電路的正常操作期間配置所識別的邏輯塊中的所述存儲元件。
8.根據(jù)權(quán)利要求1所述的方法，其中所述集成電路是可編程邏輯器件，并且其中所述多個邏輯塊包含多個輸入-輸出塊，其中所述配置包括: 修改所述多個輸入_輸出塊中的輸入_輸出塊的輸入-輸出協(xié)議。
9.一種重新配置集成電路的方法，其包括: 利用第一接口協(xié)議，用接口電路從外部元件接收配置數(shù)據(jù)； 利用第二接口協(xié)議，用橋接電路將所述配置數(shù)據(jù)通過多個互連路由至多個邏輯塊；以及 基于所述配置數(shù)據(jù)，用譯碼器電路重新配置所述多個邏輯塊中的邏輯塊。
10.根據(jù)權(quán)利要求9所述的方法，其進(jìn)一步包括: 在配置所述邏輯塊之前，將所述配置數(shù)據(jù)從所述第二接口協(xié)議轉(zhuǎn)換至第三接口協(xié)議。
11.根據(jù)權(quán)利要求10所述的方法，其中所述多個邏輯塊包含多個收發(fā)器電路，并且其中所述外部元件包含可操作以便配置所述多個收發(fā)器電路的控制器模塊，其中所述第一接口協(xié)議包括聯(lián)合測試行動小組即JTAG協(xié)議，并且其中所述第二接口協(xié)議包括串行接口協(xié)議,其中所述轉(zhuǎn)換包括: 對所述配置數(shù)據(jù)進(jìn)行解串，從而獲得使用所述第三接口協(xié)議的并行配置數(shù)據(jù)流。
12.根據(jù)其權(quán)利要求9所述的方法，其進(jìn)一步包括: 基于所述配置數(shù)據(jù)中的標(biāo)識字段，用所述譯碼器電路識別要被配置的邏輯塊。
13.根據(jù)權(quán)利要求9所述的方法，其中所述多個邏輯塊中的每個邏輯塊均包含存儲元件，并且其中配置所述邏輯塊包括: 將從所述配置數(shù)據(jù)中的指令字段獲取的信息存儲至所述存儲元件中。
14.一種集成電路,其包含: 可操作以便使用第一協(xié)議從外部電路接收配置數(shù)據(jù)的接口電路； 可操作以便從所述接口電路接收所述配置數(shù)據(jù)并進(jìn)一步可操作以便將所述配置數(shù)據(jù)從所述第一協(xié)議轉(zhuǎn)換至第二協(xié)議的橋接電路系統(tǒng)；以及 可操作以便使用所述第二協(xié)議從所述橋接電路系統(tǒng)接收所述配置數(shù)據(jù)的多個邏輯塊，其中所述多個邏輯塊中的每個邏輯塊均包含可操作以便存儲所述配置數(shù)據(jù)的存儲元件。
15.根據(jù)權(quán)利要求14所述的集成電路，其中所述配置數(shù)據(jù)包括串行數(shù)據(jù)流，所述集成電路進(jìn)一步包含: 所述多個邏輯塊中的每個邏輯塊中的串并轉(zhuǎn)換器電路，其中所述串并轉(zhuǎn)換器電路可操作以便將所述串行數(shù)據(jù)流轉(zhuǎn)換為并行數(shù)據(jù)流。
16.根據(jù)權(quán)利要求14所述的集成電路，其中所述多個邏輯塊中的每個邏輯塊包含所述橋接電路系統(tǒng)。
17.根據(jù)權(quán)利要求14所述的集成電路，其中所述集成電路是現(xiàn)場可編程門陣列即FPGA，其中所述接口電路包括聯(lián)合測試行動小組即JTAG電路，其中所述多個邏輯塊包含多個輸入-輸出塊，并且其中所述橋接電路系統(tǒng)被放置在所述FPGA的核心區(qū)。
18.根據(jù)權(quán)利要求14所述的集成電路，其中所述多個邏輯塊包含多個收發(fā)器塊，其中所述多個收發(fā)器塊可操作以便在所述集成電路的正常操作期間接收所述配置數(shù)據(jù)。
19.根據(jù)權(quán)利要求14所述的集成電路，其中所述配置數(shù)據(jù)包括標(biāo)識字段和指令字段。
20.根據(jù)權(quán)利要求19所述的集成電路，其中所述標(biāo)識字段與所述多個邏輯塊中的至少一個邏輯塊相關(guān)聯(lián)。
【文檔編號】H03K19/0175GK103793356SQ201310516246
【公開日】2014年5月14日 申請日期:2013年10月28日 優(yōu)先權(quán)日:2012年10月26日
【發(fā)明者】Y·K·盧姆, K·H·崇鄂 申請人:阿爾特拉公司