開關(guān)電路的制作方法
【專利摘要】一實(shí)施方式的開關(guān)電路(10)包括至少一個(gè)具有輸入端子(21)、輸出端子(22)及公共端子(23)的半導(dǎo)體開關(guān)元件，且其通過對(duì)輸入端子與公共端子之間施加脈沖狀信號(hào)而開關(guān)輸出端子與公共端子之間的電流。該開關(guān)電路具備電容抑制元件部(50)，其連接在輸入端子與輸出端子之間、輸入端子與公共端子之間及輸出端子與公共端子之間的至少一個(gè)，且電容抑制元件部使連接有電容抑制元件部的半導(dǎo)體開關(guān)元件的端子間的寄生電容比在脈沖狀信號(hào)的時(shí)鐘頻率的N倍(N為1以上的整數(shù))的頻率下未連接電容抑制元件部的情況更低。
【專利說明】開關(guān)電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及開關(guān)電路。
【背景技術(shù)】
[0002]已知利用晶體管等半導(dǎo)體開關(guān)元件的開關(guān)電路(參照專利文獻(xiàn)I)。由于在半導(dǎo)體開關(guān)元件中存在起因于結(jié)構(gòu)的寄生電容，所以在半導(dǎo)體開關(guān)元件的開關(guān)動(dòng)作中產(chǎn)生寄生電容的充放電時(shí)間。作為縮短這樣的寄生電容的充放電時(shí)間的方法，專利文獻(xiàn)I中對(duì)半導(dǎo)體開關(guān)元件進(jìn)行過載(overdrive)。
[0003]現(xiàn)有技術(shù)文獻(xiàn)
[0004]專利文獻(xiàn)
[0005]專利文獻(xiàn)1:日本實(shí)公平7-47993號(hào)公報(bào)
【發(fā)明內(nèi)容】

[0006]發(fā)明要解決的課題
[0007]然而，在過載中，由于需要供給比半導(dǎo)體開關(guān)元件的驅(qū)動(dòng)所需的電壓(或電流)多的電壓(或電流)，所以存在半導(dǎo)體開關(guān)元件可能被破壞的情況，并且開關(guān)電路的功率效率也容易下降。
[0008]本發(fā)明的目的在于提供一種不利用過載便可實(shí)現(xiàn)開關(guān)速度的提升，并且可實(shí)現(xiàn)功率效率的提升的開關(guān)電路。
[0009]解決課題的手段
[0010]本發(fā)明的一方面的開關(guān)電路為如下開關(guān)電路:包括至少一個(gè)具有輸入端子、輸出端子及公共端子的半導(dǎo)體開關(guān)元件，且其通過對(duì)輸入端子與公共端子之間施加脈沖狀信號(hào)而開關(guān)輸出端子與公共端子之間的電流。該開關(guān)電路具備電容抑制元件部，其連接在輸入端子與輸出端子之間、輸入端子與公共端子之間及輸出端子與公共端子之間的至少一個(gè)。上述電容抑制元件部使連接有電容抑制元件部的半導(dǎo)體開關(guān)元件的端子間的寄生電容比在脈沖狀信號(hào)的時(shí)鐘頻率的N倍(N為I以上的整數(shù))的頻率下未連接電容抑制元件部的情況更低。
[0011]本發(fā)明的其它方面的開關(guān)電路為如下開關(guān)電路:包括四個(gè)具有輸入端子、輸出端子及公共端子的半導(dǎo)體開關(guān)元件，四個(gè)上述半導(dǎo)體開關(guān)元件中的第一半導(dǎo)體開關(guān)元件的輸出端子與四個(gè)上述半導(dǎo)體開關(guān)元件中的第三半導(dǎo)體開關(guān)元件的輸出端子相連接，四個(gè)上述半導(dǎo)體開關(guān)元件中的第二半導(dǎo)體開關(guān)元件的公共端子與四個(gè)上述半導(dǎo)體開關(guān)元件中的第四半導(dǎo)體開關(guān)元件的公共端子相連接，第一半導(dǎo)體開關(guān)元件的公共端子與第二半導(dǎo)體開關(guān)元件的輸出端子相連接，第三半導(dǎo)體開關(guān)元件的公共端子與第四半導(dǎo)體開關(guān)元件的輸出端子相連接，且對(duì)第一?第四半導(dǎo)體開關(guān)元件的輸入端子分別施加脈沖狀信號(hào)，使得在第一半導(dǎo)體開關(guān)元件及第四半導(dǎo)體開關(guān)元件為導(dǎo)通狀態(tài)時(shí)第二半導(dǎo)體開關(guān)元件及第三半導(dǎo)體開關(guān)元件成為截止?fàn)顟B(tài)，并且在第一半導(dǎo)體開關(guān)元件及第四半導(dǎo)體開關(guān)元件為截止?fàn)顟B(tài)時(shí)第二半導(dǎo)體開關(guān)元件及第三半導(dǎo)體開關(guān)元件成為導(dǎo)通狀態(tài)。該開關(guān)電路具備電容抑制元件部，其連接在四個(gè)半導(dǎo)體開關(guān)元件中的至少一個(gè)半導(dǎo)體開關(guān)元件的輸入端子與輸出端子之間、輸入端子與公共端子之間及輸出端子與公共端子之間的至少一個(gè)。該電容抑制元件部使連接有電容抑制元件部的半導(dǎo)體開關(guān)元件的端子間的寄生電容比在脈沖狀信號(hào)的時(shí)鐘頻率的N倍(N為I以上的整數(shù))的頻率下未連接電容抑制元件部的情況更低。
[0012]在上述本發(fā)明的一方面及其它方面的開關(guān)電路的結(jié)構(gòu)中，通過電容抑制元件部而降低在半導(dǎo)體開關(guān)元件中存在的寄生電容本身的影響。因此，不利用過載便可實(shí)現(xiàn)開關(guān)速度的提升，并且可提升功率效率。
[0013]上述本發(fā)明的其它方面的開關(guān)電路可還具備:第一電容元件，其連接在第二半導(dǎo)體開關(guān)元件的輸出端子與第四半導(dǎo)體開關(guān)元件的輸入端子之間；及第二電容元件，其連接在第二半導(dǎo)體開關(guān)元件的輸入端子與第四半導(dǎo)體開關(guān)元件的輸出端子之間。在該方式中，第一電容元件可具有如下電容:使第四半導(dǎo)體開關(guān)元件的輸入端子與輸出端子之間的寄生電容比在對(duì)第四半導(dǎo)體開關(guān)元件供給的脈沖狀信號(hào)的時(shí)鐘頻率的N倍(N為I以上的整數(shù))的頻率下未連接第一電容元件的情況更低。此外，第二電容元件可具有如下電容:使第二半導(dǎo)體開關(guān)元件的輸入端子與輸出端子之間的寄生電容比在對(duì)第二半導(dǎo)體開關(guān)元件供給的脈沖狀信號(hào)的時(shí)鐘頻率的N倍(N為I以上的整數(shù))的頻率下未連接第二電容元件的情況更低。
[0014]在該結(jié)構(gòu)中，通過第一及第二電容元件連接，可降低第二及第四半導(dǎo)體開關(guān)元件各自的輸入端子與輸出端子之間的寄生電容。其結(jié)果，可進(jìn)一步實(shí)現(xiàn)開關(guān)速度的高速化及功率效率的提升。
[0015]上述脈沖狀信號(hào)可為PWM(脈寬調(diào)制)信號(hào)。在該情況下，在將電容抑制元件部的電抗設(shè)為角頻率的函數(shù)Χ(ω)時(shí)，電容抑制元件部能夠以滿足式(I)及式(2)的方式構(gòu)成:
[0016][數(shù)I]
【權(quán)利要求】
1.一種開關(guān)電路，包括至少一個(gè)具有輸入端子、輸出端子及公共端子的半導(dǎo)體開關(guān)元件，通過對(duì)所述輸入端子與所述公共端子之間施加脈沖狀信號(hào)而開關(guān)所述輸出端子與所述公共端子之間的電流， 所述開關(guān)電路具備電容抑制元件部，該電容抑制元件部連接在所述輸入端子與所述輸出端子之間、所述輸入端子與所述公共端子之間及所述輸出端子與所述公共端子之間的至少一個(gè)， 所述電容抑制元件部使連接有所述電容抑制元件部的所述半導(dǎo)體開關(guān)元件的端子間的寄生電容在所述脈沖狀信號(hào)的時(shí)鐘頻率的N倍的頻率下比未連接所述電容抑制元件部的情況更低，其中，N為I以上的整數(shù)。
2.一種開關(guān)電路，包括四個(gè)具有輸入端子、輸出端子及公共端子的半導(dǎo)體開關(guān)元件，四個(gè)所述半導(dǎo)體開關(guān)元件中的第一半導(dǎo)體開關(guān)元件的輸出端子與四個(gè)所述半導(dǎo)體開關(guān)元件中的第三半導(dǎo)體開關(guān)元件的輸出端子相連接，四個(gè)所述半導(dǎo)體開關(guān)元件中的第二半導(dǎo)體開關(guān)元件的公共端子與四個(gè)所述半導(dǎo)體開關(guān)元件中的第四半導(dǎo)體開關(guān)元件的公共端子相連接，所述第一半導(dǎo)體開關(guān)元件的公共端子與所述第二半導(dǎo)體開關(guān)元件的輸出端子相連接，所述第三半導(dǎo)體開關(guān)元件的公共端子與所述第四半導(dǎo)體開關(guān)元件的輸出端子相連接，且對(duì)所述第一~第四半導(dǎo)體開關(guān)元件的輸入端子分別施加脈沖狀信號(hào)，使得在所述第一半導(dǎo)體開關(guān)元件及所述第四半導(dǎo)體開關(guān)元件為導(dǎo)通狀態(tài)時(shí)所述第二半導(dǎo)體開關(guān)元件及所述第三半導(dǎo)體開關(guān)元件成為截止?fàn)顟B(tài)，并且在所述第一半導(dǎo)體開關(guān)元件及所述第四半導(dǎo)體開關(guān)元件為截止?fàn)顟B(tài)時(shí)所述第二半導(dǎo)體開關(guān)元件及所述第三半導(dǎo)體開關(guān)元件成為導(dǎo)通狀態(tài)， 所述開關(guān)電路具備電容抑制元件部，該電容抑制元件部連接在四個(gè)所述半導(dǎo)體開關(guān)元件中的至少一個(gè)半導(dǎo)體開關(guān)元件的所述輸入端子與所述輸出端子之間、所述輸入端子與所述公共端子之間及所述輸出端子與所述公共端子之間的至少一個(gè)， 所述電容抑制元件部使連接有所述電容抑制元件部的所述半導(dǎo)體開關(guān)元件的端子間的寄生電容在所述脈沖狀信號(hào)的時(shí)鐘頻率的N倍的頻率下比未連接所述電容抑制元件部的情況更低，其中，N為I以上·的整數(shù)。
3.如權(quán)利要求2所述的開關(guān)電路，還具備: 第一電容元件，連接在所述第二半導(dǎo)體開關(guān)元件的輸出端子與所述第四半導(dǎo)體開關(guān)元件的輸入端子之間；及 第二電容元件，連接在所述第二半導(dǎo)體開關(guān)元件的輸入端子與所述第四半導(dǎo)體開關(guān)元件的輸出端子之間， 所述第一電容元件具有如下電容:使所述第四半導(dǎo)體開關(guān)元件的輸入端子與輸出端子之間的寄生電容在對(duì)所述第四半導(dǎo)體開關(guān)元件供給的所述脈沖狀信號(hào)的時(shí)鐘頻率的N倍的頻率下比未連接所述第一電容元件的情況更低，其中，N為I以上的整數(shù)， 所述第二電容元件具有如下電容:使所述第二半導(dǎo)體開關(guān)元件的輸入端子與輸出端子之間的寄生電容在對(duì)所述第二半導(dǎo)體開關(guān)元件供給的所述脈沖狀信號(hào)的時(shí)鐘頻率的N倍的頻率下比未連接所述第二電容元件的情況更低，其中，N為I以上的整數(shù)。
4.如權(quán)利要求1至3的任一項(xiàng)所述的開關(guān)電路，其中， 所述脈沖狀信號(hào)為PWM信號(hào)， 在將所述電容抑制元件部的電抗設(shè)為角頻率的函數(shù)Χ(ω)時(shí)，所述電容抑制元件部以滿足式(I)及式(2)的方式構(gòu)成: [數(shù)I]
5.如權(quán)利要求4所述的開關(guān)電路，其中， 所述函數(shù)Χ(ω)以式(3)表示: [數(shù)3]
6.如權(quán)利要求5所述的開關(guān)電路，其中， 所述電容抑制元件部連接在所述半導(dǎo)體開關(guān)元件的所述輸入端子與所述輸出端子之間。
7.如權(quán)利要求1至6的任一項(xiàng)所述的開關(guān)電路，其中， N為2以上， 所述電容抑制元件部包括串聯(lián)連接的第一~第N電路部， 所述第一電路部由串聯(lián)連接的電感元件與電容元件構(gòu)成， 所述第二~第N電路部中的第i電路部由并聯(lián)連接的電感元件與電容元件構(gòu)成，其中，i為2~N的整數(shù)。
8.如權(quán)利要求7所述的開關(guān)電路，其中， 在將所述第一電路部所包含的電感元件及電容元件各自的元件值設(shè)為L(zhǎng)tl及Ctl，將所述第i電路部所包含的電感元件及電容元件的元件值分別設(shè)為L(zhǎng)p1及Cg的情況下， 所述第一電路部所包含的電感元件及電容元件各自的元件值、以及所述第二~第N電路部各自所包含的電容元件的元件值滿足式(4)， [數(shù)4]
【文檔編號(hào)】H03K17/687GK103548265SQ201280024710
【公開日】2014年1月29日 申請(qǐng)日期:2012年4月2日 優(yōu)先權(quán)日:2011年6月6日
【發(fā)明者】藤川一洋, 志賀信夫, 大平孝, 和田和千, 石岡和也 申請(qǐng)人:住友電氣工業(yè)株式會(huì)社, 國(guó)立大學(xué)法人豐橋技術(shù)科學(xué)大學(xué)