專利名稱：比較器的前級差分放大電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種差分放大電路，尤其是一種用于比較器前級的差分放大電路。
背景技術(shù)：
比較器是電路里常用到的電路。現(xiàn)有技術(shù)的比較器對的兩個輸入端的差分值都有一個最小值點，當兩個輸入端的差值小于該最小差值時便不能工作，是的在電路中識別較小值時受到極大的限制
實用新型內(nèi)容
本實用新型的發(fā)明目的在于針對上述存在的問題，提供一種比較器的前級差分放大電路，可以將較小的差值先放大再通過比較器進行處理。本實用新型采用的技術(shù)方案是這樣的一種比較器的前級差分放大電路，該電路的第一輸出端和第二輸出端連接比較器的兩個輸入端，所述前級差分放大電路包括第一PMOS晶體管、第二 PMOS晶體管、第三PMOS晶體管、第四PMOS晶體管、第一 NMOS晶體管、第二NMOS晶體管、第三NMOS晶體管、第四NMOS晶體管、第五NMOS晶體管和第六NMOS晶體管。所述第一PMOS晶體管的源極連接電壓源，柵極連接第二PMOS晶體管的柵極，漏極連接第一 NMOS晶體管的漏極；所述第二 PMOS晶體管的源極連接電壓源，漏極連接第二輸出端、第三NMOS晶體管的漏極和第四NMOS晶體管的漏極；所述第三PMOS晶體管的源極連接電壓源，柵極連接第四PMOS晶體管的柵極，漏極連接第二 NMOS晶體管的漏極；所述第四PMOS晶體管的源極連接電壓源，漏極連接第一輸出端、第五NMOS晶體管的漏極和第六NMOS晶體管的漏極；所述第一 NMOS晶體管的柵極連接第一輸入端，源極通過恒流源接地；所述第二NMOS晶體管的柵極連接第二輸入端，源極通過恒流源接地；所述第三NMOS晶體管的柵極連接第五NMOS晶體管的柵極，源極接地；所述第四NMOS晶體管的柵極連接第六NMOS晶體管的柵極，源極接地；第五NMOS晶體管的源極和第六NMOS晶體管的源極均接地。作為優(yōu)選，所述的第一 PMOS晶體管、第二 PMOS晶體管、第三PMOS晶體管和第四PMOS晶體管為參數(shù)相同的PMOS晶體管。作為優(yōu)選，所述的第一 NMOS晶體管和第二 NMOS晶體管為參數(shù)相同的NMOS晶體管。作為優(yōu)選，所述的第三NMOS晶體管、第四NMOS晶體管、第五NMOS晶體管和第六NMOS晶體管為參數(shù)相同的NMOS晶體管。綜上所述，由于采用了上述技術(shù)方案，本實用新型的有益效果是該電路可以將輸入到比較器的差分信號放大，避免了比較器的盲區(qū)，使得比較器的工作范圍更寬，適用范圍更廣。

[0010]圖I是本實用新型比較器的前級差分放大電路的電路原理圖。
具體實施方式
以下結(jié)合附圖，對本實用新型作詳細的說明。為了使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白，
以下結(jié)合附圖及實施例，對本實用新型進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。如圖I所示，是本實用新型比較器的前級差分放大電路的電路原理圖。本實用新型的一種比較器的前級差分放大電路，該電路是置于比較器的前級電路的，即該電路的第一輸出端OUTl和第二輸出端0UT2連接比較器的兩個輸入端。本實用新 型的所述前級差分放大電路包括第一 PMOS晶體管P1、第二 PMOS晶體管P2、第三PMOS晶體管P3、第四PMOS晶體管P4、第一 NMOS晶體管NI、第二 NMOS晶體管N2、第三NMOS晶體管N3、第四NMOS晶體管N4、第五NMOS晶體管N5和第六NMOS晶體管N6。其中所述的第一PMOS晶體管P1、第二 PMOS晶體管P2、第三PMOS晶體管P3和第四PMOS晶體管P4采用參數(shù)相同的PMOS晶體管，所述的第一 NMOS晶體管NI和第二 NMOS晶體管N2采用參數(shù)相同的NMOS晶體管，所述的第三NMOS晶體管N3、第四NMOS晶體管N4、第五NMOS晶體管N5和第六NMOS晶體管N6采用參數(shù)相同的NMOS晶體管。下面結(jié)合圖I對本實用新型上述的各元器件之間的連接關(guān)系做進一步詳細說明所述第一 PMOS晶體管Pl的源極連接電壓源VDD，柵極連接第二 PMOS晶體管P2的柵極，漏極連接第一 NMOS晶體管NI的漏極；所述第二 PMOS晶體管P2的源極連接電壓源VDD，漏極連接第二輸出端0UT2、第三NMOS晶體管N3的漏極和第四NMOS晶體管N4的漏極；所述第三PMOS晶體管P3的源極連接電壓源VDD，柵極連接第四PMOS晶體管P4的柵極，漏極連接第二 NMOS晶體管N2的漏極；所述第四PMOS晶體管P4的源極連接電壓源VDD，漏極連接第一輸出端0UT1、第五NMOS晶體管N5的漏極和第六NMOS晶體管N6的漏極；所述第一 NMOS晶體管NI的柵極連接第一輸入端NI，源極通過恒流源I接地；所述第二 NMOS晶體管N2的柵極連接第二輸入端N2，源極通過恒流源I接地；所述第三NMOS晶體管N3的柵極連接第五NMOS晶體管N5的柵極，源極接地；所述第四NMOS晶體管N4的柵極連接第六NMOS晶體管N6的柵極，源極接地；第五NMOS晶體管N5的源極和第六NMOS晶體管N6的源極均接地。以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應包含在本實用新型的保護范圍之內(nèi)。
權(quán)利要求1.一種比較器的前級差分放大電路，其特征在于，該電路的第一輸出端(OUTl)和第二輸出端(0UT2)連接比較器的兩個輸入端，所述前級差分放大電路包括第一 PMOS晶體管(P1)、第二 PMOS晶體管(P2)、第三PMOS晶體管(P3)、第四PMOS晶體管(P4)、第一 NMOS晶體管(NI)、第二NMOS晶體管(N2)、第三NMOS晶體管(N3)、第四NMOS晶體管(N4)、第五NMOS晶體管(N5)和第六NMOS晶體管(N6); 所述第一 PMOS晶體管(Pl)的源極連接電壓源(VDD)，柵極連接第二 PMOS晶體管(P2)的柵極，漏極連接第一 NMOS晶體管(NI)的漏極；所述第二 PMOS晶體管(P2)的源極連接電壓源(VDD)，漏極連接第二輸出端(0UT2)、第三NMOS晶體管(N3)的漏極和第四NMOS晶體管(N4)的漏極；所述第三PMOS晶體管(P3)的源極連接電壓源(VDD)，柵極連接第四PMOS晶體管(P4)的柵極，漏極連接第二 NMOS晶體管(N2)的漏極；所述第四PMOS晶體管(P4)的源極連接電壓源(VDD)，漏極連接第一輸出端(0UT1)、第五NMOS晶體管(N5)的漏極和第六NMOS晶體管(N6)的漏極； 所述第一 NMOS晶體管(NI)的柵極連接第一輸入端(NI)，源極通過恒流源(I)接地；所述第二 NMOS晶體管(N2)的柵極連接第二輸入端(N2)，源極通過恒流源(I)接地；所述第三NMOS晶體管(N3)的柵極連接第五NMOS晶體管(N5)的柵極，源極接地；所述第四NMOS晶體管(N4)的柵極連接第六NMOS晶體管(N6)的柵極，源極接地；第五NMOS晶體管(N5)的源極和第六NMOS晶體管(N6)的源極均接地。
2.根據(jù)權(quán)利要求I所述的比較器的前級差分放大電路，其特征在于，所述的第一PMOS晶體管(P1)、第二 PMOS晶體管(P2)、第三PMOS晶體管(P3)和第四PMOS晶體管(P4)為參 數(shù)相同的PMOS晶體管。
3.根據(jù)權(quán)利要求I所述的比較器的前級差分放大電路，其特征在于，所述的第一NMOS晶體管(NI)和第二匪OS晶體管(N2)為參數(shù)相同的NMOS晶體管。
4.根據(jù)權(quán)利要求I所述的比較器的前級差分放大電路，其特征在于，所述的第三NMOS晶體管(N3)、第四NMOS晶體管(N4)、第五NMOS晶體管(N5)和第六NMOS晶體管(N6)為參數(shù)相同的NMOS晶體管。
專利摘要本實用新型公開了一種比較器的前級差分放大電路。該電路的第一輸出端(OUT1)和第二輸出端(OUT2)連接比較器的兩個輸入端，所述前級差分放大電路包括第一PMOS晶體管(P1)、第二PMOS晶體管(P2)、第三PMOS晶體管(P3)、第四PMOS晶體管(P4)、第一NMOS晶體管(N1)、第二NMOS晶體管(N2)、第三NMOS晶體管(N3)、第四NMOS晶體管(N4)、第五NMOS晶體管(N5)和第六NMOS晶體管(N6)。本實用新型的有益效果是該電路可以將輸入到比較器的差分信號放大，避免了比較器的盲區(qū)，使得比較器的工作范圍更寬，適用范圍更廣。
文檔編號H03F3/45GK202798591SQ20122047276
公開日2013年3月13日 申請日期2012年9月17日 優(yōu)先權(quán)日2012年9月17日
發(fā)明者王紀云, 余力, 王曉娟 申請人:鄭州單點科技軟件有限公司