專利名稱：信號產(chǎn)生裝置和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
總的來說，本文涉及電路，具體來說，涉及一種針對驅(qū)動(dòng)揚(yáng)聲器負(fù)載的電路的校準(zhǔn)測試、信號產(chǎn)生裝置和系統(tǒng)。
背景技術(shù)：
電子系統(tǒng)可以包括音頻子系統(tǒng)。音頻子系統(tǒng)當(dāng)連接至揚(yáng)聲器或頭戴耳機(jī)揚(yáng)聲器時(shí)產(chǎn)生聲音，并且能夠在諸如手機(jī)、MP3播放器、手持游戲系統(tǒng)以及平板或膝上計(jì)算機(jī)的便攜電子設(shè)備中發(fā)現(xiàn)該音頻子系統(tǒng)。能夠?qū)P(yáng)聲器負(fù)載進(jìn)行校準(zhǔn)測試以確定至負(fù)載的功率水平是有益的。校準(zhǔn)測試也可以用于檢測頭戴耳機(jī)的揚(yáng)聲器之間的串?dāng)_。然而，這樣的測試可能會(huì)產(chǎn)生令用戶厭惡的音調(diào)或喀噠聲，或者可能導(dǎo)致用戶認(rèn)為該設(shè)備并未正確運(yùn)行。

實(shí)用新型內(nèi)容總的來說，本文涉及電子電路，具體來說，涉及提供基本上聽不見的音調(diào)的電子電路。一種裝置示例包括:電容器、通信連接至所述電容器的電流產(chǎn)生電路以及通信連接至所述電流產(chǎn)生電路的電流脈沖定時(shí)電路。所述電流脈沖定時(shí)電路配置為對來自所述電流產(chǎn)生電路的用于對所述電容器充電的第一多個(gè)電流脈沖的持續(xù)時(shí)間以及用于使所述電容器放電的第二多個(gè)電流脈沖的持續(xù)時(shí)間進(jìn)行定時(shí)，并且在最小占空比和最大占空比之間步進(jìn)所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖的所述持續(xù)時(shí)間。提供所述第一多個(gè)電流脈沖和提供所述第二多個(gè)電流脈沖的循環(huán)導(dǎo)致在所述電容器處產(chǎn)生偽正弦脈沖信號。系統(tǒng)示例涉及一種用于驅(qū)動(dòng)揚(yáng)聲器和頭戴耳機(jī)揚(yáng)聲器中的至少一個(gè)的信號產(chǎn)生系統(tǒng)，其中所述信號產(chǎn)生系統(tǒng)包括用于產(chǎn)生測試音調(diào)的測試電路，所述測試電路包括:電容器；通信連接至所述電容器的電流產(chǎn)生電路；以及電流脈沖定時(shí)電路，所述電流脈沖定時(shí)電路通信連接至電流產(chǎn)生電路，并且配置為對來自所述電流產(chǎn)生電路的用于對所述電容器充電的第一多個(gè)電流脈沖的持續(xù)時(shí)間和用于使所述電容器放電的第二多個(gè)電流脈沖的持續(xù)時(shí)間進(jìn)行定時(shí)，并且在最小占空比和最大占空比之間步進(jìn)所述第一多個(gè)電流脈沖和所述第二多個(gè)電流的所述持續(xù)時(shí)間；并且其中，提供所述第一多個(gè)電流脈沖和提供所述第二多個(gè)電流脈沖的循環(huán)導(dǎo)致在所述電容器處產(chǎn)生偽正弦脈沖信號。該部分旨在提供對本專利申請的主題的概括，并非旨在提供對本實(shí)用新型的排他性或窮盡性解釋。包含具體實(shí)施方式
是為了提供與本專利申請有關(guān)的其它信息。

在附圖(其不一定按比例繪制)中，相似的數(shù)字可以描述不同的視圖中的類似部件。具有不同字母后綴的相似數(shù)字可以表示類似部件的不同例子。附圖以舉例而非限制的方式大體示出了本文中討論的各個(gè)實(shí)施例。圖1示出產(chǎn)生具有基本聽不見的頻率的電信號的電路的示例的方框圖。[0009]圖2至圖5示出使用圖1的電路形成亞音速偽正弦脈沖信號的示例。圖6示出使用圖1的電路產(chǎn)生的偽正弦輸出脈沖信號的示例。圖7示出偽正弦輸出脈沖信號的離散傅里葉變換(DFT)。圖8示出操作電路以產(chǎn)生具有基本聽不見的頻率的電信號的方法。
具體實(shí)施方式
如上所述，能夠?yàn)殡娮釉O(shè)備的音頻子系統(tǒng)提供測試或自動(dòng)校準(zhǔn)將會(huì)是有益的。當(dāng)設(shè)備首次啟動(dòng)時(shí)，可以進(jìn)行這樣的測試或校準(zhǔn)，以確定該設(shè)備連接至的揚(yáng)聲器負(fù)載的特性。然而，對于用戶來說，可能期望在不知不覺的情況下進(jìn)行這樣的測試。這可以通過使用聽不見或基本聽不見的音調(diào)執(zhí)行測試或校準(zhǔn)來實(shí)現(xiàn)。頻率足夠低(或相反，周期足夠長)的音調(diào)可以提供亞音速并且因而對于用戶是聽不見的音調(diào)。這實(shí)現(xiàn)了在用戶并不知道該測試的情況下，采用音調(diào)脈沖在其最大幅度處或在其最大幅度附近運(yùn)行該測試。最大幅度或最大幅度附近的音調(diào)對于其用于的測試提供了良好的分辨率。然而，產(chǎn)生這樣的音調(diào)并不容易。一種方法是將時(shí)鐘信號分頻為亞音速頻率的方波，并且隨后施加必要的濾波以抑制任何聽得見的頻段的泛音或諧波。然而，該方波的濾波通常需要實(shí)現(xiàn)長的時(shí)間常數(shù)的模擬電路，其中該模擬電路需要非常大的電阻和電容值，而這對于集成電路(IC)而言是不實(shí)際的?？梢圆捎秒娮柚岛碗娙葜岛艽蟮钠獠考磉M(jìn)行濾波，但并不期望使用這些外部的部件以及相關(guān)聯(lián)的額外IC管腳。圖1示出產(chǎn)生具有基本聽不見的頻率的電信號的電路的示例的方框圖。電路的所有部件可以并入單個(gè)IC中。電路包括電容器105、通信連接至電容器的電流產(chǎn)生電路110、以及通信連接至電流源電路的電流脈沖定時(shí)電路115。通信連接允許在電路(即便存在中間(intervening)電路)之間傳送電信號。
`[0016]電流產(chǎn)生電路110在電容器105處提供電流脈沖，該電流脈沖包括用于對電容器105充電的第一多個(gè)電流脈沖以及用于使電容器105放電的第二多個(gè)電流脈沖。在一些示例中，電流產(chǎn)生電路110包括采用電流I1對電容器105充電的電流源電路120，以及使用電流I2使電容器105放電的電流宿電路125。通常而言，電流I1 =電流12。電流脈沖定時(shí)電路115對來自電流產(chǎn)生電路110的脈沖串或者第一多個(gè)電流脈沖和第_■多個(gè)電流脈沖的持續(xù)時(shí)間進(jìn)行定時(shí)。電流脈沖定時(shí)電路115在最小占空比和最大占空比之間步進(jìn)(st印)電流脈沖的持續(xù)時(shí)間。在一些示例中，最小占空比可以基本為百分之零(0%)的占空比(例如，0%至10%的占空比)，并且最大占空比可以基本為百分之一百(100% )的占空比(例如，90%至100%的占空比)。在一些示例中，在第一多個(gè)電流脈沖期間，電流脈沖定時(shí)電路115將電流脈沖持續(xù)時(shí)間從基本上0 %的占空比增加至基本上100 %的占空比，并且將電流脈沖持續(xù)時(shí)間從基本上100的占空比減少至基本上0的占空比。隨后可以針對第_■多個(gè)電流脈沖來重復(fù)該處理過程。在一些示例中，電流脈沖定時(shí)電路115包括遞增/遞減計(jì)數(shù)器電路130，以及脈沖產(chǎn)生計(jì)數(shù)器電路135 ;針對第一多個(gè)電流脈沖和第二多個(gè)電流脈沖中的每一者，該遞增/遞減計(jì)數(shù)器電路130從最小計(jì)數(shù)計(jì)數(shù)至最大計(jì)數(shù)，并且返回至最小計(jì)數(shù)；該脈沖產(chǎn)生計(jì)數(shù)器電路135根據(jù)遞增/遞減計(jì)數(shù)器電路的計(jì)數(shù)對電流脈沖持續(xù)時(shí)間進(jìn)行定時(shí)。該遞增/遞減計(jì)數(shù)器電路130與脈沖產(chǎn)生計(jì)數(shù)器電路135的交互可以提供具有一持續(xù)時(shí)間的電流脈沖，該持續(xù)時(shí)間從最小占空比斜升至最大占空比，并且隨后斜降返回到最小占空比。提供第一多個(gè)電流脈沖和提供第二多個(gè)電流脈沖的完整循環(huán)將導(dǎo)致在電容器處產(chǎn)生亞音速偽正弦脈沖信號。圖2至圖5示出通過對電容器105充電和使電容器105放電來形成亞音速偽正弦脈沖信號的示例。圖6示出了對圖1的電路的模擬以及所產(chǎn)生的偽正弦脈沖信號。圖2和圖3示出使能電流源電路120中的電流I1的電流定時(shí)脈沖。圖1中的遞增/遞減計(jì)數(shù)器電路130包括接收第一時(shí)鐘信號(慢時(shí)鐘)的輸入端，脈沖產(chǎn)生計(jì)數(shù)器電路135包括接收第二時(shí)鐘信號(快時(shí)鐘)的輸入端，該第二時(shí)鐘信號的頻率高于第一時(shí)鐘信號的頻率。當(dāng)慢時(shí)鐘信號的躍變(例如，上升沿)到來時(shí)，遞增/遞減計(jì)數(shù)器電路130遞增一個(gè)計(jì)數(shù)。在一些示例中，電流脈沖定時(shí)電路115包括通信連接至該遞增/遞減計(jì)數(shù)器電路130與脈沖產(chǎn)生計(jì)數(shù)器電路135的比較電路140。比較電路140將遞增/遞減計(jì)數(shù)器電路130的輸出與脈沖產(chǎn)生計(jì)數(shù)器電路135的輸出進(jìn)行比較，并且產(chǎn)生使能定時(shí)脈沖的電流，直到脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谶f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)為止。在所示示例中，標(biāo)記為“等于”的電路節(jié)點(diǎn)變低。隨后標(biāo)記為“脈沖”的電路節(jié)點(diǎn)變高。脈沖信號是使得電流在遞增/遞減計(jì)數(shù)器電路130遞增I時(shí)能夠?qū)﹄娙萜?05充電的電流定時(shí)脈沖。慢時(shí)鐘的躍變使兩個(gè)計(jì)數(shù)器電路的計(jì)數(shù)并不相等，這將使脈沖產(chǎn)生計(jì)數(shù)器電路135開始計(jì)數(shù)?？鞎r(shí)鐘信號將對脈沖產(chǎn)生計(jì)數(shù)器電路135進(jìn)行時(shí)鐘控制，直到其輸出(總線-A)等于遞增/遞減計(jì)數(shù)器電路130 (總線-B)的輸出為止，此時(shí)，“等于”變高，而“脈沖”變低。因?yàn)槊}沖產(chǎn)生計(jì)數(shù)器電路135從零開始其計(jì)數(shù)，使總線-A等于總線-B所需的快時(shí)鐘周期的數(shù)量為總線-B的值。電流脈沖定時(shí)電路115可以包括通信連接至脈沖產(chǎn)生計(jì)數(shù)器電路135的復(fù)位輸入端的復(fù)位電路145。在所示示例中，復(fù)位電路145包括RS型異步鎖存電路。在脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谶f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)(例如，當(dāng)總線-A等于總線-B時(shí))，復(fù)位電路145產(chǎn)生復(fù)位信號。當(dāng)脈沖產(chǎn)生計(jì)數(shù)器電路135復(fù)位時(shí)，總線-A的值返回至全零?？偩€-B保留其值，直到慢時(shí)鐘的下一次躍變?yōu)橹?。因此，如圖2所示，在慢時(shí)鐘的第一次躍變處，第一脈沖信號的寬度為快時(shí)鐘信號的一個(gè)周期。在慢時(shí)鐘的第二次躍變之后的第二脈沖信號的寬度為快時(shí)鐘的兩個(gè)時(shí)鐘周期，在慢時(shí)鐘的第三次躍變之后的第三脈沖信號的寬度為快時(shí)鐘的三個(gè)周期，等等。在一些示例中，連續(xù)計(jì)數(shù)，遞增/遞減計(jì)數(shù)器電路130達(dá)到其最大計(jì)數(shù)，脈沖信號的寬度等于快時(shí)鐘周期的該最大計(jì)數(shù)。在一些示例中，脈沖信號在最大計(jì)數(shù)處的寬度變?yōu)榈扔诼龝r(shí)鐘信號的周期。在圖2中，“輸出”信號是通過由電流定時(shí)脈沖使能的電流源電路120充電而產(chǎn)生的電容器105上的電壓。電壓不斷向上積分，充電步長的大小不斷增大，從而電容器上電壓的斜率也不斷增大。圖2中的輸出信號對應(yīng)于圖6中的輸出脈沖信號的第一個(gè)四分之一。當(dāng)遞增/遞減計(jì)數(shù)器電路130達(dá)到其最大計(jì)數(shù)時(shí)，其計(jì)數(shù)開始遞減。脈沖信號的寬度根據(jù)計(jì)數(shù)減小快時(shí)鐘信號的一個(gè)周期。這在圖3中示出。電容器電壓由于I1的充電仍然不斷向上積分，但步長大小不斷減小(由于脈沖信號的寬度不斷變窄)，并且電壓的斜率不斷減小。圖3中的輸出信號對應(yīng)于圖6中的輸出脈沖信號的第二個(gè)四分之一。[0027]在一些示例中，電路包括復(fù)接器電路150，該復(fù)接器電路從電流脈沖定時(shí)電路接收電流使能定時(shí)脈沖，并且將電流使能定時(shí)脈沖提供至電流源電路120和電流宿電路125中的一個(gè)。當(dāng)遞增/遞減計(jì)數(shù)器電路130經(jīng)過第一遞增/遞減計(jì)數(shù)周期時(shí)，復(fù)接器電路150將電流使能定時(shí)脈沖提供至電流源電路120。遞增/遞減計(jì)數(shù)器電路隨后開始第二遞增/遞減計(jì)數(shù)周期。在該周期期間，復(fù)接器電路150將電流使能定時(shí)脈沖提供至電流宿電路125。在一些示例中，電路包括通信連接至復(fù)接器電路150的選擇輸入端的切換電路155。在一些示例中，當(dāng)遞增/遞減計(jì)數(shù)器電路130從最小計(jì)數(shù)計(jì)數(shù)至最大計(jì)數(shù)并且返回至最小計(jì)數(shù)時(shí)，切換電路155在電流源電路120和電流宿電路125之間切換電流使能定時(shí)脈沖。在第二周期期間，遞增/遞減計(jì)數(shù)器電路130通過遞增計(jì)數(shù)而再次開始。因?yàn)閷㈦娏髅}沖提供至電流宿電路125，電容器105上的電壓不斷向下積分，步長大小不斷增大，并且電壓的負(fù)斜率的絕對值不斷增大。圖4中的輸出信號對應(yīng)于圖6中的輸出脈沖信號的第三個(gè)四分之一。當(dāng)遞增/遞減計(jì)數(shù)器電路130達(dá)到其最大計(jì)數(shù)時(shí)，其計(jì)數(shù)開始遞減。脈沖信號的寬度基于計(jì)數(shù)而減小快時(shí)鐘信號的一個(gè)周期。這在圖5中示出。電容器電壓由于I2的放電仍然不斷向下積分，但步長的大小不斷減小(由于脈沖信號的寬度變窄)，并且電壓的斜率的絕對值不斷減小。圖5中的輸出信號對應(yīng)于圖6中的輸出脈沖信號的最后的四分之一。圖6不出了通過電流I1和I2的充電和放電而組合成的偽正弦脈沖信號。在第一計(jì)數(shù)周期期間，遞增/遞減計(jì)數(shù)器從最小計(jì)數(shù)計(jì)數(shù)至最大計(jì)數(shù)，并且電容器上的電壓以平緩但逐漸增大的斜率開始趨于向上，并且，在遞增/遞減計(jì)數(shù)器電路130達(dá)到其最大計(jì)數(shù)值時(shí)該斜率達(dá)到最大斜率。當(dāng)遞增/遞減計(jì)數(shù)器電路130開始減小其計(jì)數(shù)時(shí)，電容器上的電壓無縫地連續(xù)上升，但斜率開始減小。當(dāng)遞增/遞減計(jì)數(shù)器電路130達(dá)到其最小計(jì)數(shù)值(例如，零)時(shí)，斜率最終達(dá)到零，并且電容器上的電壓達(dá)到其最大電壓。該最大電壓的值取決于電容器的大小以及充電電流I1和放電電流I2的值。在某些示例中，將電流和電容器的大小制定為使得最大電壓大約為一伏特(IV)。在第二計(jì)數(shù)周期期間，電容器的電壓隨著逐漸增大的負(fù)斜率開始趨于向下。當(dāng)遞增/遞減計(jì)數(shù)器電路130達(dá)到其最大計(jì)數(shù)時(shí)，達(dá)到了最大負(fù)斜率。遞增/遞減計(jì)數(shù)器電路130隨后開始遞減計(jì)數(shù)，并且電容器上的電壓無縫連續(xù)下降，而斜率的絕對值開始減小，并且在遞增/遞減計(jì)數(shù)器電路130達(dá)到其最小計(jì)數(shù)時(shí)最終達(dá)到零。在該點(diǎn)處，電容器電壓達(dá)到其起始值。圖6中的輸出脈沖將是偽正弦的，因?yàn)榻M合輸出脈沖并不具有真正正弦波形的圓度。如果測試或校準(zhǔn)僅需要一個(gè)脈沖，則計(jì)數(shù)序列在前兩個(gè)完整的計(jì)數(shù)周期之后終止。在一些示例中，只要測試需要音調(diào)，則計(jì)數(shù)周期重復(fù)并且連續(xù)。在一些示例中，將“啟動(dòng)”信號提供至圖1中的電路，以開始電路的操作。因?yàn)檫f增/遞減計(jì)數(shù)器電路130針對一個(gè)偽正弦輸出脈沖周期而完成兩個(gè)遞增/遞減計(jì)數(shù)循環(huán)，所以遞增/遞減計(jì)數(shù)器電路130針對第一多個(gè)電流脈沖和第二多個(gè)電流脈沖中的每一個(gè)從最小計(jì)數(shù)計(jì)數(shù)至最大計(jì)數(shù)并且返回至最小計(jì)數(shù)的時(shí)長，應(yīng)當(dāng)小于所產(chǎn)生的亞音速偽正弦脈沖信號的時(shí)長。例如，如果期望聽不見的音調(diào)的頻率為20赫茲(20Hz)，則遞增/遞減計(jì)數(shù)器電路130針對第一多個(gè)電流脈沖和第二多個(gè)電流脈沖中的每一個(gè)從最小計(jì)數(shù)計(jì)數(shù)至最大計(jì)數(shù)并且返回至最小計(jì)數(shù)的時(shí)長應(yīng)當(dāng)小于0.05秒(1/20HZ)。為了避免所產(chǎn)生的偽正弦輸出信號中的泛音，遞增/遞減計(jì)數(shù)器電路130改變計(jì)數(shù)的速率應(yīng)當(dāng)對應(yīng)于基本聽不見的頻率。這將影響遞增/遞減計(jì)數(shù)器電路130的大小。例如，遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，M為正整數(shù)。因?yàn)楸容^電路140查找遞增/遞減計(jì)數(shù)器電路130和脈沖產(chǎn)生計(jì)數(shù)器電路135的值之間的匹配，因此，脈沖產(chǎn)生計(jì)數(shù)器電路135的大小可以與遞增/遞減計(jì)數(shù)器電路130的大小相匹配(例如，總線-A中的位的數(shù)量也為M)。慢時(shí)鐘信號的頻率可以是亞音速偽正弦脈沖信號的期望基本頻率的4*2M倍。例如，如果偽正弦輸出脈沖信號的期望頻率是20Hz的亞音速頻率，則在M = 8時(shí)，慢時(shí)鐘信號的頻率可以為20，480Hz。快時(shí)鐘信號的頻率是第一時(shí)鐘信號的頻率或5.24288MHz的2M倍。選擇M = 8將導(dǎo)致遞增/遞減計(jì)數(shù)器電路130計(jì)數(shù)速率高于正常聽力頻率范圍的頻率。圖7示出偽正弦輸出脈沖信號的離散傅里葉變換(DFT)。DFT示出偽正弦脈沖的基本頻率是20Hz。由慢時(shí)鐘信號產(chǎn)生的輸出信號在20kHz的分量被示出為比基本頻率的分量衰減大約70分貝(70dB)。不同的亞音速頻率可以使用不同的時(shí)鐘頻率和不同大小的計(jì)數(shù)器通過電路來實(shí)現(xiàn)。圖8示出操作電路以產(chǎn)生具有基本聽不見的頻率的電信號的方法800。在方框805中，產(chǎn)生第一多個(gè)電流脈沖以及第二多個(gè)電流脈沖。第二多個(gè)脈沖跟隨第一多個(gè)脈沖。在方框810處，以在最小占空比和最大占空比之間以持續(xù)時(shí)間步長改變多個(gè)第一電流脈沖的持續(xù)時(shí)間和多個(gè)第二電流脈沖的持續(xù)時(shí)間。在一些示例中，電流脈沖的持續(xù)時(shí)間在最小占空比和最大占空比之間傾斜。在方框815處,對電容器充電,使用第一多個(gè)電流脈沖對電容器充電，并且在820處，第二多個(gè)電流脈沖使電容器放電。電容器的充電和放電形成亞音速偽正弦脈沖信號作為諸如圖6中所示的輸出信號脈沖的電信號。可以由電子設(shè)備將亞音速偽正弦脈沖信號提供至揚(yáng)聲器或頭戴耳機(jī)揚(yáng)聲器中的至少一個(gè)，以執(zhí)行設(shè)備測試或校準(zhǔn)?？梢钥闯?，上述電路和方法消耗了非常少的電流，并且因?yàn)槲词褂么蟮臅r(shí)間常數(shù)部件(例如，大的數(shù)值的電阻器和電容器)，因此電路僅需要集成電路管芯上的少量區(qū)域。注釋與示例示例I包括如下主題(諸如裝置)，該主題包括電容器、通信連接至電容器的電流產(chǎn)生電路、以及電流脈沖定時(shí)電路，該電流脈沖定時(shí)電路通信連接至電流產(chǎn)生電路，并且配置為對來自電流產(chǎn)生電路的用于對電容器充電的第一多個(gè)電流脈沖的持續(xù)時(shí)間和用于使電容器放電的第二多個(gè)電流脈沖的持續(xù)時(shí)間進(jìn)行定時(shí)，并且在最小占空比和最大占空比之間步進(jìn)電流脈沖的持續(xù)時(shí)間。提供第一多個(gè)電流脈沖和提供第二多個(gè)電流脈沖的循環(huán)導(dǎo)致在電容器處產(chǎn)生偽正弦脈沖信號。在示例2中，示例I的主題可以選擇性地包括電流脈沖定時(shí)電路，該電流脈沖定時(shí)電路配置為在第一多個(gè)電流脈沖和第二多個(gè)電流脈沖中的每一者期間，將電流脈沖持續(xù)時(shí)間從最小占空比增加至最大占空比，并且將電流脈沖持續(xù)時(shí)間從最大占空比減少到最小占空比。在示例3中，示例I和2中的一個(gè)或任意組合的主題可以選擇性地包括電流脈沖定時(shí)電路，該電流脈沖定時(shí)電路又包括遞增/遞減計(jì)數(shù)器電路，以及脈沖產(chǎn)生計(jì)數(shù)器電路；該遞增/遞減計(jì)數(shù)器電路配置為針對第一多個(gè)電流脈沖和第二多個(gè)電流脈沖中的每一者，從最小計(jì)數(shù)計(jì)數(shù)至最大計(jì)數(shù)，并且返回至最小計(jì)數(shù)；該脈沖產(chǎn)生計(jì)數(shù)器電路配置為根據(jù)遞增/遞減計(jì)數(shù)器電路的計(jì)數(shù)對電流脈沖持續(xù)時(shí)間定時(shí)。在示例4中，示例1-3中的一個(gè)或任意組合的主題可以選擇性地包括電流產(chǎn)生電路，該電流產(chǎn)生電路又包括電流源電路以及電流宿電路，該電流源電路配置為根據(jù)從電流脈沖定時(shí)電路接收的電流使能定時(shí)脈沖對電容器充電；該電流宿電路配置為根據(jù)電流使能定時(shí)脈沖使電容器放電。在示例5中，示例1-4中的一個(gè)或任意組合的主題可以選擇性地包括復(fù)接器電路以及切換電路，該復(fù)接器電路配置為從電流脈沖定時(shí)電路接收電流使能定時(shí)脈沖，并且將電流使能定時(shí)脈沖提供至電流源電路和電流宿電路中的一個(gè)；該切換電路通信連接至復(fù)接器電路的選擇輸入端。該切換電路可配置為當(dāng)遞增/遞減計(jì)數(shù)器從最小計(jì)數(shù)計(jì)數(shù)至最大計(jì)數(shù)并且返回至最小計(jì)數(shù)時(shí)，在電流源電路和電流宿電路之間切換電流使能定時(shí)脈沖。在示例6中，示例1-5中的一個(gè)或任意組合的主題可以選擇性地包括電流脈沖定時(shí)電路，該電流脈沖定時(shí)電路又包括通信連接至遞增/遞減計(jì)數(shù)器電路與脈沖產(chǎn)生電路的比較電路、以及包括接收第一時(shí)鐘信號的輸入端的遞增/遞減計(jì)數(shù)器電路、以及包括接收第二時(shí)鐘信號的輸入端的脈沖產(chǎn)生計(jì)數(shù)器電路，該第二時(shí)鐘信號的頻率高于第一時(shí)鐘信號的頻率。第一時(shí)鐘信號上的躍變可以選擇性地使得脈沖產(chǎn)生計(jì)數(shù)器電路開始計(jì)數(shù)，并且比較電路可以選擇性地配置為產(chǎn)生電流使能定時(shí)脈沖，直到脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谶f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)為止。在示例7中，示例1-6中的一個(gè)或任意組合的主題可以選擇性地包括電流脈沖定時(shí)電路，該電流脈沖定時(shí)電路又包括通信連接至脈沖產(chǎn)生計(jì)數(shù)器電路的復(fù)位輸入端的復(fù)位電路。復(fù)位電路可以選擇性地配置為當(dāng)脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谶f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位信號。在示例8中，示例1-7中的一個(gè)或任意組合的主題可以選擇性地包括遞增/遞減計(jì)數(shù)器電路，該遞增/遞減計(jì)數(shù)器電路具有針對第一多個(gè)電流脈沖和第二多個(gè)電流脈沖中的每一者從最小計(jì)數(shù)計(jì)數(shù)至最大計(jì)數(shù)并且返回至最小計(jì)數(shù)的時(shí)長，該時(shí)長可小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。在示例9中，示例1-8中的一個(gè)或任意組合的主題可以選擇性地包括M位的遞增/遞減計(jì)數(shù)器電路以及M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)。遞增/遞減計(jì)數(shù)器電路可以選擇性地包括用于接收第一時(shí)鐘信號的輸入端，并且脈沖產(chǎn)生計(jì)數(shù)器電路可以選擇性地包括用于接收第二時(shí)鐘信號的輸入端，該第二時(shí)鐘信號的頻率高于第一時(shí)鐘信號的頻率。第一時(shí)鐘信號的頻率可以是偽正弦脈沖信號的期望基本頻率的4*2M倍。在示例10中，示例9的主題可以選擇性地包括第二時(shí)鐘信號，該第二時(shí)鐘信號的頻率為第一時(shí)鐘信號的頻率的2M倍。在示例11中，示例1-10中的一個(gè)或任意組合的主題可以選擇性地包括基本上為百分比之零(0%)的占空比的最小占空比，以及基本上為百分之一百(100%)的占空比的最大占空比。在示例12中，示例1-11中的一個(gè)或任意組合的主題可以選擇性地包括在提供第一多個(gè)電流脈沖和提供第二多個(gè)電流脈沖的循環(huán)期間，產(chǎn)生亞音速偽正弦脈沖信號。示例13可以包括如下主題，或者可以選擇性地與示例1-12中的一個(gè)或任意組合的主題相組合，以包括所述如下主題(例如，方法、用于執(zhí)行動(dòng)作的模塊、或者包括在由機(jī)器執(zhí)行時(shí)使得機(jī)器執(zhí)行動(dòng)作的指令的機(jī)器可讀介質(zhì))，所述如下主題包括:產(chǎn)生第一多個(gè)電流脈沖和第二多個(gè)電流脈沖；在最小占空比和最大占空比之間以持續(xù)時(shí)間步長來改變第一多個(gè)電流脈沖的持續(xù)時(shí)間和第二多個(gè)電流脈沖的持續(xù)時(shí)間；使用第一多個(gè)電流脈沖對電容器充電；以及使用第二多個(gè)電流脈沖使電容器放電。充電和放電形成偽正弦脈沖信號作為電信號。這樣的主題可以包括用于產(chǎn)生第一多個(gè)電流脈沖和第二多個(gè)電流脈沖的模塊。這樣主題的說明性示例包括電流產(chǎn)生電路、電流源電路、電流宿電路、和/或電流脈沖定時(shí)電路。這樣的主題包括用于在最小占空比和最大占空比之間以持續(xù)時(shí)間步長來改變第一多個(gè)電流脈沖的持續(xù)時(shí)間和第二多個(gè)電流脈沖的持續(xù)時(shí)間的模塊。這樣主題的說明性示例包括電流脈沖定時(shí)電路、遞增/遞減計(jì)數(shù)器定時(shí)電路和/或脈沖產(chǎn)生計(jì)數(shù)器電路。這樣的主題可以包括使用第一多個(gè)電流脈沖對電容器充電，這樣主題的說明性示例包括電流源電路和開關(guān)電路。這樣的主題可以包括使用第二多個(gè)電流脈沖使電容器放電，這樣主題的說明性示例包括電流宿電路和開關(guān)電路。在示例14中，權(quán)利要求13的主題可以選擇性地包括將電流脈沖持續(xù)時(shí)間從最小占空比增加至最大占空比，并且將電流脈沖持續(xù)時(shí)間從最大占空比減少至最小占空比。在示例15中，示例13和14中的一個(gè)或任意組合的主題可以選擇性地包括:使用遞增/遞減計(jì)數(shù)器產(chǎn)生計(jì)數(shù)，以產(chǎn)生多個(gè)電流脈沖；以及根據(jù)所產(chǎn)生的計(jì)數(shù)對電流脈沖持續(xù)時(shí)間進(jìn)行定時(shí)，其中在遞增/遞減計(jì)數(shù)器遞增計(jì)數(shù)時(shí)電流脈沖持續(xù)時(shí)間增加，并且在遞增/遞減計(jì)數(shù)器遞減計(jì)數(shù)時(shí)電流脈沖持續(xù)時(shí)間減少，并且其中遞增/遞減計(jì)數(shù)器在產(chǎn)生第一多個(gè)電流脈沖和第二多個(gè)電流脈沖中的每一者期間均進(jìn)行遞增和遞減的計(jì)數(shù)。在示例16中，示例13-15中的一個(gè)或任意組合的主題可以選擇性地包括跟隨第一多個(gè)電流脈沖的第二多個(gè)電流脈沖，以及足以用于第一多個(gè)電流脈沖的遞增/遞減計(jì)數(shù)以及足以用于多個(gè)第二電流脈沖的遞增/遞減計(jì)數(shù)的時(shí)長；該時(shí)長小于或等于偽正弦脈沖信號的時(shí)長。在示例17中，示例13-16中的一個(gè)或任意組合的主題可以選擇性地包括使能電流源電路以產(chǎn)生第一多個(gè)電流脈沖；使能電流宿電路以產(chǎn)生第二多個(gè)電流脈沖，使得充電和放電形成偽正弦脈沖信號作為電信號。示例18可以包括如下主題，或者可以選擇性地與示例1-17中的一個(gè)或任意組合的主題相組合，以包括所述如下主題，例如，包括用于產(chǎn)生測試音調(diào)的測試電路的電子系統(tǒng)。測試電路包括電容器、通信連接至電容器的電流產(chǎn)生電路、以及電流脈沖定時(shí)電路，該電流脈沖定時(shí)電路通信連接至電流產(chǎn)生電路，并且配置為對來自電流產(chǎn)生電路的用于對電容器充電的第一多個(gè)電流脈沖的持續(xù)時(shí)間和用于使電容器放電的第二多個(gè)電流脈沖的持續(xù)時(shí)間定時(shí)，并且在最小占空比和最大占空比之間步進(jìn)電流脈沖的持續(xù)時(shí)間。提供第一多個(gè)電流脈沖和提供第二多個(gè)電流脈沖的循環(huán)將導(dǎo)致在電容器處產(chǎn)生偽正弦脈沖信號。在示例19中，示例18的主題可以選擇性地包括電流脈沖定時(shí)電路，該電流脈沖定時(shí)電路配置為在第一多個(gè)電流脈沖和第二多個(gè)電流脈沖的每一者期間，將電流脈沖持續(xù)時(shí)間從最小占空比增加至最大占空比，并且將電流脈沖持續(xù)時(shí)間從最大占空比減少至最小占空比。在示例20中，示例18和19中的一個(gè)或任意組合的主題可以選擇性地包括遞增/遞減計(jì)數(shù)器電路與脈沖產(chǎn)生計(jì)數(shù)器電路；該遞增/遞減計(jì)數(shù)器電路配置為針對第一多個(gè)電流脈沖和第二多個(gè)電流脈沖中的每一者從最小計(jì)數(shù)計(jì)數(shù)至最大計(jì)數(shù)并且返回至最小計(jì)數(shù)；該脈沖產(chǎn)生計(jì)數(shù)器電路配置為根據(jù)遞增/遞減計(jì)數(shù)器電路的計(jì)數(shù)對電流脈沖持續(xù)時(shí)間定時(shí)。示例21可以包括如下主題，或可以選擇性地與示例1-20中的任意一個(gè)或多個(gè)的任意部分或任意部分的組合相結(jié)合，以包括所述如下主題，所述如下主題可以包括用于執(zhí)行示例1-20的功能的任意一個(gè)或多個(gè)的模塊，或者包括在由機(jī)器執(zhí)行時(shí)使得機(jī)器執(zhí)行示例1-20的功能的任意一個(gè)或多個(gè)的指令的機(jī)器可讀介質(zhì)。這些非限制性示例可以以任何排列或組合的方式相結(jié)合。上述詳細(xì)說明書參照了附圖，附圖也是所述詳細(xì)說明書的一部分。附圖以圖解的方式顯示了可應(yīng)用本實(shí)用新型的具體實(shí)施例。這些實(shí)施例在本文中被稱作“示例”。本文所涉及的所有出版物、專利及專利文件全部作為本文的參考內(nèi)容，盡管它們是分別加以參考的。如果本文與參考文件之間存在用途差異，則將參考文件的用途視作本文的用途的補(bǔ)充，若兩者之間存在不可調(diào)和的差異，則以本文的用途為準(zhǔn)。在本文中，與專利文件通常使用的一樣，術(shù)語“一”或“某一”表示包括一個(gè)或多個(gè)，但其他情況或在使用“至少一個(gè)”或“一個(gè)或多個(gè)”時(shí)應(yīng)除外。在本文中，除非另外指明，否則使用術(shù)語“或”指無排他性的或者，使得“A或B”包括:“A但不是B”、“B但不是A”以及“A和B”。在所附權(quán)利要求中，術(shù)語“包含”和“在其中”等同于各個(gè)術(shù)語“包括”和“其中”的通俗英語。同樣，在本文 中，術(shù)語“包含”和“包括”是開放性的，即，系統(tǒng)、設(shè)備、物品或步驟包括除了權(quán)利要求中這種術(shù)語之后所列出的那些部件以外的部件的，依然視為落在該條權(quán)利要求的范圍之內(nèi)。而且，在下面的權(quán)利要求中，術(shù)語“第一”、“第二”和“第三”等僅僅用作標(biāo)簽，并非對對象有數(shù)量要求。本文所述的方法示例至少部分可以是機(jī)器或計(jì)算機(jī)執(zhí)行的。一些示例可包括計(jì)算機(jī)可讀介質(zhì)或機(jī)器可讀介質(zhì)，其被編碼有可操作為將電子裝置配置為執(zhí)行如上述示例中所述的方法的指令。這些方法的實(shí)現(xiàn)可包括代碼，例如微代碼，匯編語言代碼，高級語言代碼等。該代碼可包括用于執(zhí)行各種方法的計(jì)算機(jī)可讀指令。所述代碼可構(gòu)成計(jì)算機(jī)程序產(chǎn)品的部分。此外，所述代碼可在執(zhí)行期間或其它時(shí)間被有形地存儲在一個(gè)或多個(gè)易失或非易失性計(jì)算機(jī)可讀介質(zhì)上。這些計(jì)算機(jī)可讀介質(zhì)包括但不限于，硬盤、移動(dòng)磁盤、移動(dòng)光盤(例如，壓縮光盤和數(shù)字視頻光盤)，磁帶，存儲卡或棒，隨機(jī)存取存儲器(RAM)，只讀存儲器(ROM)等。上述說明的作用在于解說而非限制。例如，上述示例(或示例的一個(gè)或多個(gè)方面)可結(jié)合使用?？梢栽诶斫馍鲜稣f明書的基礎(chǔ)上，利用現(xiàn)有技術(shù)的某種常規(guī)技術(shù)來執(zhí)行其他實(shí)施例。遵照37C.F.R.§ 1.72(b)的規(guī)定提供摘要，允許讀者快速確定本技術(shù)公開的性質(zhì)。提交本摘要時(shí)要理解的是該摘要不用于解釋或限制權(quán)利要求的范圍或意義。同樣，在上面的具體實(shí)施方式
中，各種特征可歸類成將本公開合理化。這不應(yīng)理解成未要求的公開特征對任何權(quán)利要求必不可少。相反，本實(shí)用新型的主題可在于的特征少于特定公開的實(shí)施例的所有特征。因此，下面的權(quán)利要求據(jù)此并入具體實(shí)施方式
中，每個(gè)權(quán)利要求均作為一個(gè)單獨(dú)的實(shí)施例。應(yīng)參看所附的權(quán)利要求，以及這些權(quán)利要求所享有的等同物的所有范圍，來確定本實(shí)用新型的范圍。
權(quán)利要求1.一種信號產(chǎn)生裝置，其特征在于，包括: 電容器； 通信連接至所述電容器的電流產(chǎn)生電路；以及 電流脈沖定時(shí)電路，所述電流脈沖定時(shí)電路通信連接至電流產(chǎn)生電路，并且配置為對來自所述電流產(chǎn)生電路的用于對所述電容器充電的第一多個(gè)電流脈沖的持續(xù)時(shí)間以及用于使所述電容器放電的第二多個(gè)電流脈沖的持續(xù)時(shí)間進(jìn)行定時(shí)，并且在最小占空比和最大占空比之間步進(jìn)所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖的所述持續(xù)時(shí)間； 其中，提供所述第一多個(gè)電流脈沖和提供所述第二多個(gè)電流脈沖的循環(huán)導(dǎo)致在所述電容器處產(chǎn)生偽正弦脈沖信號。
2.根據(jù)權(quán)利要求1所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路配置為在所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者期間，將來自所述電流產(chǎn)生電路的電流脈沖的持續(xù)時(shí)間從所述最小占空比增加至所述最大占空比，并且將來自所述電流產(chǎn)生電路的電流脈沖的持續(xù)時(shí)間從所述最大占空比減少到所述最小占空比。
3.根據(jù)權(quán)利要求1所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路包括: 遞增/遞減計(jì)數(shù)器電路，所述遞增/遞減計(jì)數(shù)器電路配置為針對所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者，從最小計(jì)數(shù)計(jì)數(shù)至最大計(jì)數(shù)，并且返回至所述最小計(jì)數(shù)；以及 脈沖產(chǎn)生計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路配置為根據(jù)所述遞增/遞減計(jì)數(shù)器電路的計(jì)數(shù)對電流脈沖持續(xù)時(shí)間進(jìn)行定時(shí)。
4.根據(jù)權(quán)利要求2所述的信號產(chǎn)生裝置`，其中所述電流脈沖定時(shí)電路包括: 遞增/遞減計(jì)數(shù)器電路，所述遞增/遞減計(jì)數(shù)器電路配置為針對所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者，從最小計(jì)數(shù)計(jì)數(shù)至最大計(jì)數(shù)，并且返回至所述最小計(jì)數(shù)；以及 脈沖產(chǎn)生計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路配置為根據(jù)所述遞增/遞減計(jì)數(shù)器電路的計(jì)數(shù)對電流脈沖持續(xù)時(shí)間進(jìn)行定時(shí)。
5.根據(jù)權(quán)利要求1所述的信號產(chǎn)生裝置，其中所述電流產(chǎn)生電路包括: 電流源電路，所述電流源電路配置為根據(jù)從所述電流脈沖定時(shí)電路接收的電流使能定時(shí)脈沖對所述電容器充電；以及 電流宿電路，所述電流宿電路配置為根據(jù)所述電流使能定時(shí)脈沖使所述電容器放電。
6.根據(jù)權(quán)利要求2所述的信號產(chǎn)生裝置，其中所述電流產(chǎn)生電路包括: 電流源電路，所述電流源電路配置為根據(jù)從所述電流脈沖定時(shí)電路接收的電流使能定時(shí)脈沖對所述電容器充電；以及 電流宿電路，所述電流宿電路配置為根據(jù)所述電流使能定時(shí)脈沖使所述電容器放電。
7.根據(jù)權(quán)利要求3所述的信號產(chǎn)生裝置，其中所述電流產(chǎn)生電路包括: 電流源電路，所述電流源電路配置為根據(jù)從所述電流脈沖定時(shí)電路接收的電流使能定時(shí)脈沖對所述電容器充電；以及 電流宿電路，所述電流宿電路配置為根據(jù)所述電流使能定時(shí)脈沖使所述電容器放電。
8.根據(jù)權(quán)利要求4所述的信號產(chǎn)生裝置，其中所述電流產(chǎn)生電路包括: 電流源電路，所述電流源電路配置為根據(jù)從所述電流脈沖定時(shí)電路接收的電流使能定時(shí)脈沖對所述電容器充電；以及 電流宿電路，所述電流宿電路配置為根據(jù)所述電流使能定時(shí)脈沖使所述電容器放電。
9.根據(jù)權(quán)利要求5所述的信號產(chǎn)生裝置，進(jìn)一步包括: 復(fù)接器電路，所述復(fù)接器電路配置為從所述電流脈沖定時(shí)電路接收電流使能定時(shí)脈沖，并且將所述電流使能定時(shí)脈沖提供至所述電流源電路和所述電流宿電路中的一個(gè)；以及 切換電路，所述切換電路通信連接至所述復(fù)接器電路的選擇輸入端，其中所述切換電路配置為當(dāng)所述遞增/遞減計(jì)數(shù)器電路從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)時(shí)，在所述電流源電路和所述電流宿電路之間切換所述電流使能定時(shí)脈沖。
10.根據(jù)權(quán)利要求6所述的信號產(chǎn)生裝置，進(jìn)一步包括: 復(fù)接器電路，所述復(fù)接器電路配置為從所述電流脈沖定時(shí)電路接收電流使能定時(shí)脈沖，并且將所述電流使能定時(shí)脈沖提供至所述電流源電路和所述電流宿電路中的一個(gè)；以及 切換電路，所述切換電路通信連接至所述復(fù)接器電路的選擇輸入端，其中所述切換電路配置為當(dāng)所述遞增/遞減計(jì)數(shù)器電路從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)時(shí)，在所述電流源電路和所述電流宿電路之間切換所述電流使能定時(shí)脈沖。
11.根據(jù)權(quán)利要求7所述的信號產(chǎn)生裝置，進(jìn)一步包括: 復(fù)接器電路，所述復(fù)接器電路配置為從所述電流脈沖定時(shí)電路接收電流使能定時(shí)脈沖，并且將所述電流使能定時(shí)脈沖提供至所述電流源電路和所述電流宿電路中的一個(gè)；以及` 切換電路，所述切換電路通信連接至所述復(fù)接器電路的選擇輸入端，其中所述切換電路配置為當(dāng)所述遞增/遞減計(jì)數(shù)器電路從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)時(shí)，在所述電流源電路和所述電流宿電路之間切換所述電流使能定時(shí)脈沖。
12.根據(jù)權(quán)利要求8所述的信號產(chǎn)生裝置，進(jìn)一步包括: 復(fù)接器電路，所述復(fù)接器電路配置為從所述電流脈沖定時(shí)電路接收電流使能定時(shí)脈沖，并且將所述電流使能定時(shí)脈沖提供至所述電流源電路和所述電流宿電路中的一個(gè)；以及 切換電路，所述切換電路通信連接至所述復(fù)接器電路的選擇輸入端，其中所述切換電路配置為當(dāng)所述遞增/遞減計(jì)數(shù)器電路從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)時(shí)，在所述電流源電路和所述電流宿電路之間切換所述電流使能定時(shí)脈沖。
13.根據(jù)權(quán)利要求3所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述遞增/遞減計(jì)數(shù)器電路與所述脈沖產(chǎn)生電路的比較電路， 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，并且所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率； 其中所述第一時(shí)鐘信號的躍變使得所述脈沖產(chǎn)生計(jì)數(shù)器電路開始計(jì)數(shù)；并且 其中所述比較電路配置為產(chǎn)生電流使能定時(shí)脈沖，直到所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)為止。
14.根據(jù)權(quán)利要求4所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述遞增/遞減計(jì)數(shù)器電路與所述脈沖產(chǎn)生電路的比較電路， 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，并且所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率； 其中所述第一時(shí)鐘信號的躍變使得所述脈沖產(chǎn)生計(jì)數(shù)器電路開始計(jì)數(shù)；并且其中所述比較電路配置為產(chǎn)生電流使能定時(shí)脈沖，直到所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)為止。
15.根據(jù)權(quán)利要求5所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述遞增/遞減計(jì)數(shù)器電路與所述脈沖產(chǎn)生電路的比較電路， 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，并且所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率； 其中所述第一時(shí)鐘信號的躍變使得所述脈沖產(chǎn)生計(jì)數(shù)器電路開始計(jì)數(shù)；并且其中所述比較電路配置為產(chǎn)生電流使能定時(shí)脈沖，直到所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)為止。
16.根據(jù)權(quán)利要求6所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述遞增/遞減計(jì)數(shù)器電路與所述脈沖產(chǎn)生電路的比較電路， 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，并且所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率； 其中所述第一時(shí)鐘信號的躍變使得所述脈`沖產(chǎn)生計(jì)數(shù)器電路開始計(jì)數(shù)；并且其中所述比較電路配置為產(chǎn)生電流使能定時(shí)脈沖，直到所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)為止。
17.根據(jù)權(quán)利要求7所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述遞增/遞減計(jì)數(shù)器電路與所述脈沖產(chǎn)生電路的比較電路， 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，并且所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率； 其中所述第一時(shí)鐘信號的躍變使得所述脈沖產(chǎn)生計(jì)數(shù)器電路開始計(jì)數(shù)；并且其中所述比較電路配置為產(chǎn)生電流使能定時(shí)脈沖，直到所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)為止。
18.根據(jù)權(quán)利要求8所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述遞增/遞減計(jì)數(shù)器電路與所述脈沖產(chǎn)生電路的比較電路， 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，并且所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率； 其中所述第一時(shí)鐘信號的躍變使得所述脈沖產(chǎn)生計(jì)數(shù)器電路開始計(jì)數(shù)；并且其中所述比較電路配置為產(chǎn)生電流使能定時(shí)脈沖，直到所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)為止。
19.根據(jù)權(quán)利要求9所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述遞增/遞減計(jì)數(shù)器電路與所述脈沖產(chǎn)生電路的比較電路， 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，并且所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率； 其中所述第一時(shí)鐘信號的躍變使得所述脈沖產(chǎn)生計(jì)數(shù)器電路開始計(jì)數(shù)；并且其中所述比較電路配置為產(chǎn)生電流使能定時(shí)脈沖，直到所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)為止。
20.根據(jù)權(quán)利要求10所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述遞增/遞減計(jì)數(shù)器電路與所述脈沖產(chǎn)生電路的比較電路， 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，并且所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率； 其中所述第一時(shí)鐘信號的躍變使得所述脈沖產(chǎn)生計(jì)數(shù)器電路開始計(jì)數(shù)；并且其中所述比較電路配置為產(chǎn)生電流使能定時(shí)脈沖，直到所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)為止。
21.根據(jù)權(quán)利要求11所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述遞增/遞減計(jì)數(shù)器電路與所述脈沖產(chǎn)生電路的比較電路， 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，并且所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；` 其中所述第一時(shí)鐘信號的躍變使得所述脈沖產(chǎn)生計(jì)數(shù)器電路開始計(jì)數(shù)；并且其中所述比較電路配置為產(chǎn)生電流使能定時(shí)脈沖，直到所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)為止。
22.根據(jù)權(quán)利要求12所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述遞增/遞減計(jì)數(shù)器電路與所述脈沖產(chǎn)生電路的比較電路， 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，并且所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率； 其中所述第一時(shí)鐘信號的躍變使得所述脈沖產(chǎn)生計(jì)數(shù)器電路開始計(jì)數(shù)；并且其中所述比較電路配置為產(chǎn)生電流使能定時(shí)脈沖，直到所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)為止。
23.根據(jù)權(quán)利要求3所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述脈沖產(chǎn)生計(jì)數(shù)器電路的復(fù)位輸入端的復(fù)位電路；其中所述復(fù)位電路配置為當(dāng)所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位信號。
24.根據(jù)權(quán)利要求4所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述脈沖產(chǎn)生計(jì)數(shù)器電路的復(fù)位輸入端的復(fù)位電路；其中所述復(fù)位電路配置為當(dāng)所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位信號。
25.根據(jù)權(quán)利要求5中所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述脈沖產(chǎn)生計(jì)數(shù)器電路的復(fù)位輸入端的復(fù)位電路；其中所述復(fù)位電路配置為當(dāng)所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位信號。
26.根據(jù)權(quán)利要求6中所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述脈沖產(chǎn)生計(jì)數(shù)器電路的復(fù)位輸入端的復(fù)位電路；其中所述復(fù)位電路配置為當(dāng)所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位信號。
27.根據(jù)權(quán)利要求7中所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述脈沖產(chǎn)生計(jì)數(shù)器電路的復(fù)位輸入端的復(fù)位電路；其中所述復(fù)位電路配置為當(dāng)所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位信號。
28.根據(jù)權(quán)利要求8中所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述脈沖產(chǎn)生計(jì)數(shù)器電路的復(fù)位輸入端的復(fù)位電路；其中所述復(fù)位電路配置為當(dāng)所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位信號。
29.根據(jù)權(quán)利要求9中所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述脈沖產(chǎn)生計(jì)數(shù)器電路的復(fù)位輸入端的復(fù)位電路；其中所述復(fù)位電路配置為當(dāng)所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位信號。
30.根據(jù)權(quán)利要求10中所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述脈沖產(chǎn)生計(jì)數(shù)器電路的復(fù)`位輸入端的復(fù)位電路；其中所述復(fù)位電路配置為當(dāng)所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位信號。
31.根據(jù)權(quán)利要求11中所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述脈沖產(chǎn)生計(jì)數(shù)器電路的復(fù)位輸入端的復(fù)位電路；其中所述復(fù)位電路配置為當(dāng)所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位信號。
32.根據(jù)權(quán)利要求12中所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述脈沖產(chǎn)生計(jì)數(shù)器電路的復(fù)位輸入端的復(fù)位電路；其中所述復(fù)位電路配置為當(dāng)所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位信號。
33.根據(jù)權(quán)利要求13中所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述脈沖產(chǎn)生計(jì)數(shù)器電路的復(fù)位輸入端的復(fù)位電路；其中所述復(fù)位電路配置為當(dāng)所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位信號。
34.根據(jù)權(quán)利要求14中所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述脈沖產(chǎn)生計(jì)數(shù)器電路的復(fù)位輸入端的復(fù)位電路；其中所述復(fù)位電路配置為當(dāng)所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位信號。
35.根據(jù)權(quán)利要求15中所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述脈沖產(chǎn)生計(jì)數(shù)器電路的復(fù)位輸入端的復(fù)位電路；其中所述復(fù)位電路配置為當(dāng)所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位信號。
36.根據(jù)權(quán)利要求16中所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述脈沖產(chǎn)生計(jì)數(shù)器電路的復(fù)位輸入端的復(fù)位電路；其中所述復(fù)位電路配置為當(dāng)所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位信號。
37.根據(jù)權(quán)利要求17中所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述脈沖產(chǎn)生計(jì)數(shù)器電路的復(fù)位輸入端的復(fù)位電路；其中所述復(fù)位電路配置為當(dāng)所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位信號。
38.根據(jù)權(quán)利要求18中所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述脈沖產(chǎn)生計(jì)數(shù)器電路的復(fù)位輸入端的復(fù)位電路；其中所述復(fù)位電路配置為當(dāng)所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位號。
39.根據(jù)權(quán)利要求19中所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述脈沖產(chǎn)生計(jì)數(shù)器電路的復(fù)位輸入端的復(fù)位電路；其中所述復(fù)位電路配置為當(dāng)所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位信號。`
40.根據(jù)權(quán)利要求20中所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述脈沖產(chǎn)生計(jì)數(shù)器電路的復(fù)位輸入端的復(fù)位電路；其中所述復(fù)位電路配置為當(dāng)所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位信號。
41.根據(jù)權(quán)利要求21中所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述脈沖產(chǎn)生計(jì)數(shù)器電路的復(fù)位輸入端的復(fù)位電路；其中所述復(fù)位電路配置為當(dāng)所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位信號。
42.根據(jù)權(quán)利要求22中所述的信號產(chǎn)生裝置，其中所述電流脈沖定時(shí)電路進(jìn)一步包括通信連接至所述脈沖產(chǎn)生計(jì)數(shù)器電路的復(fù)位輸入端的復(fù)位電路；其中所述復(fù)位電路配置為當(dāng)所述脈沖產(chǎn)生計(jì)數(shù)器電路的計(jì)數(shù)變?yōu)榈扔谒鲞f增/遞減計(jì)數(shù)器電路的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位信號。
43.根據(jù)權(quán)利要求3中任一項(xiàng)所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
44.根據(jù)權(quán)利要求4所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
45.根據(jù)權(quán)利要求5所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
46.根據(jù)權(quán)利要求6所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
47.根據(jù)權(quán)利要求7所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
48.根據(jù)權(quán)利要求8所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
49.根據(jù)權(quán)利要求9所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。`
50.根據(jù)權(quán)利要求10所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
51.根據(jù)權(quán)利要求11所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
52.根據(jù)權(quán)利要求12所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
53.根據(jù)權(quán)利要求13所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
54.根據(jù)權(quán)利要求14所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
55.根據(jù)權(quán)利要求15所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
56.根據(jù)權(quán)利要求16所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
57.根據(jù)權(quán)利要求17所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
58.根據(jù)權(quán)利要求18所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
59.根據(jù)權(quán)利要求19所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。`
60.根據(jù)權(quán)利要求20所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
61.根據(jù)權(quán)利要求21所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
62.根據(jù)權(quán)利要求22所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
63.根據(jù)權(quán)利要求23所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
64.根據(jù)權(quán)利要求24所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
65.根據(jù)權(quán)利要求25所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
66.根據(jù)權(quán)利要求26所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
67.根據(jù)權(quán)利要求27所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
68.根據(jù)權(quán)利要求28所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
69.根據(jù)權(quán)利要求29所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈`沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
70.根據(jù)權(quán)利要求30所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
71.根據(jù)權(quán)利要求31所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
72.根據(jù)權(quán)利要求32所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
73.根據(jù)權(quán)利要求33所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
74.根據(jù)權(quán)利要求34所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
75.根據(jù)權(quán)利要求35所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
76.根據(jù)權(quán)利要求36所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
77.根據(jù)權(quán)利要求37所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
78.根據(jù)權(quán)利要求38所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
79.根據(jù)權(quán)利要求39所述 的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
80.根據(jù)權(quán)利要求40所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
81.根據(jù)權(quán)利要求41所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
82.根據(jù)權(quán)利要求42所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路針對來自所述電流產(chǎn)生電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從所述最小計(jì)數(shù)計(jì)數(shù)至所述最大計(jì)數(shù)并且返回至所述最小計(jì)數(shù)的時(shí)長小于所產(chǎn)生的偽正弦脈沖信號的時(shí)長。
83.根據(jù)權(quán)利要求3所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù) 器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
84.根據(jù)權(quán)利要求4所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
85.根據(jù)權(quán)利要求5所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且` 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
86.根據(jù)權(quán)利要求6所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
87.根據(jù)權(quán)利要求7所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
88.根據(jù)權(quán)利要求8所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
89.根據(jù)權(quán)利要求9所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
90.根據(jù)權(quán)利要求10所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
91.根據(jù)權(quán)利要求11所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M`位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
92.根據(jù)權(quán)利要求12所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
93.根據(jù)權(quán)利要求13所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
94.根據(jù)權(quán)利要求14所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
95.根據(jù)權(quán)利要求15所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
96.根據(jù)權(quán)利要求16所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所 述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
97.根據(jù)權(quán)利要求17所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2m倍。
98.根據(jù)權(quán)利要求18所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
99.根據(jù)權(quán)利要求19所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
100.根據(jù)權(quán)利要求20所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
101.根據(jù)權(quán)利要求21所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
102.根據(jù)權(quán)利要求22所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位`遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
103.根據(jù)權(quán)利要求23所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
104.根據(jù)權(quán)利要求24所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
105.根據(jù)權(quán)利要求25所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
106.根據(jù)權(quán)利要求26所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
107.根據(jù)權(quán)利要求27所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是`所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
108.根據(jù)權(quán)利要求28所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
109.根據(jù)權(quán)利要求29所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
110.根據(jù)權(quán)利要求30所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
111.根據(jù)權(quán)利要求31所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
112.根據(jù)權(quán)利要求32所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
113.根據(jù)權(quán)利要求33所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器 電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
114.根據(jù)權(quán)利要求34所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
115.根據(jù)權(quán)利要求35所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
116.根據(jù)權(quán)利要求36所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)；其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
117.根據(jù)權(quán)利要求37所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
118.根據(jù)權(quán)利要求38所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
119.根據(jù)權(quán)利要求39所述的信號`產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
120.根據(jù)權(quán)利要求40所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
121.根據(jù)權(quán)利要求41所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
122.根據(jù)權(quán)利要求42所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
123.根據(jù)權(quán)利要求43所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
124.根據(jù)權(quán)利要求44所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括`用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2m倍。
125.根據(jù)權(quán)利要求45所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
126.根據(jù)權(quán)利要求46所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
127.根據(jù)權(quán)利要求47所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)；其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
128.根據(jù)權(quán)利要求48所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
129.根據(jù)權(quán)利要求49所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘 信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
130.根據(jù)權(quán)利要求50所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
131.根據(jù)權(quán)利要求51所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
132.根據(jù)權(quán)利要求52所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
133.根據(jù)權(quán)利要求53所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
134.根據(jù)權(quán)利要求54所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
135.根據(jù)權(quán)利要求55所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括`用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
136.根據(jù)權(quán)利要求56所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
137.根據(jù)權(quán)利要求57所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
138.根據(jù)權(quán)利要求58所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)；其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
139.根據(jù)權(quán)利要求59所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
140.根據(jù)權(quán)利要求60所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
141.根據(jù)權(quán)利要求61所述的信號產(chǎn)生裝`置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
142.根據(jù)權(quán)利要求62所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
143.根據(jù)權(quán)利要求63所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
144.根據(jù)權(quán)利要求64所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù) 器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
145.根據(jù)權(quán)利要求65所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
146.根據(jù)權(quán)利要求66所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號`的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
147.根據(jù)權(quán)利要求67所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
148.根據(jù)權(quán)利要求68所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
149.根據(jù)權(quán)利要求69所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
150.根據(jù)權(quán)利要求70所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
151.根據(jù)權(quán)利要求71所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2m倍。
152.根據(jù)權(quán)利要求72所述的信號產(chǎn)生裝置，` 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
153.根據(jù)權(quán)利要求73所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
154.根據(jù)權(quán)利要求74所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
155.根據(jù)權(quán)利要求75所述的信號產(chǎn)生裝置，其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù) 器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
156.根據(jù)權(quán)利要求76所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
157.根據(jù)權(quán)利要求77所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí) 鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
158.根據(jù)權(quán)利要求78所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
159.根據(jù)權(quán)利要求79所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
160.根據(jù)權(quán)利要求80所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
161.根據(jù)權(quán)利要求81所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
162.根據(jù)權(quán)利要求82所述的信號產(chǎn)生裝置， 其中所述遞增/遞減計(jì)數(shù)器電路包括M位遞增/遞減計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括M位脈沖產(chǎn)生計(jì)數(shù)器電路，M為正整數(shù)； 其中所述遞增/遞減計(jì)數(shù)器電路包括用于接收第一時(shí)鐘信號的輸入端，所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收第二時(shí)鐘信號的輸入端，所述第二時(shí)鐘信號的頻率高于所述第一時(shí)鐘信號的頻率；并且 其中所述第一時(shí)鐘信號的所述頻率是所述偽正弦脈沖信號的期望基本頻率的4*2M倍。
163.根據(jù)權(quán)利要求83-162中任一項(xiàng)所述的信號產(chǎn)生裝置，其中所述脈沖產(chǎn)生計(jì)數(shù)器電路包括用于接收頻率為所述第一時(shí)鐘信號的`頻率的2M倍的所述第二時(shí)鐘信號的所述輸入端。
164.根據(jù)權(quán)利要求1-162中任一項(xiàng)所述的信號產(chǎn)生裝置，其中所述電流產(chǎn)生電路在基本上為百分比之零的最小占空比和，基本上為百分之一百的所述最大占空比的占空比步進(jìn)來自所述電流脈沖定時(shí)電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖的所述持續(xù)時(shí)間。
165.根據(jù)權(quán)利要求163所述的信號產(chǎn)生裝置，其中所述電流產(chǎn)生電路在基本上為百分比之零的最小占空比和，基本上為百分之一百的所述最大占空比的占空比步進(jìn)來自所述電流脈沖定時(shí)電路的所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖的所述持續(xù)時(shí)間。
166.根據(jù)權(quán)利要求1-162中任一項(xiàng)所述的信號產(chǎn)生裝置，其中，所述電流產(chǎn)生電路所提供的所述第一多個(gè)電流脈沖和提供所述第二多個(gè)電流脈沖的循環(huán)導(dǎo)致在所述電容器處產(chǎn)生亞音速偽正弦脈沖信號。
167.根據(jù)權(quán)利要求163所述的信號產(chǎn)生裝置，其中，所述電流產(chǎn)生電路所提供的所述第一多個(gè)電流脈沖和提供所述第二多個(gè)電流脈沖的循環(huán)導(dǎo)致在所述電容器處產(chǎn)生亞音速偽正弦脈沖信號。
168.根據(jù)權(quán)利要求164所述的信號產(chǎn)生裝置，其中，所述電流產(chǎn)生電路所提供的所述第一多個(gè)電流脈沖和提供所述第二多個(gè)電流脈沖的循環(huán)導(dǎo)致在所述電容器處產(chǎn)生亞音速偽正弦脈沖信號。
169.根據(jù)權(quán)利要求165所述的信號產(chǎn)生裝置，其中，所述電流產(chǎn)生電路所提供的所述第一多個(gè)電流脈沖和提供所述第二多個(gè)電流脈沖的循環(huán)導(dǎo)致在所述電容器處產(chǎn)生亞音速偽正弦脈沖信號。
170.一種用于驅(qū)動(dòng)揚(yáng)聲器和頭戴耳機(jī)揚(yáng)聲器中的至少一個(gè)的信號產(chǎn)生系統(tǒng),其特征在于，所述信號產(chǎn)生系統(tǒng)包括用于產(chǎn)生測試音調(diào)的測試電路，所述測試電路包括: 電容器； 通信連接至所述電容器的電流產(chǎn)生電路；以及 電流脈沖定時(shí)電路，所述電流脈沖定時(shí)電路通信連接至電流產(chǎn)生電路，并且配置為對來自所述電流產(chǎn)生電路的用于對所述電容器充電的第一多個(gè)電流脈沖的持續(xù)時(shí)間和用于使所述電容器放電的第二多個(gè)電流脈沖的持續(xù)時(shí)間進(jìn)行定時(shí)，并且在最小占空比和最大占空比之間步進(jìn)所述第一多個(gè)電流脈沖和所述第二多個(gè)電流的所述持續(xù)時(shí)間；并且 其中，提供所述第一多個(gè)電流脈沖和提供所述第二多個(gè)電流脈沖的循環(huán)導(dǎo)致在所述電容器處產(chǎn)生偽正弦脈沖信號。
171.根據(jù)權(quán)利要求170所述的信號產(chǎn)生系統(tǒng)，其中所述電流脈沖定時(shí)電路配置為在所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者期間，將來自所述電流產(chǎn)生電路的電流脈沖的持續(xù)時(shí)間從所述最小占空比增加至所述最大占空比，并且將來自所述電流產(chǎn)生電路的所述電流脈沖的持續(xù)時(shí)間從所述最大占空比減少到所述最小占空比。
172.根據(jù)權(quán)利要求170或171所述的信號產(chǎn)生系統(tǒng)，其中所述電流脈沖定時(shí)電路包括: 遞增/遞減計(jì)數(shù)器電路，所述遞增/遞減計(jì)數(shù)器電路配置為針對所述第一多個(gè)電流脈沖和所述第二多個(gè)電流脈沖中的每一者從最小計(jì)數(shù)計(jì)數(shù)至最大計(jì)數(shù)，并且返回至所述最小計(jì)數(shù)；以及 脈沖產(chǎn)生計(jì)數(shù)器電路，所述脈沖產(chǎn)生計(jì)數(shù)器電路配置為根據(jù)所述遞增/遞減計(jì)數(shù)器電路的計(jì)數(shù)對電流脈沖持續(xù)時(shí)間 進(jìn)行定時(shí)。
專利摘要本實(shí)用新型提供一種信號產(chǎn)生裝置和系統(tǒng)。該信號產(chǎn)生裝置包括電容器、通信連接至電容器的電流產(chǎn)生電路以及通信連接至電流源電路的電流脈沖定時(shí)電路。該電流脈沖定時(shí)電路配置為對來自電流產(chǎn)生電路的用于對電容器充電的第一多個(gè)電流脈沖的持續(xù)時(shí)間和用于使電容器放電的第二多個(gè)電流脈沖的持續(xù)時(shí)間定時(shí)，并且在最小占空比和最大占空比之間步進(jìn)電流脈沖的持續(xù)時(shí)間。提供第一多個(gè)電流脈沖和提供第二多個(gè)電流脈沖的循環(huán)導(dǎo)致在電容器處產(chǎn)生亞音速偽正弦脈沖信號。
文檔編號H03K3/017GK202931266SQ20122033753
公開日2013年5月8日 申請日期2012年7月12日 優(yōu)先權(quán)日2011年7月12日
發(fā)明者威廉·D·盧埃林 申請人:快捷半導(dǎo)體(蘇州)有限公司, 快捷半導(dǎo)體公司