專利名稱：基于掃描鏈的芯片內(nèi)部寄存器復位方法及復位控制裝置的制作方法
技術領域：
本發(fā)明涉及數(shù)字集成電路領域，具體涉及一種基于掃描鏈的芯片內(nèi)部寄存器復位方法及復位控制裝置。
背景技術：
在數(shù)字集成電路中，需要通過一定的方法對寄存器進行復位，使得其有一個確定的初始狀態(tài)(O或1)，從而確保數(shù)字集成電路能夠正常工作。現(xiàn)有技術中常用的寄存器復位方法包括同步復位和異步復位。在同步復位時，當復位信號有效時，寄存器并不立即復位，而是在寄存器的時鐘發(fā) 生有效跳變時，才將寄存器復位為固定的初值。在同步復位結構中，復位信號被作為數(shù)據(jù)信號，參與寄存器數(shù)據(jù)輸入端的組合邏輯操作，這增加了寄存器之間的組合邏輯級數(shù)，對芯片的性能有一定的影響；在異步復位時，當復位信號有效時，無論是否有有效的時鐘跳變，寄存器將立刻被復位為固定的初值。異步復位寄存器將復位信號作為寄存器的獨立輸入，因此復位信號不作為數(shù)據(jù)信號參與寄存器數(shù)據(jù)輸入端的組合邏輯操作，但是異步復位結構的電路穩(wěn)定性不如同步復位電路。在正常工作時，異步復位電路中復位信號上的任何毛刺都將導致寄存器被錯誤地復位，而同步復位電路中除非復位信號上的毛刺恰好發(fā)生在時鐘的有效跳變沿，否則不會導致寄存器被錯誤地復位。但是，同步復位和異步復位都需要一根全局的復位信號線。在數(shù)字集成電路規(guī)模不斷擴大的情況下，無論是同步復位還是異步復位，都面臨全局信號線的布線問題。隨著集成電路工藝的不斷提高，數(shù)字集成電路的規(guī)模不斷擴大，單個芯片內(nèi)集成的寄存器數(shù)目越來越多。無論是采用同步復位還是異步復位，都需要將全局復位信號送給每一個需要復位的寄存器，這將導致全局復位信號線的負載非常大。且寄存器遍布芯片每一個角落，復位信號需要走很長的路徑才能到達寄存器，這導致很大的信號線延遲。目前通用的做法是采用復位樹結構，通過多級緩沖，將單根全局復位信號做樹形散開，并保證從根節(jié)點到所有葉節(jié)點的信號線延遲相同。這不僅耗費了大量的硬件資源，帶來了一定的復位樹功耗開銷，而且隨著數(shù)字集成電路規(guī)模的不斷擴大，復位樹將不斷提升芯片物理設計復雜度，對芯片的設計實現(xiàn)造成極大的困難。綜上所述，現(xiàn)有技術的數(shù)字集成電路的同步復位方法對數(shù)字集成電路芯片的性能有一定的影響，而現(xiàn)有技術的數(shù)字集成電路的異步復位方法卻又具有潛在的穩(wěn)定性問題。而且，無論是同步復位結構還是異步復位結構，都需要設計實現(xiàn)全局的復位樹結構，不僅帶來額外的功耗開銷，還對芯片物理實現(xiàn)帶來極大的困難。因此，隨著集成電路工藝的不斷提高和集成度的不斷增大，急需一種有效的數(shù)字集成電路寄存器復位的技術方案來解決目前通用的同步和異步復位方法來實現(xiàn)寄存器復位時的種種問題。

發(fā)明內(nèi)容
本發(fā)明要解決的技術問題是提供一種對數(shù)字集成電路芯片性能影響低、穩(wěn)定性高、功耗開銷小，結構簡單、實現(xiàn)方便的基于掃描鏈的芯片內(nèi)部寄存器復位方法及復位控制裝置為了解決上述技術問題，本發(fā)明采用的技術方案為
一種基于掃描鏈的芯片內(nèi)部寄存器復位方法，其實施步驟如下
1)在芯片設計階段，在芯片內(nèi)部將需要復位為O的寄存器構建至少一條掃描鏈、將需要復位為I的寄存器構建至少一條掃描鏈，且同一掃描鏈中前一個寄存器的掃描輸出端與后一個寄存器的掃描輸入端相連；
2)在芯片使用階段，將芯片內(nèi)部各個寄存器的掃描使能信號置為有效，在需要復位為O的寄存器所組成的掃描鏈鏈頭輸入復位值O、在需要復位為I的寄存器所組成的掃描鏈鏈頭輸入復位值1，并提供復位時鐘，控制各個掃描鏈進入復位掃描狀態(tài)，在輸入復位時鐘的控制下將復位值依次寫入掃描鏈中的各個寄存器，在掃描鏈尾寄存器被寫入復位值以后，將掃描使能信號置為無效，退出復位掃描狀態(tài)，完成芯片復位。—種基于掃描鏈的芯片內(nèi)部寄存器復位控制裝置，其特征在于包括掃描鏈使能控制單元、掃描鏈時鐘控制模塊和分別向掃描鏈鏈頭輸出測試數(shù)據(jù)或復位值的輸入數(shù)據(jù)選擇器，所述復位控制裝置的輸入端口包括測試使能端、復位信號輸入端、測試掃描使能信號輸入端、工作時鐘輸入端、復位時鐘輸入端、測試時鐘輸入端以及多個測試數(shù)據(jù)輸入端，所述掃描鏈使能控制單元由狀態(tài)控制器和用于選擇輸出掃描鏈使能信號的使能信號選擇器組成，所述狀態(tài)控制器與復位信號輸入端相連，并根據(jù)復位輸入信號的值控制復位狀態(tài)，所述使能信號選擇器的一個輸入端與狀態(tài)控制器相連，所述掃描鏈使能信號選擇器的另一個輸入端與測試掃描使能信號輸入端相連；所述掃描鏈時鐘控制模塊由級聯(lián)的一級時鐘選擇器和用于向集成電路輸出時鐘信號的二級時鐘選擇器組成，所述一級時鐘選擇器的輸入端分別與工作時鐘輸入端、復位時鐘輸入端相連，所述一級時鐘選擇器的控制端與狀態(tài)控制器的輸出端相連，所述二級時鐘選擇器的一個輸入端與測試時鐘輸入端相連，所述二級時鐘選擇器的另一個輸入端與一級時鐘選擇器的輸出端相連；所述輸入數(shù)據(jù)選擇器與測試數(shù)據(jù)輸入端一一對應，且所述輸入數(shù)據(jù)選擇器的一個輸入端與對應的測試數(shù)據(jù)輸入端相連，所述輸入數(shù)據(jù)選擇器的另一個輸入端為預制的復位值O或I ;所述使能信號選擇器、二級時鐘選擇器以及各個輸入數(shù)據(jù)選擇器的選擇控制端均與測試使能端相連。本發(fā)明基于掃描鏈的芯片內(nèi)部寄存器復位方法具有下述優(yōu)點
I、本發(fā)明基于掃描鏈的芯片內(nèi)部寄存器復位方法充分利用數(shù)字集成電路測試所必須的掃描鏈結構，通過將數(shù)字集成電路內(nèi)部需要復位為O或I的寄存器分別構建掃描鏈，對由需要復位為O的寄存器所構建的掃描鏈鏈頭輸入復位值O、對由需要復位為I的寄存器所構建的掃描鏈鏈頭輸入復位值1，在輸入時鐘信號的控制下將掃描鏈鏈頭輸入信號依次寫入掃描鏈中的各個寄存器，能夠簡單方便地實現(xiàn)寄存器的復位，具有不影響數(shù)據(jù)通路性能、穩(wěn)定性高、物理實現(xiàn)簡單的優(yōu)點，解決了現(xiàn)有同步或異步復位技術存在的影響性能、穩(wěn)定性差、具有額外的復位樹功耗開銷和物理實現(xiàn)困難的問題，具有對性能影響低、穩(wěn)定性高、功效開銷小，結構簡單、實現(xiàn)方便的優(yōu)點。2、通過基于復位值的串鏈方法，實現(xiàn)鏈上寄存器的靈活復位，可以將寄存器靈活復位為O或I,具有靈活度高的優(yōu)點。3、本發(fā)明基于掃描鏈的芯片內(nèi)部寄存器復位控制裝置能夠根據(jù)各個輸入端口輸入的信號控制數(shù)字集成電路進行測試或者寄存器復位，利用數(shù)字集成電路測試所必須的掃描鏈結構，除對測試控制器進行改進以外并不增加額外的邏輯，具有結構簡單、實現(xiàn)方便的優(yōu)點。


圖I為本發(fā)明實施例的方法基本實施流程示意圖。圖2為應用本發(fā)明實施例的寄存器框圖及其輸入輸出真值表。圖3為應用本發(fā)明實施例寄存器復位控制裝置的框架結構示意圖。圖4為本發(fā)明實施例寄存器復位控制裝置的框架結構示意圖。
圖例說明101、測試使能端；102、復位信號輸入端；103、測試掃描使能信號輸入端；104、工作時鐘輸入端；105、復位時鐘輸入端；106、測試時鐘輸入端；107、測試數(shù)據(jù)輸入端；1、掃描鏈使能控制單元；11、狀態(tài)控制器；12、使能信號選擇器；2、掃描鏈時鐘控制模塊；21、一級時鐘選擇器；22、二級時鐘選擇器；3、輸入數(shù)據(jù)選擇器。
具體實施例方式如圖I所示，本發(fā)明實施例基于掃描鏈的芯片內(nèi)部寄存器復位方法的實施步驟如 下
1)在芯片設計階段，在芯片內(nèi)部將需要復位為O的寄存器構建至少一條掃描鏈、將需要復位為I的寄存器構建至少一條掃描鏈，且同一掃描鏈中前一個寄存器的掃描輸出端與后一個寄存器的掃描輸入端相連；
2)在芯片使用階段，將芯片內(nèi)部各個寄存器的掃描使能信號置為有效，在需要復位為O的寄存器所組成的掃描鏈鏈頭輸入復位值O、在需要復位為I的寄存器所組成的掃描鏈鏈頭輸入復位值1，并提供復位時鐘，控制各個掃描鏈進入復位掃描狀態(tài)，在輸入復位時鐘的控制下將復位值依次寫入掃描鏈中的各個寄存器，在掃描鏈尾寄存器被寫入復位值以后，將掃描使能信號置為無效，退出復位掃描狀態(tài)，完成芯片復位。本實施例利用數(shù)字集成電路芯片中已有的用于測試的掃描鏈結構，將需要復位為O和復位為I的寄存器分別組織在一條或多條掃描鏈上，在復位時通過復位控制單元控制掃描鏈進入掃描狀態(tài)，并在掃描鏈的鏈頭輸入固定的O或1，從而實現(xiàn)寄存器的復位，解決了現(xiàn)有寄存器復位需要復位樹，實現(xiàn)困難并存在一定性能開銷的問題，本發(fā)明實施例能夠取消現(xiàn)有同步復位或異步復位方法所需要的復位樹結構，易于實現(xiàn)，且無額外的性能開銷。如圖2所示，本發(fā)明實施例基于掃描鏈的芯片內(nèi)部寄存器復位控制裝置包括掃描鏈使能控制單元I、掃描鏈時鐘控制模塊2和分別向掃描鏈鏈頭輸出測試數(shù)據(jù)或復位值的輸入數(shù)據(jù)選擇器3，所述復位控制裝置的輸入端口包括測試使能端101、復位信號輸入端102、測試掃描使能信號輸入端103、工作時鐘輸入端104、復位時鐘輸入端105、測試時鐘輸入端106以及多個測試數(shù)據(jù)輸入端107，所述掃描鏈使能控制單元I由狀態(tài)控制器11和用于選擇輸出掃描鏈使能信號的使能信號選擇器12組成，所述狀態(tài)控制器11與復位信號輸入端102相連，并根據(jù)復位輸入信號102的值控制復位狀態(tài)，所述使能信號選擇器12的一個輸入端與狀態(tài)控制器11相連，所述掃描鏈使能信號選擇器12的另一個輸入端與測試掃描使能信號輸入端103相連；所述掃描鏈時鐘控制模塊2由級聯(lián)的一級時鐘選擇器21和用于向集成電路輸出時鐘信號的二級時鐘選擇器22組成，所述一級時鐘選擇器21的輸入端分別與工作時鐘輸入端104、復位時鐘輸入端105相連,所述一級時鐘選擇器21的控制端與狀態(tài)控制器11的輸出端相連，所述二級時鐘選擇器22的一個輸入端與測試時鐘輸入端106相連，所述二級時鐘選擇器22的另一個輸入端與一級時鐘選擇器21的輸出端相連；所述輸入數(shù)據(jù)選擇器3與測試數(shù)據(jù)輸入端107 —一對應，且所述輸入數(shù)據(jù)選擇器3的一個輸入端與對應的測試數(shù)據(jù)輸入端107相連，所述輸入數(shù)據(jù)選擇器3的另一個輸入端為預制的復位值O或I ;所述使能信號選擇器12、二級時鐘選擇器22以及各個輸入數(shù)據(jù)選擇器3的選擇控制端均與測試使能端101相連。在進行寄存器復位時，本實施例的寄存器復位控制裝置將數(shù)字集成電路內(nèi)部各個寄存器的掃描使能信號置為有效并提供復位時鐘，然后在復位掃描狀態(tài)，在需要復位為O的掃描鏈鏈頭輸入復位值O、在需要復位為I的掃描鏈鏈頭輸入復位值1，并在復位時鐘的控制下將復位值依次寫入掃描鏈中的各個寄存器，在將復位值寫入所有掃描鏈尾的寄存器后控制掃描鏈退出復位掃描狀態(tài)，從而完成復位。本實施例的寄存器復位控制裝置的輸入端口如下測試使能端101用于輸入測試 使能信號DFT_EN、復位信號輸入端102用于輸入復位信號RST、測試掃描使能信號輸入端103用于輸入測試時掃描鏈使能信號T_SE、工作時鐘輸入端104用于輸入工作時鐘信號F_CK、復位時鐘輸入端105用于輸入復位時鐘信號R_CK、測試時鐘輸入端106用于輸入測試時鐘信號T_CK、測試數(shù)據(jù)輸入端107分別用于輸入掃描測試數(shù)據(jù)……T_SIit)本實施例的寄存器復位控制裝置的輸出端口如下使能信號選擇器12的輸出端用于在掃描測試或者復位時輸出掃描鏈使能信號SE ;二級時鐘選擇器22的輸出端用于在測試時輸出測試時鐘信號T_CK、在復位時輸出復位時鐘信號R_CK以及在復位完畢后輸出工作時鐘信號F_CK ；輸入數(shù)據(jù)選擇器3的輸出端用于在復位時輸出復位值或者在測試時輸出掃描測試數(shù)據(jù)。如圖3所示，典型的寄存器具有四個輸入口和一個輸出口，輸入口分別是數(shù)據(jù)輸入端D、掃描輸入端SI、掃描使能端SE和時鐘端CK，輸出端為Q。在時鐘端CK的上升沿，如果掃描使能端SE為O,則Q端采樣D端數(shù)據(jù)。從寄存器的輸入輸出真值表可知，如果掃描使能端SE輸入為1，則Q端采樣SI端數(shù)據(jù)。在其他情況下，無論CK為O或1，Q端均保持不變。如圖4所不，本實施例中數(shù)字集成電路中全芯片內(nèi)的寄存器串為一條或多條掃描鏈，且復位為O和復位為I的寄存器分別組織在一條或多條掃描鏈上。如圖4所示，有掃描鏈O、掃描鏈I、……、掃描鏈i共計i+Ι條掃描鏈，其中掃描鏈O上的寄存器全部需要復位為0，掃描鏈i上的寄存器全部需要復位為I。所有掃描鏈的鏈頭都由寄存器復位控制裝置控制，與輸入數(shù)據(jù)選擇器3的輸出端相連；所有寄存器的時鐘輸入端CK和掃描使能端SE也都由寄存器復位控制裝置控制，時鐘輸入端CK與二級時鐘選擇器22的輸出端相連，掃描使能端SE與使能信號選擇器12的輸出端相連。本發(fā)明實施例用于數(shù)字集成電路的寄存器復位控制裝置的詳細工作過程如下
I、測試使能信號DFT_EN為I有效時，控制掃描鏈進入測試模式，此時本實施例的寄存器復位控制裝置可以用于實現(xiàn)數(shù)字集成電路的測試。此時，使能信號選擇器12選擇測試時掃描鏈使能信號T_SE為掃描鏈使能信號SE ;二級時鐘選擇器22選擇測試時鐘信號T_CK作為輸出的時鐘信號；輸入數(shù)據(jù)選擇器3分別選擇輸入測試數(shù)據(jù)……T_SIi輸入各個掃描鏈鏈頭作為掃描鏈輸入。2、測試使能信號DFT_EN為O無效時，如果復位信號RST有效，則此時本實施例的寄存器復位控制裝置進入復位掃描狀態(tài)，可以用于實現(xiàn)數(shù)字集成電路的寄存器復位。此時，由狀態(tài)控制器11輸出掃描使能信號，并由使能信號選擇器12選擇作為掃描鏈使能信號SE ；狀態(tài)控制器11控制一級時鐘選擇器21選擇復位時鐘信號R_CK并通過二級時鐘選擇器22作為時鐘信號CK輸出；輸入數(shù)據(jù)選擇器3分別選擇預制的復位值作為掃描鏈輸入數(shù)據(jù)，也即如果該鏈上所有寄存器都需要被復位為O，則選擇O作為復位輸入數(shù)據(jù)輸出；如果該鏈上所有寄存器都需要被復位為1，則選擇I作為復位輸入數(shù)據(jù)輸出。在進入復位掃描狀態(tài)后，復位信號RST即可撤銷，變?yōu)闊o效。此后一定的時間之內(nèi)，狀態(tài)控制器11將保持復位掃描狀態(tài)，從而使所有的掃描鏈都完成復位掃描，也即所有的寄存器都完成復位。在將所有掃描鏈上的寄存器都寫入復位值后，狀態(tài)控制器11將掃描鏈使能信號SE置為無效，并控制一級時鐘選擇器21選擇工作時時鐘信號F_CK并通過二級時鐘選擇器22作為時鐘信號CK輸出，從而控制掃描鏈退出復位掃描狀態(tài)，進入工作狀態(tài)。至此，所有的寄存器都已經(jīng)通過掃描鏈被復位到期望的初值。以上所述僅是本發(fā)明的優(yōu)選實施方式，本發(fā)明的保護范圍并不僅局限于上述實施例，凡屬于本發(fā)明思路下的技術方案均屬于本發(fā)明的保護范圍。應當指出，對于本技術領域 的普通技術人員來說，在不脫離本發(fā)明原理前提下的若干改進和潤飾，這些改進和潤飾也應視為本發(fā)明的保護范圍。
權利要求
1.一種基于掃描鏈的芯片內(nèi)部寄存器復位方法，其特征在于，其實施步驟如下 1)在芯片設計階段，在芯片內(nèi)部將需要復位為O的寄存器構建至少一條掃描鏈、將需要復位為I的寄存器構建至少一條掃描鏈，且同一掃描鏈中前一個寄存器的掃描輸出端與后一個寄存器的掃描輸入端相連； 2)在芯片使用階段，將芯片內(nèi)部各個寄存器的掃描使能信號置為有效，在需要復位為O的寄存器所組成的掃描鏈鏈頭輸入復位值O、在需要復位為I的寄存器所組成的掃描鏈鏈頭輸入復位值1，并提供復位時鐘，控制各個掃描鏈進入復位掃描狀態(tài)，在輸入復位時鐘的控制下將復位值依次寫入掃描鏈中的各個寄存器，在掃描鏈尾寄存器被寫入復位值以后，將掃描使能信號置為無效，退出復位掃描狀態(tài)，完成芯片復位。
2.一種基于掃描鏈的芯片內(nèi)部寄存器復位控制裝置，其特征在于包括掃描鏈使能控制單元(I)、掃描鏈時鐘控制模塊(2)和分別向掃描鏈鏈頭輸出測試數(shù)據(jù)或復位值的輸入數(shù)據(jù)選擇器(3)，所述復位控制裝置的輸入端口包括測試使能端(101)、復位信號輸入端(102)、測試掃描使能信號輸入端(103)、工作時鐘輸入端(104)、復位時鐘輸入端(105)、測試時鐘輸入端(106)以及多個測試數(shù)據(jù)輸入端(107)，所述掃描鏈使能控制單元(I)由狀態(tài)控制器(11)和用于選擇輸出掃描鏈使能信號的使能信號選擇器(12)組成，所述狀態(tài)控制器(11)與復位信號輸入端(102)相連，并根據(jù)復位輸入信號(102)的值控制復位狀態(tài)，所述使能信號選擇器(12)的一個輸入端與狀態(tài)控制器(11)相連，所述掃描鏈使能信號選擇器(12)的另一個輸入端與測試掃描使能信號輸入端(103)相連；所述掃描鏈時鐘控制模塊(2)由級聯(lián)的一級時鐘選擇器(21)和用于向集成電路輸出時鐘信號的二級時鐘選擇器(22)組成，所述一級時鐘選擇器(21)的輸入端分別與工作時鐘輸入端(104)、復位時鐘輸入端(105)相連，所述一級時鐘選擇器(21)的控制端與狀態(tài)控制器(11)的輸出端相連，所述二級時鐘選擇器(22)的一個輸入端與測試時鐘輸入端(106)相連，所述二級時鐘選擇器(22)的另一個輸入端與一級時鐘選擇器(21)的輸出端相連；所述輸入數(shù)據(jù)選擇器(3)與測試數(shù)據(jù)輸入端(107) —一對應，且所述輸入數(shù)據(jù)選擇器(3)的一個輸入端與對應的測試數(shù)據(jù)輸入端(107)相連，所述輸入數(shù)據(jù)選擇器(3)的另一個輸入端為預制的復位值O或I ;所述使能信號選擇器(12)、二級時鐘選擇器(22)以及各個輸入數(shù)據(jù)選擇器(3)的選擇控制端均與測試使能端(101)相連。
全文摘要
本發(fā)明公開了一種基于掃描鏈的芯片內(nèi)部寄存器復位方法及復位控制裝置，復位方法包括1)在芯片設計階段將寄存器根據(jù)復位值為0或1分別構建至少一條掃描鏈；2)在芯片使用階段將各個寄存器的掃描使能信號置為有效并將復位值寫入掃描鏈鏈頭；復位控制裝置包括掃描鏈使能控制單元、掃描鏈時鐘控制模塊和分別向掃描鏈鏈頭輸出測試數(shù)據(jù)或復位值的輸入數(shù)據(jù)選擇器，復位控制裝置的輸入端口包括測試使能端、復位信號輸入端、測試掃描使能信號/工作時鐘/復位時鐘/測試時鐘輸入端及多個測試數(shù)據(jù)輸入端。本發(fā)明能夠高效實現(xiàn)芯片內(nèi)部寄存器的復位，對數(shù)字集成電路芯片性能影響低，具有穩(wěn)定性高、功耗開銷小，結構簡單、實現(xiàn)方便的優(yōu)點。
文檔編號H03K17/22GK102970013SQ20121049331
公開日2013年3月13日 申請日期2012年11月28日 優(yōu)先權日2012年11月28日
發(fā)明者鄧宇, 龔銳, 郭御風, 張明, 任巨, 石偉, 馬愛永, 羅莉, 竇強, 王永文 申請人:中國人民解放軍國防科學技術大學