專利名稱：可配置的連續(xù)時間西格瑪?shù)聽査?shù)轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本公開總的來說涉及模數(shù)轉(zhuǎn)換器，更具體地，涉及可配置的連續(xù)時間西格瑪?shù)聽査?sigma delta)模數(shù)轉(zhuǎn)換器。
背景技術(shù)：
有兩種類型的西格瑪?shù)聽査?shù)轉(zhuǎn)換器(ADC)，連續(xù)時間西格瑪?shù)聽査嗀DC和離散時間西格瑪?shù)聽査嗀DC。這兩種轉(zhuǎn)換器類型之間的一個不同之處在于所使用的反饋數(shù)字到模擬(DAC)信號的類型。連續(xù)時間西格瑪?shù)聽査嗀DC可以使用RC、LC、g m-C、或其它連續(xù)時間濾波器，而離散時間西格瑪?shù)聽査嗀DC可以使用開關(guān)電容器濾波器。準(zhǔn)確的時鐘對于連續(xù)時間西格瑪?shù)聽査嗀DC比它對于離散時間西格瑪?shù)聽査嗀DC更重要。連續(xù)時間西格瑪?shù)聽査嗀DC對時鐘抖動(clock jitter)更加敏感。此外，連續(xù)時間西格瑪?shù)聽査嗀DC提供比離散時間西格瑪?shù)聽査嗀DC更好的精度、固有的防混疊、和更高的操作頻率。有時，系統(tǒng)需要連續(xù)時間西格瑪?shù)聽査嗀DC的性能或能力優(yōu)點，而其它時間它不需要。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個方面，提供了一種模數(shù)轉(zhuǎn)換器，包括連續(xù)時間濾波器，其具有輸入端子和輸出端子；量化器，其具有輸入端子和多個輸出端子，所述輸入端子耦接到所述連續(xù)時間濾波器的所述輸出端子；連續(xù)時間數(shù)模轉(zhuǎn)換器，其具有耦接到所述量化器的所述多個輸出端子的多個輸入端子，以及輸出端子；離散時間數(shù)模轉(zhuǎn)換器，其具有耦接到所述量化器的所述多個輸出端子的多個輸入端子，以及輸出端子；以及開關(guān)，其具有耦接到所述連續(xù)時間數(shù)模轉(zhuǎn)換器的所述輸出端子的第一輸入端子、耦接到所述離散時間數(shù)模轉(zhuǎn)換器的所述輸出端子的第二輸入端子、以及耦接到所述連續(xù)時間濾波器的輸入端子的輸出端子。根據(jù)本發(fā)明另一方面，提供了一種模數(shù)轉(zhuǎn)換器，包括濾波器，其具有輸入端子和多個輸出端子；求和電路，其具有耦接到所述濾波器的所述多個輸出端子的多個輸入端子，以及輸出端子；量化器，其具有輸入端子和多個輸出端子，所述輸入端子耦接到所述求和電路的所述輸出端子；連續(xù)時間數(shù)模轉(zhuǎn)換器，其具有耦接到所述量化器的所述多個輸出端子的多個輸入端子，以及輸出端子；離散時間數(shù)模轉(zhuǎn)換器，其具有耦接到所述量化器的所述多個輸出端子的多個輸入端子，以及輸出端子；以及開關(guān)，其具有耦接到所述連續(xù)時間數(shù)模轉(zhuǎn)換器的所述輸出端子的第一輸入端子、耦接到所述離散時間數(shù)模轉(zhuǎn)換器的所述輸出端子的第二輸入端子、耦接到所述連續(xù)時間濾波器的輸入端子的輸出端子、以及用于接收控制信號的控制端子。根據(jù)本發(fā)明又一方面，提供了一種模數(shù)轉(zhuǎn)換器，包括連續(xù)時間濾波器，其具有輸入端子和多個輸出端子；求和電路，其具有耦接到所述連續(xù)時間濾波器的所述多個輸出端子的多個輸入端子，以及輸出端子；量化器，其具有輸入端子和多個輸出端子，所述輸入端子耦接到所述求和電路的所述輸出端子；連續(xù)時間數(shù)模轉(zhuǎn)換器，其具有耦接到所述量化器的所述多個輸出端子的多個輸入端子，以及輸出端子；離散時間數(shù)模轉(zhuǎn)換器，其具有耦接到所述量化器的所述多個輸出端子的多個輸入端子，以及輸出端子；以及開關(guān)，其具有耦接到所述連續(xù)時間數(shù)模轉(zhuǎn)換器的所述輸出端子的第一輸入端子、耦接到所述離散時間數(shù)模轉(zhuǎn)換器的所述輸出端子的第二輸入端子、以及耦接到所述連續(xù)時間濾波器的輸入端子的輸出端子，所述開關(guān)響應(yīng)于控制信號。


通過示例的方式示出了本發(fā)明，并且本發(fā)明并不受附圖的限制，在附圖中，相同的附圖標(biāo)記指示類似的元件。附圖中的元件出于簡化和清楚的目的示出，并且并不必然按比例繪制。圖I以部分框圖形式和部分示意圖形式示出了可配置的連續(xù)時間西格瑪?shù)聽査嗀DC。
具體實施例方式總的來說，提供了一種西格瑪?shù)聽査嗀DC，其可配置為在反饋路徑中具有連續(xù)時間DAC或離散時間DAC?？梢岳瞄_關(guān)重新配置所述ADC反饋路徑，以根據(jù)可用的時鐘信號的 質(zhì)量來使用連續(xù)時間DAC或者離散時間DAC。通過從中選擇兩種反饋DAC中的一種，可以在轉(zhuǎn)換器的帶寬、功率、或精度之間進行折中。在一個方面，提供了一種模數(shù)轉(zhuǎn)換器(ADC)，包括連續(xù)時間濾波器，其具有輸入端子和輸出端子；量化器，其具有耦接到所述連續(xù)時間濾波器的輸出端子的輸入端子，和多個輸出端子；連續(xù)時間數(shù)模轉(zhuǎn)換器(DAC)，其具有耦接到所述量化器的所述多個輸出端子的多個輸入端子、以及輸出端子；離散時間DAC，其具有耦接到所述量化器的所述多個輸出端子的多個輸入端子、以及輸出端子；以及開關(guān)，其具有耦接到所述連續(xù)時間DAC的輸出端子的第一輸入端子、耦接到所述離散時間DAC的輸出端子的第二輸入端子、以及耦接到所述連續(xù)時間濾波器的輸入端子的輸出端子。所述連續(xù)時間濾波器可以包括多個積分級，并且其中所述連續(xù)時間濾波器包括多個正饋路徑，每一正饋路徑具有耦接到所述多個積分級中的一個積分級的輸入、以及輸出。所述ADC還可以包括求和元件，所述求和元件具有多個輸入端子，所述多個輸入端子中的輸入端子耦接到所述多個正饋路徑中的正饋路徑。所述連續(xù)時間濾波器可以特征在于是RC (電阻-電容)濾波器、LC (電感-電容)濾波器、或gm-C (跨導(dǎo)-電容)濾波器。所述ADC還可以包括耦接在所述量化器的所述多個輸出端子和所述離散時間DAC的所述多個輸入端子之間的延遲元件。所述連續(xù)時間DAC可以提供連續(xù)時間DAC脈沖。所述離散時間DAC可以特征在于是開關(guān)電容器DAC。所述ADC還可以包括抽選濾波器(decimation filter)，其具有耦接到所述量化器濾波器的所述多個輸出端子的多個輸入端子、以及用于提供數(shù)字輸出的多個輸出端子。所述連續(xù)時間濾波器可以是N階積分器(N-th order integrator),其中N是大于或等于一的整數(shù)。在另一方面，提供了一種模數(shù)轉(zhuǎn)換器(ADC)，包括濾波器，其具有輸入端子和多個輸出端子；求和電路，其具有耦接到所述濾波器的多個輸出端子的多個輸入端子、以及輸出端子；量化器，其具有耦接到所述求和電路的輸出端子的輸入端子、以及多個輸出端子；連續(xù)時間數(shù)模轉(zhuǎn)換器(DAC)，其具有耦接到所述量化器的所述多個輸出端子的多個輸入端子、以及輸出端子；離散時間DAC，其具有耦接到所述量化器的所述多個輸出端子的多個輸入端子、以及輸出端子；以及開關(guān)，其具有耦接到所述連續(xù)時間DAC的所述輸出端子的第一輸入端子、耦接到所述離散時間DAC的輸出端子的第二輸入端子、以及耦接到所述連續(xù)時間濾波器的輸入端子的輸出端子、以及用于接收控制信號的控制端子。所述濾波器可以是N階積分器，其中N是整數(shù)。所述濾波器可以是連續(xù)時間濾波器，所述連續(xù)時間濾波器特征在于是RC (電阻-電容)濾波器、LC (電感-電容)濾波器、或gm-C (跨導(dǎo)-電容)濾波器。所述ADC還可以包括耦接在所述量化器的所述多個輸出端子和所述離散時間DAC的所述多個輸入端子之間的延遲元件。所述連續(xù)時間DAC可以特征在于是連續(xù)時間回零(continuoustime return-to-zero) DAC。所述離散時間DAC可以特征在于是開關(guān)電容器DAC。在又一方面，提供了一種模數(shù)轉(zhuǎn)換器(ADC)，包括連續(xù)時間濾波器，其具有輸入端子和多個輸出端子；求和電路，其具有耦接到所述連續(xù)時間濾波器的所述多個輸出端子的多個輸入端子、以及輸出端子；量化器，其具有耦接到所述求和電路的輸出端子的輸入端子、以及多個輸出端子；連續(xù)時間數(shù)模轉(zhuǎn)換器(DAC)，其具有耦接到所述量化器的所述多個輸出端子的多個輸入端子、以及輸出端子；離散時間DAC，其具有耦接到所述量化器的所述多個輸出端子的多個輸入端子、以及輸出端子；以及開關(guān)，其具有耦接到所述連續(xù)時間DAC 的所述輸出端子的第一輸入端子、耦接到所述離散時間DAC的輸出端子的第二輸入端子、以及耦接到所述連續(xù)時間濾波器的輸入端子的輸出端子，所述開關(guān)響應(yīng)于控制信號。所述求和電路可以包括多個增益元件，所述多個增益元件中的每一個具有與所述求和電路的所述多個輸入端子中的一個輸入對應(yīng)的第一輸入端子，并且所述多個增益元件每一都具有耦接在一起的第二端子；以及放大器，其具有耦接到所述多個增益元件的第二端子的輸入端子、以及耦接到量化器的輸入端子的輸出端子。所述連續(xù)時間濾波器可以是N階積分器，其中N是整數(shù)。所述連續(xù)時間DAC可以特征在于是連續(xù)時間回零DAC。所述離散時間DAC可以特征在于是開關(guān)電容器DAC。在此，在表示使信號、狀態(tài)位或類似的裝置為其邏輯真或邏輯假狀態(tài)時，分別使用術(shù)語“斷言”或“置位”以及“取反”(negate)(或“去斷言”或“清位”)。如果邏輯真狀態(tài)是邏輯電平一，則邏輯假狀態(tài)是邏輯電平零。并且如果邏輯真狀態(tài)是邏輯電平零，則邏輯假狀態(tài)是邏輯電平一。在此描述的每一個信號可以被設(shè)計為正邏輯或負邏輯，其中負邏輯可以通過在信號名稱上的棒條(bar)或名稱后面的星號(* )指示。在負邏輯信號的情況下，該信號是低有效的，其中邏輯真狀態(tài)對應(yīng)于邏輯電平零。在正邏輯信號的情況下，信號是高有效的，其中邏輯真狀態(tài)對應(yīng)于邏輯電平一。注意，在此描述的任何信號可以被設(shè)計為負或正邏輯信號。因此，在替代的實施例中，可以將那些被描述為正邏輯信號的信號實現(xiàn)為負邏輯信號，并且可以將那些被描述為負邏輯信號的信號實現(xiàn)為正邏輯信號。圖I以部分框圖形式和部分示意圖形式示出了可配置的連續(xù)時間西格瑪?shù)聽査嗀DC 10?？膳渲玫腁DC 10被利用常規(guī)的互補金屬氧化物半導(dǎo)體(CMOS)制造工藝技術(shù)構(gòu)造為集成電路的一部分，具有約1.4伏的電源電壓。在另一實施例中，可以不同地形成ADC10，并且可以使用不同的電源電壓?？膳渲玫腁DC 10包括電阻器12、連續(xù)時間濾波器14、求和電路16、量化器18、連續(xù)時間DAC 20、延遲元件22、離散時間DAC 24、以及開關(guān)26。在所示出的實施例中，連續(xù)時間濾波器14是N階積分器，其中N整數(shù)。連續(xù)時間濾波器14包括放大器30、32和34，電阻器36、38和40，以及電容器42、44和46。求和電路16包括放大器50以及電阻器52、54、56、58和60。
電阻器12具有第一端子和第二端子，所述第一端子用于接收模擬輸入信號(其被標(biāo)以“模擬輸入”)。濾波器14具有連接到電阻器12的第二端子的輸入以及第一、第二、第三和第四輸出。求和電路16具有連接到濾波器14的第一輸出的第一輸入、連接到濾波器14的第二輸出的第二輸入、連接到濾波器14的第三輸出的第三輸入、以及連接到濾波器14的第四輸出的第四輸入。量化器18具有連接到求和電路16的輸出的輸入，以及多個輸出端子。延遲元件22具有連接到量化器18的所述多個輸出端子的多個輸入端子，以及多個輸出端子。離散時間DAC 24具有連接到延遲元件22的所述多個輸出端子的多個輸入端子，以及輸出端子。連續(xù)時間DAC 20具有連接到量化器18的所述多個輸出端子的多個輸入端子，以及用于提供連續(xù)時間DAC脈沖的輸出端子。開關(guān)26具有連接到連續(xù)時間DAC20的輸出端子的第一輸入端子，連接到離散時間DAC 24的輸出端子的第二輸入端子，以及連接到連續(xù)時間濾波器14的輸入端子的輸出端子。抽選濾波器28具有連接到量化器18的所述多個輸出端子的多個輸入端子，以及用于提供多個輸出位(其 被標(biāo)以“數(shù)字輸出”)的多個輸出端子。注意，盡管ADC 10被示出有單端輸入和復(fù)數(shù)個輸出端子，單本領(lǐng)域技術(shù)人員將知道，ADC 10可以被實現(xiàn)有差分輸入和/或輸出。連續(xù)時間濾波器14包括多個積分級。從所述多個積分級中的每一個之間提供正饋路徑。第一正饋路徑存在于從電阻器12的第一輸入端子到電阻器58的第一端子。第二正饋路徑存在于從電阻器36的第一輸入端子到電阻器56的第一輸入端子。第三正饋路徑存在于從電阻器38的第一輸入端子到電阻器54的第一輸入端子。正饋路徑的數(shù)目取決于積分的階數(shù)。在另一實施例中，正饋路徑的數(shù)目和積分的階數(shù)可以是不同的。如在另一實施例中，連續(xù)時間濾波器14可以包括反饋路徑而不是正饋路徑。在連續(xù)時間濾波器14中，放大器30具有連接到電阻器12的第二端子的輸入端子，以及輸出端子。電容器42具有連接到放大器30的輸入端子的第一板電極，以及連接到電容器42的輸出端子的第二板電極。電阻器36具有連接到放大器30的輸出端子的第一端子，以及第二端子。放大器32具有連接到電阻器36的第二端子的輸入端子，以及輸出端子。電容器44具有連接到放大器32的輸入端子的第一板電極，以及連接到放大器32的輸出端子的第二板電極。電阻器38具有連接到放大器32的輸出端子的第一端子，以及第二端子。放大器34具有連接到電阻器38的第二端子的輸入端子，以及輸出端子。電容器46具有連接到放大器34的輸入端子的第一板電極，以及連接到放大器34的輸出端子的第二板電極。電阻器40具有連接到放大器32的輸入端子的第一端子，以及連接到放大器34的輸出端子的第二端子。在操作中，西格瑪?shù)聽査嗀DC 10接收模擬輸入信號“模擬輸入”，并且在響應(yīng)中提供作為模擬輸入信號“模擬輸入”的表示的多個“數(shù)字輸出”位。輸出位的數(shù)目可以是任何數(shù)目，至少部分地取決于期望的分辨率。在一個實施例中，輸出位的數(shù)目等于八。通常，通過增加位數(shù)來獲得更大的分辨率。在ADC 10內(nèi)，連續(xù)時間濾波器14接收模擬輸入信號“模擬輸入”并從開關(guān)26接收反饋信號。連續(xù)時間濾波器14被實現(xiàn)為N階積分器，其中N是大于或等于一的整數(shù)。如所示的，連續(xù)時間濾波器14包括三階的積分。在另一實施例中，連續(xù)時間濾波器14可以具有任何階數(shù)的積分。連續(xù)時間濾波器14向求和電路16的多個輸入提供積分器輸出加上多個正饋路徑輸出。求和電路16的所述多個輸入中的每一個都包含增益元件。在所示出的實施例中，增益元件是電阻器52、54、56和58。在另一實施例中，增益元件可以是不同的。注意，圖中所示的每一模塊都接收并使用時鐘信號(未示出)，來控制模數(shù)轉(zhuǎn)換處理。量化器18被實現(xiàn)為多位ADC。量化器18基于從求和電路16接收的輸入產(chǎn)生量化的離散的多位輸出。
通過對開關(guān)26斷言控制信號(被標(biāo)以“控制”)而選擇兩個反饋路徑中的一個。控制信號“控制”可以是用戶生成的。在一個實施例中，控制信號“控制”提供自與微處理器(未示出)相關(guān)聯(lián)的隨機存取存儲器(RAM)，并且包括單個控制位。在另一實施例中，控制信號“控制”可以不同地生成。一個反饋路徑包括離散時間DAC 24和延遲元件22。另一反饋路徑包括連續(xù)時間DAC 20。利用開關(guān)電容器M位陣列來實現(xiàn)離散時間DAC24。開關(guān)電容器M位陣列具有相對良好的時鐘抖動免疫性，這是因為僅時鐘信號的上升沿被用于電荷存儲，而時鐘信號的下降沿被用于電荷傳送。時鐘信號沿并不用來停止電荷傳送。在時鐘信號具有相對高的抖動時，可以使用離散時間DAC 24。在所示出的實施例中，利用連續(xù)時間回零DAC M位陣列來實現(xiàn)連續(xù)時間DAC 20。與離散時間DAC 24相比，連續(xù)時間DAC 20需要具有相對較低抖動的較高質(zhì)量的時鐘信號。在某些實施例中，還包括延遲元件22以確保正確的時序。在附圖中，在相關(guān)的模塊中，圖示地表示了兩個反饋DAC中的每一個所提供的輸出信號的類型。抽選濾波器28是一種常規(guī)的低通濾波器，并且耦接到量化器18的多位輸出，并被用于降低采樣率，以去除另外的噪聲，并增加輸出的分辨率。由于實現(xiàn)本發(fā)明的裝置絕大部分由本領(lǐng)域技術(shù)人員已知的部件和電路構(gòu)成，因此未在超出如上所示的被認為必要的程度解釋電路細節(jié)，以便理解和領(lǐng)會本發(fā)明的基本概念，以及不使本發(fā)明的教導(dǎo)模糊或分散。此外，本領(lǐng)域技術(shù)人員將識別到，上述的操作的功能性之間的分界僅僅是說明性的。多個操作的功能性可以被組合到單個操作中，和/或單個操作的功能性可以分布在另外的多個操作中。此外，替代實施例可以包含特定操作的多個實例，并且在多種其它實施例中操作的順序可以被改變。盡管在此參考特定實施例描述了本發(fā)明，然而，可以進行各種修改和改變而不偏離如下面的權(quán)利要求中提出的本發(fā)明的范圍。因此，說明書和附圖被認為是說明性的而不是限制性的，并且意圖將所有這樣的修改包括在本發(fā)明的范圍內(nèi)。在此就特定實施例描述的任何益處、優(yōu)點或?qū)栴}的解決方案不應(yīng)被看作為任何或所有權(quán)利要求的關(guān)鍵的、需要的、或?qū)嵸|(zhì)性的特征或要素。如在此所使用的，術(shù)語“耦接”不應(yīng)被限制到直接耦接或機械耦接。此外，如在此所使用的術(shù)語“一”(“a”或“an”)被定義為一個或更多個。此外，權(quán)利要求中的引入性的短語(諸如，“至少一個”和“一個或多個”)的使用不應(yīng)被認為是暗示了通過“一”(不定冠詞“a”或“an”)的另一權(quán)利要求要素的引入將含有這樣引入的權(quán)利要求要素的任何特定權(quán)利要求限制到僅含有一個這樣的要素的發(fā)明，即使在同一權(quán)利要求包含引入性的短語“一個或更多個”或“至少一個”以及“一”(不定冠詞“a”或“an”)時也是如此。對于定冠詞的使用也是如此。除非以另外的方式說明，否則，諸如“第一”和“第二”的術(shù)語被用于在這樣的術(shù)語描述的要素之間任意地進行區(qū)分。因此這些術(shù)語并不必然表示這些要素的時間上的或其它的優(yōu)先次序。
權(quán)利要求
1.一種模數(shù)轉(zhuǎn)換器，包括 連續(xù)時間濾波器，其具有輸入端子和輸出端子； 量化器，其具有輸入端子和多個輸出端子，所述輸入端子耦接到所述連續(xù)時間濾波器的所述輸出端子； 連續(xù)時間數(shù)模轉(zhuǎn)換器，其具有耦接到所述量化器的所述多個輸出端子的多個輸入端子，以及輸出端子； 離散時間數(shù)模轉(zhuǎn)換器，其具有耦接到所述量化器的所述多個輸出端子的多個輸入端子，以及輸出端子；以及 開關(guān)，其具有耦接到所述連續(xù)時間數(shù)模轉(zhuǎn)換器的所述輸出端子的第一輸入端子、耦接到所述離散時間數(shù)模轉(zhuǎn)換器的所述輸出端子的第二輸入端子、以及耦接到所述連續(xù)時間濾波器的輸入端子的輸出端子。
2.如權(quán)利要求I的模數(shù)轉(zhuǎn)換器，其中所述連續(xù)時間濾波器包括多個積分級，并且其中所述連續(xù)時間濾波器包括多個正饋路徑，每一正饋路徑具有耦接到所述多個積分級中的一個積分級的輸入、以及輸出。
3.如要求2的模數(shù)轉(zhuǎn)換器，還包括求和元件，所述求和元件具有多個輸入端子，所述多個輸入端子中的輸入端子耦接到所述多個正饋路徑中的正饋路徑。
4.如權(quán)利要求I的模數(shù)轉(zhuǎn)換器，其中所述連續(xù)時間濾波器特征在于是電阻-電容RC濾波器、電感-電容LC濾波器、或跨導(dǎo)-電容gm-C濾波器中的一個。
5.如權(quán)利要求I的模數(shù)轉(zhuǎn)換器，還包括延遲元件，所述延遲元件耦接在所述量化器的所述多個輸出端子與所述離散時間數(shù)模轉(zhuǎn)換器的所述多個輸入端子之間。
6.如權(quán)利要求I的模數(shù)轉(zhuǎn)換器，其中所述連續(xù)時間數(shù)模轉(zhuǎn)換器提供連續(xù)時間數(shù)模轉(zhuǎn)換器脈沖。
7.如權(quán)利要求I的模數(shù)轉(zhuǎn)換器，其中所述離散時間數(shù)模轉(zhuǎn)換器特征在于是開關(guān)電容器數(shù)模轉(zhuǎn)換器。
8.如權(quán)利要求I的模數(shù)轉(zhuǎn)換器，還包括抽選濾波器，所述抽選濾波器具有耦接到所述量化器濾波器的所述多個輸出端子的多個輸入端子，以及用于提供數(shù)字輸出的多個輸出端子。
9.如權(quán)利要求I的模數(shù)轉(zhuǎn)換器，其中所述連續(xù)時間濾波器是N階積分器，其中N是大于或等于一的整數(shù)。
10.一種模數(shù)轉(zhuǎn)換器，包括 濾波器，其具有輸入端子和多個輸出端子； 求和電路，其具有耦接到所述濾波器的所述多個輸出端子的多個輸入端子，以及輸出端子； 量化器，其具有輸入端子和多個輸出端子，所述輸入端子耦接到所述求和電路的所述輸出端子； 連續(xù)時間數(shù)模轉(zhuǎn)換器，其具有耦接到所述量化器的所述多個輸出端子的多個輸入端子，以及輸出端子； 離散時間數(shù)模轉(zhuǎn)換器，其具有耦接到所述量化器的所述多個輸出端子的多個輸入端子，以及輸出端子；以及開關(guān)，其具有耦接到所述連續(xù)時間數(shù)模轉(zhuǎn)換器的所述輸出端子的第一輸入端子、耦接到所述離散時間數(shù)模轉(zhuǎn)換器的所述輸出端子的第二輸入端子、耦接到所述連續(xù)時間濾波器的輸入端子的輸出端子、以及用于接收控制信號的控制端子。
11.如權(quán)利要求10的模數(shù)轉(zhuǎn)換器，其中所述濾波器是N階積分器并且N是整數(shù)。
12.如權(quán)利要求10的模數(shù)轉(zhuǎn)換器，其中所述濾波器是連續(xù)時間濾波器，所述連續(xù)時間濾波器特征在于是電阻-電容RC濾波器、電感-電容LC濾波器、或跨導(dǎo)-電容gm-C濾波器中的一個。
13.如權(quán)利要求10的模數(shù)轉(zhuǎn)換器，還包括延遲元件，所述延遲元件耦接在所述量化器的所述多個輸出端子與所述離散時間數(shù)模轉(zhuǎn)換器的所述多個輸入端子之間。
14.如權(quán)利要求10的模數(shù)轉(zhuǎn)換器，其中所述連續(xù)時間數(shù)模轉(zhuǎn)換器特征在于是連續(xù)時間回零數(shù)模轉(zhuǎn)換器。
15.如權(quán)利要求10的模數(shù)轉(zhuǎn)換器，其中所述離散時間數(shù)模轉(zhuǎn)換器特征在于是開關(guān)電容器數(shù)模轉(zhuǎn)換器。
16.一種模數(shù)轉(zhuǎn)換器，包括 連續(xù)時間濾波器，其具有輸入端子和多個輸出端子； 求和電路，其具有耦接到所述連續(xù)時間濾波器的所述多個輸出端子的多個輸入端子，以及輸出端子； 量化器，其具有輸入端子和多個輸出端子，所述輸入端子耦接到所述求和電路的所述輸出端子； 連續(xù)時間數(shù)模轉(zhuǎn)換器，其具有耦接到所述量化器的所述多個輸出端子的多個輸入端子，以及輸出端子； 離散時間數(shù)模轉(zhuǎn)換器，其具有耦接到所述量化器的所述多個輸出端子的多個輸入端子，以及輸出端子；以及 開關(guān)，其具有耦接到所述連續(xù)時間數(shù)模轉(zhuǎn)換器的所述輸出端子的第一輸入端子、耦接到所述離散時間數(shù)模轉(zhuǎn)換器的所述輸出端子的第二輸入端子、以及耦接到所述連續(xù)時間濾波器的輸入端子的輸出端子，所述開關(guān)響應(yīng)于控制信號。
17.如權(quán)利要求16的模數(shù)轉(zhuǎn)換器，其中所述求和電路包括 多個增益元件，所述多個增益元件中的每一個具有與所述求和電路的所述多個輸入端子中的一個輸入對應(yīng)的第一輸入端子，并且所述多個增益元件每一個具有耦接在一起的第二端子；以及 放大器，其具有耦接所述多個增益元件的第二端子的輸入端子，以及耦接到量化器的輸入端子的輸出端子。
18.如權(quán)利要求16的模數(shù)轉(zhuǎn)換器，其中所述連續(xù)時間濾波器是N階積分器，其中N是整數(shù)。
19.如權(quán)利要求16的模數(shù)轉(zhuǎn)換器，其中所述連續(xù)時間數(shù)模轉(zhuǎn)換器特征在于是連續(xù)時間回零數(shù)模轉(zhuǎn)換器。
20.如權(quán)利要求16的模數(shù)轉(zhuǎn)換器，其中所述離散時間數(shù)模轉(zhuǎn)換器特征在于是開關(guān)電容器數(shù)模轉(zhuǎn)換器。
全文摘要
一種模數(shù)轉(zhuǎn)換器(ADC)(10)包括連續(xù)時間濾波器(14)、量化器(18)、連續(xù)時間數(shù)模轉(zhuǎn)換器(20)、離散時間DAC(24、)以及開關(guān)(26)。量化器(18)具有耦接到連續(xù)時間濾波器(14)的輸出端子的輸入端子，以及多個輸出端子。連續(xù)時間DAC(20)具有耦接到量化器(18)的所述多個輸出的多個輸入端子，以及輸出端子。離散時間DAC(24)具有耦接到量化器(18)的所述多個輸出端子的多個輸入端子，以及輸出端子。開關(guān)(26)具有耦接連續(xù)時間DAC(20)的輸出端子的第一輸入端子、耦接到離散時間DAC(24)的輸出端子的第二輸入端子、以及耦接到連續(xù)時間濾波器(14)的輸入端子的輸出端子。
文檔編號H03M1/12GK102957432SQ201210289779
公開日2013年3月6日 申請日期2012年8月15日 優(yōu)先權(quán)日2011年8月15日
發(fā)明者B·布瑞斯韋爾 申請人:飛思卡爾半導(dǎo)體公司