專利名稱：逐次逼近寄存器adc電路和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及逐次逼近(successive approximation)寄存器ADC電路和方法。
背景技術(shù)：
·現(xiàn)代遠(yuǎn)程通信接收器架構(gòu)的明顯趨勢是在數(shù)字域中實現(xiàn)不斷增長的接收器功能性。由于需要不斷增加的分辨率和采樣頻率來正確地轉(zhuǎn)換RF塊(LNA或混頻器)的輸出端處的寬帶信號，這對模數(shù)(A/D)轉(zhuǎn)換器(ADC)設(shè)計提出了嚴(yán)重的挑戰(zhàn)。而且，這些高性能A/D轉(zhuǎn)換器通常與數(shù)字基帶硬件集成在一起，因此必須以按比例的CMOS技術(shù)實現(xiàn)?？s小的電壓源和現(xiàn)代技術(shù)的器件的本征增益的退化需要操作不依賴于高精度模擬塊的A/D架構(gòu)。其中，逐次逼近寄存器(SAR)方案作為有希望的候選方案，因為它允許實現(xiàn)高功率效率同時最小化所需要的模擬硬件的量。與時間交織技術(shù)結(jié)合，SAR A/D轉(zhuǎn)換器可以用來以出色的功率效率實現(xiàn)高速和高分辨率A/D轉(zhuǎn)換器。圖I為SAR轉(zhuǎn)換器的一個示例的框圖。該電路包括接收輸入Vin的跟蹤保持(即，采樣保持)電路2。采樣輸入保持在電容器Cs上，由預(yù)放大器4放大并提供至比較器6。作為轉(zhuǎn)換過程的一部分，該比較器將放大的輸入與模擬值VDA。進(jìn)行比較，模擬值VDA。為由SAR邏輯塊8產(chǎn)生的數(shù)字信號的模擬形式。在轉(zhuǎn)換過程的第一個時鐘周期期間，輸入模擬信號由電容器Cs上的T/Η塊采樣并在轉(zhuǎn)換過程的整個持續(xù)時間內(nèi)保持恒定。可以采用單端信號或差分信號實施該電路。對于差分實施方案，緊跟著采樣之后，SAR控制器8將DAC輸出VDA。設(shè)置為0，并在第二個時鐘周期期間由比較器(在預(yù)放大器之后)評估差vsmpd-vDA。的符號。在該情況中，Vin和都表示帶符號的值。如果比較結(jié)果為正(B1 = I)，則第一 DAC權(quán)重Wl被添加至DAC輸出，否則減去第一 DAC權(quán)重wl。由于Vin和Vdac為帶符號的值，在第一循環(huán)中可以進(jìn)行與O的比較，因為該范圍的一半大于O, —半小于O。以這種方式，Vsmpd和VDA。表不差分信號。注意到，在備選的單端架構(gòu)中，Vreference/2是用于與Vsnipd進(jìn)行比較的第一值。返回差分實施方案，在第二轉(zhuǎn)換步驟(第三時鐘周期)期間，再次評估差vsmpd-vDAC的符號，并且將第二 DAC權(quán)重《2添加至DAC輸出(如果a2 = I)或從DAC輸出中減去第二DAC權(quán)重w2 (如果a2 = -I)。重復(fù)這種操作順序N。次，直到所有的DAC權(quán)重(Wi)都被添加至輸出Vdac/從輸出Vdac中減去。在轉(zhuǎn)換過程結(jié)束時，DAC輸出等于采樣信號的近似值，采樣信號可以被寫成如下形式I 訓(xùn)Pd =其中Bi = {I ；-1}
其中術(shù)語％表示轉(zhuǎn)換步驟i處的比較器決定(如果為正則％ = 1，否則％ = -I)。隨后，％的序列由SAR控制器用來重構(gòu)采樣信號的二進(jìn)制表示。如果恰當(dāng)?shù)剡x擇比較N。和該組權(quán)重wi的數(shù)量，則最終最大逼近誤差將等于在最后一個步驟wNC (以ADC條件LSB/2)中使用的DAC權(quán)重的值。用于定權(quán)重Wi的大小的最常見的標(biāo)準(zhǔn)是根據(jù)二進(jìn)制定律(對分檢索算法)縮放它們。在這種特定情況中，％的序列直接表示采樣信號的二進(jìn)制碼近似。這種選擇最小化給定精度水平所需要的步驟數(shù)量，但另一方面，不為比較誤差留下任何空間。事實上，如果在第j個步驟處沒有正確地確定逼近誤差的符號，則權(quán)重 ' 被錯誤地添加/減去，使得所產(chǎn)生的逼近誤差(vsmpd-vDA。)增加而不是減小(或者反之亦然)％。在接下來的轉(zhuǎn)換步驟期間，二進(jìn)制逐次逼近算法將試圖通過恰當(dāng)?shù)靥砑铀惺Ｓ嗟臋?quán)重進(jìn)行補償，但最終的逼近誤差Vsmpd-V~smpd仍將大于目標(biāo)WNC。在圖2中圖示了這種行為的示例，圖2示出了二進(jìn)制逐次逼近算法的示例。在曲線20中，在示出為21的時刻在步驟2 (與權(quán)重《2相關(guān)聯(lián))處進(jìn)行比較誤差，產(chǎn)生輸入信號(Vin)的錯誤近似。值Vda。還未按時達(dá)到采樣模擬值。曲線22是正確的信號輸出。虛線是保持在電容器Cs上的模擬信號，由比較器對其進(jìn)行補償。這同樣應(yīng)用于圖3-5。在步驟2處產(chǎn)生的該比較誤差可能由DAC和預(yù)放大器的有限帶寬產(chǎn)生。因此，權(quán)重w2添加至DAC輸出而不是被減去。在接下來的轉(zhuǎn)換步驟期間，從VDA。中減去所有其它DAC權(quán)重，但最終逼近誤差仍然大于其理論最大值(在圖示情況中等于W4 = I)。在上述示例中，比較誤差的原因可能為DAC和預(yù)放大器的有限帶寬。為了防止這些誤差，因此必要的是，預(yù)放大器和DAC的輸出必須在采取比較器決定之前在ILSB內(nèi)穩(wěn)定。通過修改逐次逼近算法以便可以由接下來的轉(zhuǎn)換步驟補償比較誤差可以解決這種缺點。通過增加比較N。的數(shù)量和通過選擇一組權(quán)重可以弓I入冗余，使得對于每個步驟j，在剩余步驟中使用的由
權(quán)利要求
1.一種用于采用逐次轉(zhuǎn)換步驟進(jìn)行轉(zhuǎn)換的非二進(jìn)制逐次逼近模數(shù)轉(zhuǎn)換器，該轉(zhuǎn)換器能夠在第一模式和第二模式中操作，第一模式和第二模式具有不同的噪聲特性，其中該轉(zhuǎn)換器包括用于在轉(zhuǎn)換過程期間在所述第一模式和第二模式之間切換的裝置(64)。
2.根據(jù)權(quán)利要求I所述的轉(zhuǎn)換器，還包括用于調(diào)整轉(zhuǎn)換步驟的持續(xù)時間使得在第一模式和第二模式中采用不同的持續(xù)時間的裝置(60)。
3.根據(jù)權(quán)利要求2所述的轉(zhuǎn)換器，包括時鐘電路，其中用于調(diào)整的裝置包括用于降低時鐘電路輸出的頻率的時鐘分頻器(60)，并且多路復(fù)用器設(shè)置為用于選擇時鐘電路輸出或降頻時鐘。
4.根據(jù)前述權(quán)利要求中任一項所述的轉(zhuǎn)換器，包括采樣和保持單元(2)、比較器(6)、邏輯單元(64)和數(shù)模轉(zhuǎn)換器(DAC)，其中邏輯單元和數(shù)模轉(zhuǎn)換器位于圍繞比較器(6)的反饋路徑中。
5.根據(jù)權(quán)利要求4所述的轉(zhuǎn)換器，還包括位于采樣和保持單元與比較器之間的預(yù)放大器⑷。
6.根據(jù)權(quán)利要求5所述的轉(zhuǎn)換器，還包括能夠接入或切斷在預(yù)放大器的輸出端處的電路的一個或多個電容器(Clim)，用于改變噪聲特性。
7.根據(jù)權(quán)利要求1-5中任一項所述的轉(zhuǎn)換器，包括用于改變偏置電流以改變噪聲特性的裝置。
8.根據(jù)權(quán)利要求1-5中任一項所述的轉(zhuǎn)換器，包括用于改變噪聲特性的可調(diào)諧電元件。
9.根據(jù)權(quán)利要求1-5中任一項所述的轉(zhuǎn)換器，包括用于改變噪聲特性的可調(diào)諧電源電壓。
10.根據(jù)前述權(quán)利要求中任一項所述的轉(zhuǎn)換器，其中噪聲特性包括在工作帶寬范圍內(nèi)積分的總噪聲功率。
11.一種控制非二進(jìn)制逐次逼近轉(zhuǎn)換器的方法，包括在采用逐次轉(zhuǎn)換步驟的轉(zhuǎn)換過程期間在第一模式和第二模式中操作轉(zhuǎn)換器，所述第一模式和第二模式具有不同的噪聲特性。
12.根據(jù)權(quán)利要求11所述的方法，其中以第一操作模式、第一噪聲水平來進(jìn)行第一批轉(zhuǎn)換步驟，并且以第二操作模式、比第一噪聲水平低的第二噪聲水平進(jìn)行隨后的第二批轉(zhuǎn)換步驟。
13.根據(jù)權(quán)利要求11或12所述的方法，包括調(diào)整轉(zhuǎn)換步驟的持續(xù)時間使得在第一模式和第二模式中采用不同的持續(xù)時間。
14.根據(jù)權(quán)利要求13所述的方法，包括降低時鐘信號的頻率，以及根據(jù)模式選擇用于轉(zhuǎn)換過程的時鐘信號或降頻時鐘信號。
全文摘要
本發(fā)明公開了一種用于采用逐次轉(zhuǎn)換步驟進(jìn)行轉(zhuǎn)換的非二進(jìn)制逐次逼近模數(shù)轉(zhuǎn)換器，該轉(zhuǎn)換器能夠在第一模式和第二模式中操作。第一模式和第二模式具有不同的噪聲特性，并且在轉(zhuǎn)換過程期間在所述第一模式和第二模式之間切換該轉(zhuǎn)換器。
文檔編號H03M1/38GK102916699SQ20121026963
公開日2013年2月6日 申請日期2012年7月31日 優(yōu)先權(quán)日2011年8月3日
發(fā)明者克羅迪奧·南尼, 埃爾溫·楊森, 康斯坦丁諾斯·多麗絲, 埃松·扎尼科普羅斯 申請人:Nxp股份有限公司