專利名稱：用于電壓驅(qū)動器的電平位移系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路。更具體地，本發(fā)明提供了用于電壓驅(qū)動器的電平位移(level shifting)。僅僅作為示例,本發(fā)明已應(yīng)用于半橋或全橋拓?fù)?例如，LLC諧振拓?fù)?。但是將認(rèn)識到，本發(fā)明具有更廣泛的應(yīng)用范圍。
背景技術(shù)：
開關(guān)模式電源已被開發(fā)并被用于低功率應(yīng)用以及高功率應(yīng)用。常常高度集成的電源芯片通常需要高低壓兼容技術(shù)，這可能涉及許多問題，例如耐壓問題、噪聲問題、速度問題和寄生效應(yīng)。這些問題給高低壓信號的接口電路設(shè)計提出了挑戰(zhàn)。例如首先，對于正常電路操作，通常需要使施加給設(shè)備的電壓保持在某個范圍內(nèi)。作為另一示例，常常需要快速地發(fā)送信號，同時需要維持信號準(zhǔn)確性。再次在又一示例中，通常需要減少開關(guān)模式電源的功耗和發(fā)熱，以提高電源的效率。另外在又一示例中，常需要滿意的靜電防護(hù)(ESD)性能。為了提高電源芯片的集成度并降低成本和功耗，通常使電源芯片的控制電路的電源采用低電壓(例如，5-6V)。電源芯片的輸出電路(例如，柵極驅(qū)動器)，如某些半橋高壓側(cè)電平位移和柵極驅(qū)動器組件，常常產(chǎn)生高輸出電壓(例如，數(shù)百伏)。圖1是示出用于控制開關(guān)的具有電平位移的系統(tǒng)的簡化傳統(tǒng)示圖。系統(tǒng)100包括信號生成器102、高壓側(cè)電平位移和柵極驅(qū)動器組件104、低壓側(cè)柵極驅(qū)動器106、兩個開關(guān)108和110、電容器112、二極管114以及電感器116。例如，開關(guān)108是金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)或絕緣柵雙極型晶體管(IGBT)。在另一示例中開關(guān)110是金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)或絕緣柵雙極型晶體管(IGBT)。在又一示例中，信號生成器102生成脈寬調(diào)制(PWM)信號。

低壓側(cè)柵極驅(qū)動器106接收低壓側(cè)電壓126(例如，vddl)和參考電壓128 (例如，GND)。電壓信號137 (例如，VREG)在二極管114處被接收，二極管114生成電壓(例如，vddh)。高壓側(cè)電平位移和柵極驅(qū)動器組件104接收高壓側(cè)電壓130 (例如，vddh)和高壓側(cè)浮動電壓132。開關(guān)108和110接收輸入電壓136 (例如，Vin)和參考電壓128。例如，高壓側(cè)浮動電壓132與半橋節(jié)點134(例如，HB)相連。在又一示例中，參考電壓128(例如，GND)是地電壓(例如，0V)。在又一示例中，電壓信號137(例如，VREG)的大小在IOV到20V的范圍內(nèi)。在又一示例中，輸入電壓136(例如，Vin)高達(dá)400V。在又一示例中，高壓側(cè)浮動電壓132基于開關(guān)108和110以及系統(tǒng)100的狀態(tài)而改變(例如，在OV與輸入電壓136之間)。在又一示例中，高壓側(cè)電壓130(例如，vddh)高于高壓側(cè)浮動電壓132，并且高壓側(cè)電壓130(例如，vddh)與高壓側(cè)浮動電壓132之差在大小上近似等于電壓信號137(例如，VREG)減去二極管114的正向電壓。在操作時，信號生成器102生成高壓側(cè)調(diào)制信號118(例如，PWM_H)和低壓側(cè)調(diào)制信號120(例如，PWM_L)。高壓側(cè)電平位移和柵極驅(qū)動器組件104接收高壓側(cè)調(diào)制信號118并且生成用于驅(qū)動開關(guān)108的高壓側(cè)柵極驅(qū)動信號122(例如，GATE_HV)。低壓側(cè)柵極驅(qū)動器106接收低壓側(cè)調(diào)制信號120并且生成用于驅(qū)動開關(guān)110的低壓側(cè)柵極驅(qū)動信號124 (例如，GATEL)。圖2是示出作為系統(tǒng)100 —部分的高壓側(cè)電平位移和柵極驅(qū)動器組件104的某些組件的簡化傳統(tǒng)示圖。高壓側(cè)電平位移和柵極驅(qū)動器組件104包括脈沖生成器202、電平位移電路204和高壓側(cè)柵極驅(qū)動器298。電平位移電路204包括兩個晶體管206和208、四個電阻器210，212，214和216、兩個齊納二極管218和220、兩個反相器222和224以及觸發(fā)器226。例如，晶體管206包括寄生電容器228，并且晶體管208包括寄生電容器230。在另一示例中，晶體管206和208都是N溝道M0SFET。晶體管206和208可以承受高漏極-源極電壓。電阻器214和216分別被用來限制流經(jīng)晶體管206和208的最大電流。電阻器210和212被用來設(shè)置電平位移電路204的初始狀態(tài)。齊納二極管218和220被用來分別將信號240 (例如，setb)和246 (例如，resetb)的最小值設(shè)為浮動電壓242 (例如，HB)。在操作時，脈沖生成器202接收調(diào)制信號232 (例如，如波形256所示的PWM_H)。例如，脈沖生成器202作為響應(yīng)在調(diào)制信號232的上升沿處生成脈沖信號234 (例如，set)(例如，如波形258所示的)。脈沖生成器202還在調(diào)制信號232的下降沿處生成脈沖信號236 (例如，reset)(例如，如波形260所示)。如果脈沖信號234 (例如，set)使晶體管206導(dǎo)通，則電流238流經(jīng)晶體管206 (例如，HVNM1)和電阻器214 (例如，Rdn)。例如，電流238的最大值是基于脈沖信號234的電平和電阻器214的電阻來確定的。如果在電阻器210(例如，Rup)處生成的電壓大于齊納二極管218的擊穿電壓，則電流238的大部分流經(jīng)齊納二極管218。如果電阻器210的電壓足夠大，則電流238的小部分流經(jīng)電阻器210。一旦齊納二極管218擊穿，則信號240 (例如，setb)接近浮動電壓242。當(dāng)信號240下降到反相器222的閾值電平之下時，反相器222生成信號248 (例如，為邏輯高電平)。當(dāng)晶體管206被脈沖信號234(例如，set)導(dǎo)通時，由于脈沖信號236(例如，reset)為邏輯低電平，因此晶體管208 (例如，HVNM2)截止。信號246 (例如，reset b)接近電壓244 (例如，vddh)。反相器224生成信號250 (例如，為邏輯低電平)。觸發(fā)器226接收信號248和250，并且生成柵極控制信號252 (例如，為邏輯高電平)。高壓側(cè)柵極驅(qū)動器298接收該柵極控制信號252并輸出柵極驅(qū)動信號299 (例如，GATE_HV)。例如，信號240(例如，setb)和信號246 (例如，resetb)的電壓值可在輸入電壓(例如，Vin)到圖1中的電壓信號137(例如，VREG)與輸入電壓136之和之間變化。例如，信號240 (例如，setb)和信號246 (例如，resetb)從400V變化到41IV。如果晶體管208被脈沖信號236 (例如，reset)導(dǎo)通，則電流254流經(jīng)晶體管208和電阻器216 (例如，Rdn)。例如，電流254的最大值是基于脈沖信號236的電平和電阻器216的電阻來確定的。如果在電阻器212 (例如，Rup)處生成的電壓大于齊納二極管220的擊穿電壓，則電流254的大部分流經(jīng)齊納二極管220。如果電阻器212的電阻足夠大，則電流254的小部分流經(jīng)電阻器212。一旦齊納二極管220擊穿，信號246 (例如，resetb)就接近浮動電壓242。作為響應(yīng)，當(dāng)信號246下降到反相器224的閾值電平之下時，反相器224生成信號250 (例如，為邏輯高電平)。當(dāng)晶體管208被脈沖信號236 (例如，reset)導(dǎo)通時，由于脈沖信號234 (例如，set)為邏輯低電平，因此晶體管206截止。信號240 (例如，setb)接近電壓244 (例如，vddh)。反相器222生成信號248(例如，為邏輯低電平)。觸發(fā)器226接收信號248和250，并且生成由高壓側(cè)柵極驅(qū)動器298接收的柵極控制信號252 (例如，為邏輯低電平)。例如，常常通過增加電阻器214的電阻來減小流經(jīng)晶體管206的電流238的最大值，以降低功耗并且避免損壞晶體管206。在另一示例中，常常通過增加電阻器216的電阻來減小流經(jīng)晶體管208的電流254的最大值。但是，電平位移電路204具有某些缺陷。通常難以優(yōu)化Rup (例如，電阻器210或電阻器212)和Rdn(例如，電阻器214或電阻器216)的電阻值。一方面，常常希望使Rup遠(yuǎn)大于Rdn以增加電平位移電路204的響應(yīng)速度。例如，電阻器210 (例如，Rup)通常具有比電阻器214(例如，Rdn)大得多的電阻，以使得當(dāng)晶體管206導(dǎo)通時，流經(jīng)電阻器210的電流在大小上比流經(jīng)電阻器214的電流大得多。另一方面，為了避免邏輯錯誤，常常需要信號240(例如，setb)和信號246 (例如，resetb)在脈沖信號234 (例如，set)或脈沖信號236 (例如，reset)通過之后分別很快地恢復(fù)為電壓244 (例如，vddh)。例如，電阻器210 (例如，Rup)的電阻通常需要被減小，以增加晶體管206的源電流。另外在另一示例中，電阻器214(例如，Rdn)常常具有大電阻以便在晶體管206導(dǎo)通時限制晶體管206的最大電流，并且因此難以為電阻器210 (例如，Rup)選擇小電阻值。因此，在某些高頻應(yīng)用中，電平位移電路204的響應(yīng)速度通常受到影響。另外，電平位移電路204是否可被成功接通常常取決于Rup(例如，電阻器210或電阻器212)和Rdn(例如，電阻器214或電阻器216)的電阻。電平位移電路204的第一次接通通常是硬開關(guān)操作。例如，在電平位移電路204被第一次接通之前，浮動電壓242約為0V,電壓244(例如，vddh)約為10V。在另一示例中，如果晶體管206和208的導(dǎo)通電阻約為數(shù)千歐，如果電阻 器210 (例如，Rup)的電阻較小并且電阻器214(例如，Rdn)的電阻較大，則常常難以使信號240 (例如，setb)下降到可由后面的邏輯電路(例如，反相器222)識別的邏輯低電平，并且進(jìn)而輸出在邏輯高電平信號252。此外，晶體管206 (例如，HVNM1)和208 (HVNM2)分別具有大的寄生電容(例如，寄生電容器228和230)。例如，在某些軟開關(guān)應(yīng)用中，脈沖信號234(例如，set)在浮動電壓242(例如，HB)和電壓244(例如，vddh)上升到預(yù)定電壓(例如，在200ns中從OV到400V)之后到達(dá)。那么，在浮動電壓242 (例如，HB)和電壓244 (例如，vddh)上升的過程期間，充電電流262通過寄生電容器228被生成并且可以基于下式被確定。Iramp = CpXdV/dt (式 I)其中，Iramp表示充電電流262，Cp表示電容器228的電容，并且dV/dt表示浮動電壓242 (例如，HB)的上升速度。例如，如果Cp等于5pF，并且dV/dt等于400V/200ns，則充電電流262約為10mA。在另一示例中，充電電流262在電阻器210 (例如，Rup)上生成的壓降大到足以使齊納二極管218擊穿，并且從而導(dǎo)致邏輯錯誤。作為另一示例，在一些軟開關(guān)應(yīng)用(例如，串聯(lián)-并聯(lián)諧振轉(zhuǎn)換器(SPRC)或LLC諧振轉(zhuǎn)換器的半橋柵極驅(qū)動器應(yīng)用)中，脈沖信號234(例如，set)在浮動電壓242和電壓244(例如，vddh)上升過程期間到達(dá)。如果充電電流262和在電容器230處生成的充電電流262和264分別擊穿齊納二極管218和220，則信號240 (例如，setb)和信號246 (例如，resetb)都接近浮動電壓242。電平位移電路204不能響應(yīng)脈沖信號234 (例如，set)，也就不能使輸出柵極控制信號252翻轉(zhuǎn)。此外，浮動電壓242常常從低電壓(例如，接近地電壓266)變?yōu)楦唠妷?例如，400V或更高)。通常將電平位移電路204做在高壓隔離阱上，需要用到價格非常昂貴的高壓隔離工藝(例如，大于500V的高壓工藝)。圖3(a)是示出用于控制開關(guān)的具有電平位移的另一系統(tǒng)的簡化傳統(tǒng)示圖。該系統(tǒng)300包括信號生成器302、高壓側(cè)電平位移和柵極驅(qū)動器組件304、低壓側(cè)柵極驅(qū)動器306、兩個開關(guān)308和310、電容器312、二極管314以及電感器316。信號生成器302、高壓側(cè)電平位移和柵極驅(qū)動器組件304和低壓側(cè)柵極驅(qū)動器306被集成到單個管芯340中。例如，系統(tǒng)300與系統(tǒng)100相同。常需要高電壓(例如，大于500V)隔離工藝來制造系統(tǒng)300。例如，需要將高壓側(cè)電平位移和柵極驅(qū)動器組件304的電路與硅襯底進(jìn)行至少500V的隔離，從而導(dǎo)致非常高的制造成本。圖3(b)是示出用于控制開關(guān)的具有電平位移的又一系統(tǒng)的簡化傳統(tǒng)示圖。該系統(tǒng)350包括信號生成器352、高壓側(cè)電平位移和柵極驅(qū)動器組件354、低壓側(cè)柵極驅(qū)動器356、兩個開關(guān)358和360、電容器362、二極管364以及電感器366。信號生成器352和低壓側(cè)柵極驅(qū)動器356被集成到管芯370中。高壓側(cè)電平位移和柵極驅(qū)動器組件354被集成到另一管芯372中。管芯370和372被封裝到芯片中。例如，系統(tǒng)350與系統(tǒng)100相同。鍵合線374連接管芯370和372以進(jìn)行信號傳輸。例如，由信號生成器352生成的高壓側(cè)調(diào)制信號368 (例如，PWM_H)從管芯370經(jīng)由線374在端子376 (例如，PWM_IN)處被輸出到管芯372。通常，仍需要昂貴的高電壓(例如，大于500V)隔離工藝來制造系統(tǒng)350，盡管系統(tǒng)350的制造成本常小于系統(tǒng)300的。因此，改善用于高電壓驅(qū)動器的電平位移技術(shù)變得非常重要。

發(fā)明內(nèi)容
本發(fā)明涉及集成電路。更具體地，本發(fā)明提供了用于電壓驅(qū)動器的電平位移。僅僅作為示例，本發(fā)明已應(yīng)用于半橋或全橋拓?fù)?例如，LLC諧振拓?fù)?。但是將認(rèn)識到，本發(fā)明具有更廣泛的應(yīng)用范圍。根據(jù)一個實施例，一種用于控制一個或多個開關(guān)的系統(tǒng)包括第一轉(zhuǎn)換電路、第二轉(zhuǎn)換電路和信號處理組件。第一轉(zhuǎn)換電路被配置為轉(zhuǎn)換第一電流，并且至少基于與第一電流相關(guān)聯(lián)的信息生成第一經(jīng)轉(zhuǎn)換電壓信號。第二轉(zhuǎn)換電路被配置為轉(zhuǎn)換第二電流，并且至少基于與第二電流相關(guān)聯(lián)的信息生成第二經(jīng)轉(zhuǎn)換電壓信號。信號處理組件被配置為接收第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號，并且至少基于與第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息生成輸出信號。信號處理組件還被配置為:如果第二經(jīng)轉(zhuǎn)換電壓信號比第一經(jīng)轉(zhuǎn)換電壓信號大至少第一預(yù)定大小，則生成第一邏輯電平的輸出信號。另夕卜，信號處理組件被配置為:如果第一經(jīng)轉(zhuǎn)換電壓信號比第二經(jīng)轉(zhuǎn)換電壓信號大至少第二預(yù)定大小，則生成第二邏輯電平的輸出信號，第二邏輯電平不同于第一邏輯電平。根據(jù)另一實施例，一種用于控制一個或多個開關(guān)的系統(tǒng)包括第一開關(guān)、第一電流阱組件、第二開關(guān)、第二電流阱組件、第一轉(zhuǎn)換電路、第二轉(zhuǎn)換電路、第一比較器和第二比較器。第一開關(guān)被配置為接收第一輸入信號，并且至少基于與第一輸入信號相關(guān)聯(lián)的信息至少允許第一電流流經(jīng)第一開關(guān)。第一電流阱組件被耦合到第一開關(guān)。第二開關(guān)被配置為接收第二輸入信號，并且至少基于與第二輸入信號相關(guān)聯(lián)的信息至少允許第二電流流經(jīng)第二開關(guān)。第二電流阱組 件被耦合到第二開關(guān)。第一轉(zhuǎn)換電路被配置為轉(zhuǎn)換第一電流，并且至少基于與第一電流相關(guān)聯(lián)的信息生成第一經(jīng)轉(zhuǎn)換電壓信號。第二轉(zhuǎn)換電路被配置為轉(zhuǎn)換第二電流，并且至少基于與第二電流相關(guān)聯(lián)的信息生成第二經(jīng)轉(zhuǎn)換電壓信號。第一比較器被配置為接收第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號，并且至少基于與第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息生成第一比較信號。第二比較器被配置為接收第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號，并且至少基于與第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息生成第二比較信號。另外，第一比較器還被配置為如果第二經(jīng)轉(zhuǎn)換電壓信號比第一經(jīng)轉(zhuǎn)換電壓信號大至少第一預(yù)定大小，則生成第一邏輯電平的第一比較信號。第二比較器還被配置為如果第一經(jīng)轉(zhuǎn)換電壓信號比第二經(jīng)轉(zhuǎn)換電壓信號大至少第二預(yù)定大小，則生成第一邏輯電平的第二比較信號。根據(jù)又一實施例，一種用于控制一個或多個開關(guān)的方法包括:至少基于與第一電流相關(guān)聯(lián)的信息將第一電流轉(zhuǎn)換為第一經(jīng)轉(zhuǎn)換電壓信號；至少基于與第二電流相關(guān)聯(lián)的信息將第二電流轉(zhuǎn)換為第二經(jīng)轉(zhuǎn)換電壓信號；以及接收第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號。該方法還包括:處理第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號；并且至少基于與第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息生成輸出信號。用于至少基于與第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息生成輸出信號的處理包括:如果第二經(jīng)轉(zhuǎn)換電壓信號比第一經(jīng)轉(zhuǎn)換電壓信號大至少第一預(yù)定大小，則生成第一邏輯電平的輸出信號；以及如果第一經(jīng)轉(zhuǎn)換電壓信號比第二經(jīng)轉(zhuǎn)換電壓信號大至少第二預(yù)定大小，則生成第二邏輯電平的輸出信號，第二邏輯電平不同于第一邏輯電平。根據(jù)又一實施例，一種用于控制一個或多個開關(guān)的方法包括:在第一開關(guān)處接收第一輸入信號；處理與第一輸入信號相關(guān)聯(lián)的信息；并且至少基于與第一輸入信號相關(guān)聯(lián)的信息至少允許第一電流流經(jīng)第一開關(guān)。該方法還包括:在第二開關(guān)處接收第二輸入信號；處理與第二輸入信號相關(guān)聯(lián)的信息；并且至少基于與第二輸入信號相關(guān)聯(lián)的信息至少允許第二電流流經(jīng)第二開關(guān)。另外，該方法包括:至少基于與第一電流相關(guān)聯(lián)的信息將第一電流轉(zhuǎn)換為第一經(jīng)轉(zhuǎn)換電壓信號；至少基于與第二電流相關(guān)聯(lián)的信息將第二電流轉(zhuǎn)換為第二經(jīng)轉(zhuǎn)換電壓信號；接收第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號；處理與第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息。此外，該方法包括:至少基于與第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號相關(guān) 聯(lián)的信息生成第一比較信號，如果第二經(jīng)轉(zhuǎn)換電壓信號比第一經(jīng)轉(zhuǎn)換電壓信號大至少第一預(yù)定大小，則第一比較信號為第一邏輯電平。該方法還包括:至少基于與第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息生成第二比較信號，如果第一經(jīng)轉(zhuǎn)換電壓信號比第二經(jīng)轉(zhuǎn)換電壓信號大至少第二預(yù)定大小，則第二比較信號為第一邏輯電平。相比于傳統(tǒng)技術(shù)，通過本發(fā)明獲得了許多益處。例如，本發(fā)明的一些實施例提供了用于提供高電壓隔離并降低制造成本的成本效益好的電路分割方法。在另一示例中，本發(fā)明的某些實施例提供了可用于半橋或全橋拓?fù)?例如串聯(lián)-并聯(lián)諧振轉(zhuǎn)換器(SPRC)或電感器-電感器-電容器(LLC)諧振轉(zhuǎn)換器)中的柵極驅(qū)動器的高壓側(cè)高電壓電平位移電路。在又一示例中，本發(fā)明的一些實施例提供了在諸如軟開關(guān)和硬開關(guān)應(yīng)用場合的各種應(yīng)用中將低電壓輸入信號轉(zhuǎn)換為高電壓柵極驅(qū)動信號。在又一不例中，本發(fā)明的某些實施例提供了電平位移電路，該電平位移電路基于兩個脈沖信號之差來改變柵極驅(qū)動信號以提高高頻應(yīng)用的響應(yīng)速度，其中，電流限制電阻器具有大電阻或者較小的阱電流，以減小功耗。在又一示例中，本發(fā)明的一些實施例提供了電流阱組件，用以限制流經(jīng)高電壓晶體管的最大電流從而保護(hù)該晶體管并且提供用于控制開關(guān)的合適的輸入電壓。在又一示例中，本發(fā)明的某些實施例提供了用于避免在輸入脈沖信號到達(dá)之前，浮動地電壓上升過程期間，柵極驅(qū)動信號發(fā)生錯誤翻轉(zhuǎn)的電平位移電路。在又一示例中，本發(fā)明的一些實施例提供了用于識別在浮動地電壓上升過程期間到達(dá)的輸入脈沖信號的電平位移電路。在另一示例中，本發(fā)明的某些實施例提供了在硬開關(guān)操作中具有高響應(yīng)速度的電平位移電路。取決于實施例，可以獲得一個或多個益處。參考下面的詳細(xì)描述和附圖可以全面地理解本發(fā)明的這些益處及其目的、特征和優(yōu)點。


圖1是示出用于控制開關(guān)的具有電平位移的系統(tǒng)的簡化傳統(tǒng)示圖。圖2是示出作為圖1所示系統(tǒng)一部分的高壓側(cè)電平位移和柵極驅(qū)動器組件的某些組件的簡化傳統(tǒng)示圖。圖3(a)是示出用于控制開關(guān)的具有電平位移的另一系統(tǒng)的簡化傳統(tǒng)示圖。圖3(b)是示出用于控制開關(guān)的具有電平位移的又一系統(tǒng)的簡化傳統(tǒng)示圖。圖4是示出根據(jù)本發(fā)明實施例的用于控制開關(guān)的具有電平位移的系統(tǒng)的簡化示圖。圖5是示出根據(jù)本發(fā)明另一實施例的用于控制開關(guān)的具有電平位移的系統(tǒng)的簡化示圖。圖6是示出根據(jù)本發(fā)明另一實施例的用于控制開關(guān)的具有電平位移的系統(tǒng)的簡化示圖。
·
圖7是根據(jù)本發(fā)明一個實施例的圖6所示系統(tǒng)的簡化時序圖。圖8是根據(jù)本發(fā)明另一實施例的圖6所示系統(tǒng)的簡化時序圖。圖9是根據(jù)本發(fā)明又一實施例的圖6所示系統(tǒng)的簡化時序圖。
具體實施例方式本發(fā)明涉及集成電路。更具體地，本發(fā)明提供了用于電壓驅(qū)動器的電平位移。僅僅作為示例，本發(fā)明已應(yīng)用于半橋或全橋拓?fù)?例如，LLC諧振拓?fù)?。但是將認(rèn)識到，本發(fā)明具有更廣泛的應(yīng)用范圍。圖4是示出根據(jù)本發(fā)明實施例的用于控制開關(guān)的具有電平位移的系統(tǒng)的簡化示圖。該示圖僅僅是示例，其不應(yīng)當(dāng)不當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域技術(shù)人員將認(rèn)識到許多變體、替換和修改。系統(tǒng)400包括信號生成器402、高壓側(cè)電平位移和柵極驅(qū)動器組件404、低壓側(cè)柵極驅(qū)動器406、兩個開關(guān)489和491以及電容器492。高壓側(cè)電平位移和柵極驅(qū)動器組件404包括脈沖生成器422、電平位移電路424和高壓側(cè)柵極驅(qū)動器498。電平位移電路424包括兩個晶體管426和428、六個電阻器430，432，434，436，488和490、四個鉗位器組件438，439,440和442、差分信號調(diào)節(jié)組件444以及觸發(fā)器組件446。例如，晶體管426包括寄生電容器448，晶體管428包括寄生電容器450。在另一示例中，晶體管426和428都是N溝道MOSFET0在又一示例中，晶體管426和428承受高漏極-源極電壓。在又一示例中，晶體管426和428各自承受至少400伏的最大漏極-源極電壓。在又一示例中，信號生成器402生成脈寬調(diào)制(PWM)信號。根據(jù)一個實施例，信號生成器402、低壓側(cè)柵極驅(qū)動器406、脈沖生成器422、以及電平位移電路424的某些組件被集成到管芯401中。例如，被集成到管芯401的電平位移電路424的組件包括晶體管426和428以及電阻器434和436。在另一示例中，電平位移電路424的一些組件(包括電阻器430，432，488和490、鉗位器組件438，439，440和442、差分信號調(diào)節(jié)組件444以及觸發(fā)器組件446)和高壓側(cè)柵極驅(qū)動器498被集成到另一管芯403中，在又一示例中，管芯403中的電路是低電壓電路。在又一示例中，由于管芯401和403的物理分離，因此不需要昂貴的高電壓隔離工藝。在又一示例中，管芯401和403被封裝到芯片中。根據(jù)另一實施例，信號生成器402生成高壓側(cè)調(diào)制信號418(例如，PWM_H)和低壓側(cè)調(diào)制信號420 (例如，PWM_L)。例如，低壓側(cè)柵極驅(qū)動器406接收低壓側(cè)調(diào)制信號420并且作為響應(yīng)輸出用于驅(qū)動開關(guān)491的低壓側(cè)柵極驅(qū)動信號419 (例如，GATEL)。在另一示例中，高壓側(cè)電平位移和柵極驅(qū)動器組件404接收高壓側(cè)調(diào)制信號418并且生成用于驅(qū)動開關(guān)489的高壓側(cè)柵極驅(qū)動信號423 (例如，GATE_HV)。根據(jù)又一實施例，脈沖生成器422接收高壓側(cè)調(diào)制信號418 (例如，如波形456所示的PWM_H)。例如，脈沖生成器422作為響應(yīng)在高壓側(cè)調(diào)制信號418的上升沿處生成脈沖信號452(例如，set)(例如，如波形458所示的)。在另一示例中，脈沖生成器422還在高壓側(cè)調(diào)制信號418的下降沿處生成脈沖信號454 (例如，reset)(例如，如波形460所示)。在又一不例中，脈沖信號452和454被輸出來分別驅(qū)動晶體管426和428。在又一不例中，管芯401和403經(jīng)由鍵合線407和409相連以進(jìn)行信號傳輸。在又一示例中，晶體管426通過鍵合線407向管芯403中的電路發(fā)送信號。在又一示例中，晶體管428通過鍵合線409向管芯403中的電路發(fā)送信號。圖5是示出根據(jù)本發(fā)明另一實施例的用于控制開關(guān)的具有電平位移的系統(tǒng)的簡化示圖，該示圖僅僅是示例，其不應(yīng)當(dāng)不當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域技術(shù)人員將認(rèn)識到許多變體、替換和修改。系統(tǒng)500包括信號生成器501、低壓側(cè)柵極驅(qū)動器503、高壓側(cè)電平位移和柵極驅(qū)動器組件505、兩個開關(guān)588和590、以及電容器592。高壓側(cè)電平位移和柵極驅(qū)動器組件505包括脈沖生成器502、電平位移電路504和高壓側(cè)柵極驅(qū)動器598。電平位移電路504包括兩個晶體管506和508、六個電阻器510，512，514，516，518和520、四個鉗位器組件580，582，584和586、差分信號調(diào)節(jié)組件522以及觸發(fā)器組件526。例如，信號生成器501、低壓側(cè)柵極驅(qū)動器503和高壓側(cè)電平位移和柵極驅(qū)動器組件505分別與信號生成器402、低壓側(cè)柵極驅(qū)動器406和高壓側(cè)電平位移和柵極驅(qū)動器組件404相同。在另一示例中，晶體管506包括寄生電容器528，晶體管508包括寄生電容器530。在又一示例中，晶體管506和508都是N溝道M0SFET。在又一示例中，晶體管506和508被用作開關(guān)。在又一不例中，晶體管506和508承受高漏極-源極電壓(例如，輸入電壓594)。在又一示例中，晶體管506和508各自承受至少400伏的最大漏極-源極電壓。在又一示例中，電阻器514和516(例如，Rdn)可以用電流阱組件來取代。在又一示例中，開關(guān)588和590是晶體管 。在又一不例中，晶體管506和508彼此相匹配。在又一不例中，電阻器514和516彼此相匹配。在又一不例中，電阻器518和520彼此相匹配。在又一不例中，電阻器510和512彼此相匹配。在又一不例中，鉗位器580和586彼此相匹配。在又一示例中，鉗位器582和584彼此相匹配。根據(jù)一個實施例，電阻器514和516被用來分別限制流經(jīng)晶體管506和508的最大電流。例如，電阻器514、516、518和520被用來為差分信號調(diào)節(jié)組件522設(shè)置閾值電壓電平。在另一示例中，電阻器510和512 (例如，Rup)被用來設(shè)置系統(tǒng)500的初始狀態(tài)。在又一不例中，電阻器518和520 (例如,Rz)被用于基于流經(jīng)晶體管506和508的電流來生成
差分電壓信號。根據(jù)另一實施例，信號生成器501生成高壓側(cè)調(diào)制信號532(例如，PWM_H)和低壓側(cè)調(diào)制信號531 (例如，PWM_L)。例如，低壓側(cè)柵極驅(qū)動器503接收低壓側(cè)調(diào)制信號531并且輸出用于驅(qū)動開關(guān)590的低壓側(cè)柵極驅(qū)動信號553 (例如，GATEL)。在另一示例中，高壓側(cè)電平位移和柵極驅(qū)動器組件505接收高壓側(cè)調(diào)制信號532并且生成用于驅(qū)動開關(guān)588的高壓側(cè)柵極驅(qū)動信號552 (例如，GATE_HV)。

根據(jù)又一實施例，脈沖生成器502接收調(diào)制信號532 (例如，如波形556所示的PWM_H)。在又一示例中，脈沖生成器502在調(diào)制信號532的上升沿處生成脈沖信號534 (例如，set)(例如，如波形558所示的)。在又一示例中，脈沖生成器502還在調(diào)制信號532的下降沿處生成脈沖信號536 (例如，reset)(例如，如波形560所示)。根據(jù)又一實施例，如果晶體管506被脈沖信號534(例如，set)導(dǎo)通，則電流538 (例如，)流經(jīng)晶體管506 (例如，HVNM1)和電阻器514 (例如，Rj。例如，作為響應(yīng)，信號540(例如，setb)被生成，并且接近浮動電壓542 (例如，HB)。在另一示例中，當(dāng)晶體管506被脈沖信號534(例如，set)導(dǎo)通時，由于脈沖信號536(例如，reset)為邏輯低電平，則晶體管508 (例如，HVNM2)截止。在又一示例中，電壓信號546 (例如，resetb)接近電壓544(例如，vddh)。在又一示例中，在正常操作條件下(例如，浮動電壓542接近輸入電壓594)，鉗位器組件580被用來使信號540 (例如，setb)的最低值不小于浮動電壓542 (例如，HB)，并且一般情況下，鉗位器組件582不工作。在又一示例中，在某些操作條件下(例如，浮動電壓542不接近輸入電壓594)，鉗位器組件582會起作用，用于電路保護(hù)，并被用來確保信號540 (例如，setb)的最低值不會比浮動電壓542 (例如，HB)低太多。在又一示例中，在正常操作條件下，信號540 (例如，setb)的最低值等于電容器592 (例如，Cboot)兩端的電壓與浮動電壓542 (例如，HB)之和減去鉗位器組件580的鉗位電壓(例如，Vclamp)。在又一示例中，當(dāng)鉗位器組件582在某些操作條件下處于活動狀態(tài)時，信號540 (例如，setb)的最低值等于電容器592 (例如，Cboot)兩端的電壓與浮動電壓542 (例如，HB)之和減去鉗位器組件582的鉗位電壓(例如，Velamp2)。在又一示例中，鉗位器組件582的鉗位電壓(例如，在大小上大于鉗位器組件580的鉗位電壓(例如，Velamp)。在又一不例中，使電壓544 (例如，vddh)保持比浮動電壓542 (例如，HB)高預(yù)定值(例如，約10V)。根據(jù)某些實施例，如果晶體管508被脈沖信號536 (例如，reset)導(dǎo)通，則電流554 (例如，ImsJ流經(jīng)晶體管508 (例如，HVNM2)和電阻器516 (例如，Rdn)。例如，信號546 (例如，resetb)作為響應(yīng)被生成為接近浮動電壓542 (例如，HB)。在另一示例中，當(dāng)晶體管508被脈沖信號536 (例如，reset)導(dǎo)通時，由于脈沖信號534 (例如，set)處于邏輯低電平，因此晶體管506截止。在又一不例中，信號540 (例如，setb)接近電壓544 (例如，vddh)。在又一示例中，在正常操作條件下(例如，浮動電壓542接近輸入電壓594)，鉗位組件586被用來使信號546 (例如，resetb)的最低值不小于浮動電壓542 (例如，HB)，并且鉗位組件584不工作。在又一示例中，在某些操作條件下(例如，浮動電壓542不接近輸入電壓594)，鉗位組件584工作以用于電路保護(hù)并且被用來確保信號546(例如，resetb)的最低值在大小上不會低于浮動電壓542(例如，HB)太多。在又一示例中，在正常操作條件下，信號546(例如，resetb)的最低值等于電容器592 (例如，Cboot)兩端的電壓與浮動電壓542 (例如，HB)之和減去鉗位組件586的鉗位電壓。在又一示例中，當(dāng)在某些操作條件下鉗位組件584工作時，信號546 (例如，resetb)的最低值等于電容器592 (例如，Cboot)兩端的電壓與浮動電壓542 (例如，HB)之和減去鉗位組件584的鉗位電壓。在又一示例中，鉗位組件584的鉗位電壓在大小上大于鉗位組件586的鉗位電壓。在另一實施例中，差分信號調(diào)節(jié)組件522接收信號540(例如，setb)和信號546 (例如，resetb)，并且基于信號540與546之差生成兩個輸出信號548和550。例如，觸發(fā)器組件526接收輸出信號548和550，并且生成柵極控制信號599。在另一示例中，高壓側(cè)柵極驅(qū)動器598接收信號599并且輸出高壓側(cè)柵極驅(qū)動信號552 (例如，GATE_HV)以驅(qū)動開關(guān)588。圖6是示出根據(jù)本發(fā)明另一實施例的用于控制開關(guān)的具有電平位移的系統(tǒng)的簡化示圖。該示圖僅僅是示例，其不應(yīng)當(dāng)不當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域技術(shù)人員將認(rèn)識到許多變體、替換和修改。系統(tǒng)600包括信號生成器601、低壓側(cè)柵極驅(qū)動器603、高壓側(cè)電平位移和柵極驅(qū)動器組件605、兩個開關(guān)688和690、以及電容器692。高壓側(cè)電平位移和柵極驅(qū)動器組件605包括脈沖生成器602、電平位移電路604和高壓側(cè)柵極驅(qū)動器699。電平位移電路604包括兩個晶體管606和608、六個電阻器610，612，618，620，683和687、兩個電流阱組件614和616、六個齊納二極管680，681，682，684，685和686、兩個比較器622和624、兩個偏移組件662和664、以及一個觸發(fā)器 組件626。例如，晶體管606包括寄生電容器628,并且晶體管608包括寄生電容器630。在另一示例中，晶體管606和608都是N溝道M0SFET。在又一不例中，晶體管606和608被用作開關(guān)。在又一不例中，晶體管606和608可以承受高漏極-源極電壓(例如，輸入電壓694)。晶體管606和608各自承受至少400伏的最大漏極-源極電壓。在又一不例中，開關(guān)688和690是晶體管。在又一不例中，晶體管606和608彼此相匹配。在又一示例中，電流阱組件614和616彼此相匹配。在又一示例中，電阻器618和620彼此相匹配。在又一不例中，電阻器610和612彼此相匹配。在又一不例中，齊納二極管680和686彼此相匹配。在又一不例中，電阻器683和687彼此相匹配。在又一示例中，齊納二極管681和685彼此相匹配。在又一示例中，齊納二極管682和684彼此相匹配。在又一不例中，偏移組件662是比較器622的一部分。在又一不例中，偏移組件664是比較器624的一部分。例如，信號生成器601、低壓側(cè)柵極驅(qū)動器603和高壓側(cè)電平位移和柵極驅(qū)動器組件605分別與信號生成器402、低壓側(cè)柵極驅(qū)動器406、高壓側(cè)和平位移和柵極驅(qū)動器組件404相同。在另一示例中，信號生成器601、低壓側(cè)柵極驅(qū)動器603和高壓側(cè)電平位移和柵極驅(qū)動器組件605分別與信號生成器501、低壓側(cè)柵極驅(qū)動器503和高壓側(cè)電平位移和柵極驅(qū)動器組件505相同。在又一不例中，脈沖生成器602、晶體管606和608、電阻器610,612，618和620、以及觸發(fā)器組件626分別與脈沖生成器502、晶體管506和508、電阻器510，512，518和520、以及觸發(fā)器組件526相同。在又一示例中，電流阱組件614和616各自包括一個或多個電阻器。在又一不例中，齊納二極管681和682被包括在鉗位器組件(例如，鉗位器組件582)中。在又一示例中，齊納二極管684和685被包括在鉗位器組件(例如，鉗位器組件584)中。在又一示例中，齊納二極管680被包括在鉗位器組件(例如，鉗位器組件580)中。在又一不例中，齊納二極管686被包括在鉗位器組件(例如,鉗位器組件586)中。在又一示例中，比較器622和624以及偏移組件662和664被包括在差分信號調(diào)節(jié)組件(例如，組件522)中。在又一示例中，開關(guān)688和690以及電容器692分別與開關(guān)588和590以及電容器592相同。根據(jù)一個實施例，電流阱組件614和616被用來分別限制流經(jīng)晶體管606和608的最大電流。例如，電流阱組件614和電阻器618被用來設(shè)置比較器622的閾值電壓電平。在另一示例中，電流阱組件616和電阻器620被用來設(shè)置比較器624的閾值電壓電平。在另一示例中，電阻器610和612 (例如，Rup)被用來設(shè)置系統(tǒng)600的初始狀態(tài)。在又一示例中，電阻器618和620 (例如,Rz)被用于基于流經(jīng)晶體管606和608的電流來生成差分電壓信號。根據(jù)另一實施例，信號生成器601生成高壓側(cè)調(diào)制信號632(例如，PWM_H)和低壓側(cè)調(diào)制信號631 (例如，PWM_L)。例如，低壓側(cè)柵極驅(qū)動器603接收低壓側(cè)調(diào)制信號631并且輸出用于驅(qū)動開關(guān)690的低壓側(cè)柵極驅(qū)動信號653 (例如，GATEL)。在另一不例中，高壓側(cè)電平位移和柵極驅(qū)動器組件605接收高壓側(cè)調(diào)制信號632并且輸出用于驅(qū)動開關(guān)688的高壓側(cè)柵極驅(qū)動信號652 (例·如，GATE_HV)。根據(jù)又一實施例，脈沖生成器602接收調(diào)制信號632 (例如，如波形656所示的PWM.H)。例如，脈沖生成器602在調(diào)制信號632的上升沿處生成脈沖信號634 (例如，set_pulse)(例如，如波形658所示的)。脈沖生成器602還在調(diào)制信號632的下降沿處生成脈沖信號636 (例如，reset_pulse)(例如，如波形660所不)。根據(jù)某些實施例，如果脈沖信號634 (例如，Set_pulSe)使晶體管606導(dǎo)通，則電流638 (例如，Iset)流經(jīng)晶體管606 (例如，HVNM1)。例如，信號640 (例如，setb)作為響應(yīng)被生成并且接近浮動電壓642(例如，HB) 0在另一示例中，當(dāng)晶體管606被脈沖信號634(例如，set_pulse)導(dǎo)通時，由于脈沖信號636 (例如，reset_pulse)為邏輯低電平，因此晶體管608(例如，HVNM2)截止。在又一示例中，電壓信號646 (例如，resetb)接近電壓644(例如，vddh)，電壓644 (例如，vddh)保持高于浮動電壓642 (例如，HB)預(yù)定值(例如，10V)。在又一示例中，在正常操作條件下(例如，浮動電壓642接近輸入電壓694)，齊納二極管680被用來保持信號640 (例如，setb)的最低值不小于浮動電壓642 (例如，HB)。在又一不例中，齊納二極管681和682、以及電阻器683在正常操作條件下是非活動的，并且在某些操作條件下(例如，浮動電壓642不接近輸入電壓694)是活動的以用于電路保護(hù)。在又一示例中，齊納二極管681和682、以及電阻器683在處于活動狀態(tài)時被用來確保信號640(例如，setb)的最低值不會比浮動電壓642 (例如，HB)低太多。在另一實施例中，如果晶體管608被脈沖信號636 (例如，reset_pulse)導(dǎo)通，則電流654 (例如，Ireset)流經(jīng)晶體管608(例如，HVNM2)。例如，信號646 (例如，resetb)作為響應(yīng)被生成為接近浮動電壓642 (例如，HB)。在另一示例中，當(dāng)晶體管608被脈沖信號636 (例如，reset_pulse)導(dǎo)通時，由于脈沖信號634 (例如，set_pulse)為邏輯低電平，因此晶體管606截止。在又一不例中，電壓信號640 (例如，setb)接近電壓644 (例如,vddh)。在又一不例中，在正常操作條件下(例如，浮動電壓642接近輸入電壓694),齊納二極管686被用來保持信號646 (例如，resetb)的最低值不小于浮動電壓642 (例如，HB)。在又一示例中，齊納二極管684和685以及電阻器687在正常操作條件下是非活動的，并且在某些操作條件下(例如，浮動電壓642不接近輸入電壓694)是活動的以用于電路保護(hù)。在又一示例中，齊納二極管684和685、以及電阻器687在處于活動狀態(tài)時被用來確保信號646 (例如，resetb)的最低值不會比浮動電壓642 (例如，HB)低太多。在又一實施例中，偏移組件662接收信號646 (例如，resetb)并且生成偏移信號668。例如，比較器622在反相端子處接收信號640 (例如，setb)并且在非反相端子處接收偏移信號668,并且生成比較信號648 (例如，setb_out)。在另一不例中，偏移組件664接收信號640 (例如，setb)并且生成偏移信號670。在又一不例中，比較器624在反相端子處接收信號646(例如，resetb)并且在非反相端子處接收偏移信號670，并且生成比較信號650 (例如，resetb_out)。在又一示例中，觸發(fā)器組件626接收信號648和650，并且生成柵極控制信號697。在又一示例中，高壓側(cè)柵極驅(qū)動器699接收柵極控制信號697并且輸出用于驅(qū)動開關(guān)688的高壓側(cè)柵極驅(qū)動信號652 (例如，GATE_HV)。在又一不例中，偏移信號668在大小上等于信號646 (例如，resetb)減去偏移Vtjs,并且偏移信號670在大小上等于信號640 (例如，setb)減去偏移V0so圖7是根據(jù)本發(fā)明一個實施例的系統(tǒng)600的簡化時序圖。該示圖僅僅是示例，其不應(yīng)當(dāng)不當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域技術(shù)人員將認(rèn)識到許多變體、替換和修改。如圖7所示，波形702表示作為時間的函數(shù)的浮動電壓642 (例如，HB)，波形704表示作為時間的函數(shù)的脈沖信號634 (例如，set_pulse)，并且波形706表示作為時間的函數(shù)的脈沖信號636(例如，reset_pulse)。另外，波形708表示作為時間的函數(shù)的電壓640 (例如，setb)減去浮動電壓642 (例如,HB),波形710表不作為時間的函數(shù)的電壓信號646 (例如，resetb)浮動電壓64 2(例如，HB)，并且波形712表示作為時間的函數(shù)的低壓側(cè)柵極驅(qū)動信號653(例如，GATEL)。此外，波形714表示作為時間的函數(shù)的高壓側(cè)柵極驅(qū)動信號652 (例如，GATE_HV)，并且波形716表示作為時間的函數(shù)的高壓側(cè)調(diào)制信號632 (例如，PWM_H)。圖7中示出了五個時間段T1、T2、T3、Tpl和Tp2。時間段T1開始于時間、并結(jié)束于時間t1;時間段T2開始于時間并結(jié)束于時間t2，并且時間段T3開始于時間t2并結(jié)束于時間t7。另外，時間段Tpl開始于時間t3并結(jié)束于時間t5，并且時間段Tp2開始于時間t6并結(jié)束于時間t8。例如，時間t3、t4、t5和t6在時間段T3內(nèi)。在另一示例中，tQ彡h彡t2彡t3彡t4彡t5彡t6彡t7。在又一示例中，時間段Tpl和Tp2的長度相同。根據(jù)一個實施例，在時間段T1期間，高壓側(cè)調(diào)制信號632 (例如，PWM_H)保持邏輯低電平(例如，如波形716所示)。例如，浮動電壓642 (例如，HB)保持低值718 (例如，如波形702所示的0V)。在另一示例中，信號634(例如，set_pulse)保持邏輯低電平(例如，波形704所示)，并且晶體管606不被導(dǎo)通。在又一示例中，電壓信號640 (例如，setb)近似等于電壓644 (例如，vddh)，并且電壓信號640 (例如，setb)減去浮動電壓642在大小上等于值734(例如,如波形708所示)。在又一示例中，信號636(例如，reset_pulse)保持邏輯低電平(例如，如波形706所示)，并且晶體管608不被導(dǎo)通。在又一示例中，電壓信號646 (例如，resetb)近似等于電壓644 (例如，vddh)，并且電壓信號646 (例如，resetb)減去浮動電壓642在大小上等于值736 (例如，如波形710所示)。在又一示例中，低壓側(cè)柵極驅(qū)動信號653(例如，GATEL)保持邏輯高電平(例如，如波形712所示)，并且高壓側(cè)柵極驅(qū)動信號652 (例如，GATE_HV)保持邏輯低電平(例如，如波形714所示)。根據(jù)另一實施例，在時間段T2期間，浮動電壓642 (例如，HB)的大小從低值718 (例如，在L處)增大到輸入電壓694 (例如，t2處的Vin)，如波形702所示。例如，電壓644 (例如，vddh)隨著浮動電壓的增大而增大，并且保持大于浮動電壓642預(yù)定值(例如，10V)。在另一示例中，在浮動電壓642(例如，HB)的大小增大的過程期間，大的充電電流696和698分別通過寄生電容器628和630被生成。在又一示例中，如果充電電流696和698大得足以分別使齊納二極管680和686擊穿。在又一示例中，電流696的大部分流經(jīng)電阻器618 (例如，Rz)和齊納二極管680，并且電流696的小部分流經(jīng)電阻器610 (例如，Rup)。在又一示例中，電流698的大部分流經(jīng)電阻器620 (例如，Rz)和齊納二極管686，并且電流698的小部分流經(jīng)電阻器612 (例如，Rup)。在又一示例中，信號640 (例如，setb)減去浮動電壓642 (例如，HB)在大小上等于電壓644(例如，vddh)減去電阻器618(例如，Rz)和齊納二極管680兩端的電壓降(例如，如波形708所示)。在又一示例中，信號640(例如，setb)減去浮動電壓642 (例如，HB)在時間段T2期間保持為值724。在又一示例中，信號646 (例如，resetb)減去浮動電壓642 (例如，HB)在大小上等于電壓644 (例如，vddh)減去電阻器620 (例如，Rz)和齊納二極管686兩端的電壓降(例如，如波形710所示)。在又一示例中，在時間段T2期間，信號646(例如，resetb)減去浮動電壓642 (例如，HB)保持為值726。在又一示例中，由于偏移組件662和664所生成的偏移(例如，Vtjs),比較信號648 (例如，setb_out)和比較信號650(例如，resetb_out)不改變邏輯電平。因此，根據(jù)某些實施例，浮動電壓642的增大(例如，傾斜上升)不會使電平位移電路604的輸出產(chǎn)生邏輯錯誤。例如，高壓側(cè)柵極驅(qū)動信號652 (例如，GATE_HV)在時間段T2期間保持邏輯低電平(例如，如波形714所示)。在另一示例中，低壓側(cè)柵極驅(qū)動信號653(例如，GATEL)在時間段1~2的開始處(例如，在^處)從邏輯高電平變?yōu)檫壿嫷碗娖?，并且在時間段T2期間保持邏輯低電平(例如，如波形712所示)。在一個實施例中，在時間`段T3的開始處(例如，在t2處)，浮動電壓642 (例如，HB)的上升過程結(jié)束，并且浮動電壓642的大小等于輸入電壓694 (例如，Vin)(例如，如波形702所示)。例如，信號640 (例如，setb)減去浮動電壓642 (例如，HB)在大小上從值724增大到值738(例如，在t2處，如波形708所示)。在另一示例中，信號646 (例如，resetb)減去浮動電壓642 (例如，HB)在大小上從值726增大到值740 (例如，如波形710所示)。在又一示例中，在時間段T3期間，浮動電壓642(例如，HB)在大小上保持等于輸入電壓694(例如，Vin)(例如，如波形702所示)。在又一示例中，值738在大小上近似等于電壓644 (例如，vddh)減去浮動電壓642(例如，HB)。在又一示例中，值740在大小上近似等于電壓644 (例如，vddh)減去浮動電壓642 (例如，HB)。在另一實施例中，在時間段Tpl的開始處(例如，在〖3處)，調(diào)制信號632(例如，PWM.H)從邏輯低電平變?yōu)檫壿嫺唠娖?例如，如波形716所示的上升沿)。例如，脈沖信號634 (例如，set_pulse)從邏輯低電平變?yōu)檫壿嫺唠娖?例如，在t3處)，在時間段Tpl中保持邏輯高電平，并且在時間段Tpl之后變回邏輯低電平(例如，在t5處，如波形704所示)。在另一示例中，在時間段Tpl期間，晶體管606被脈沖信號634(例如，set_pulse)導(dǎo)通。在又一示例中，信號640 (例如，setb)減去浮動電壓642 (例如，HB)在大小上從值738減小為值722(例如，在t3處)，在時間段Tpl中保持為值722，并且在時間段Tpl之后大小從值722增大到值730 (例如，在t5處，如波形708所示)。在又一示例中，在時間段Tpl期間，脈沖信號636(例如，reset_pulse)保持邏輯低電平(例如,如波形706所示)，并且晶體管608保持截止。在又一示例中，信號646(例如，resetb)減去浮動電壓642在大小上保持為值740 (例如，如波形710所示)。在又一示例中，在時間段Tpl期間，信號640 (例如，setb)在大小上小于偏移信號668,偏移信號668等于信號646 (例如,resetb)減去偏移V。-在又一示例中，比較信號648(例如，setb_0Ut)從邏輯低電平變?yōu)檫壿嫺唠娖?。在又一示例中，使高壓?cè)柵極驅(qū)動信號652 (例如，GATE_HV)從邏輯低電平變?yōu)檫壿嫺唠娖?例如，在t4處，如波形714所示)。在又一實施例中，在時間段Tp2的開始處(例如，在丨6處)，調(diào)制信號632(例如，PWM.H)從邏輯高電平變?yōu)檫壿嫷碗娖?例如，如波形716所示的下降沿)。例如，脈沖信號636 (例如，reset_pulse)從邏輯低電平變?yōu)檫壿嫺唠娖?例如，在t6處)，在時間段Tp2中保持邏輯高電平，并且在時間段Tp2之后變回邏輯低電平(例如，在t8處，如波形706所不)。在另一不例中，在時間段Tp2期間，晶體管608被脈沖信號636(例如，reset_pulse)導(dǎo)通。在又一不例中，信號646 (例如,resetb)減去浮動電壓642 (例如,HB)在大小上從值740減小為值728(例如，在t6處)，在時間段Tp2中保持為值728，并且在時間段Tp2之后大小從值728增大到值732 (例如，在t8處，如波形710所示)。在又一示例中，在時間段Tp2期間，脈沖信號634(例如，set_pulse)為邏輯低電平(例如，如波形704所示)。在又一示例中，晶體管606截止，并且信號640 (例如，setb)減去浮動電壓642 (例如，HB)保持為值730 (例如，如波形708所示)。在又一示例中，在時間段Tp2期間，信號646 (例如，resetb)在大小上小于偏移信號670,偏移信號670等于信號640(例如，setb)減去偏移V。-在又一示例中，比較信號650(例如，resetb_out)從邏輯低電平變?yōu)檫壿嫺唠娖?。在又一示例中，使高壓?cè)柵極驅(qū)動信號652 (例如，GATE_HV)從邏輯高電平變?yōu)檫壿嫷碗娖?例如，在t7處，如波形714所示)。 在又一示例中，浮動電壓642 (例如，HB)的大小從輸入電壓694 (例如，如波形702所示的t7處的Vin)開始下降。在又一示例中，值730在大小上近似等于電壓644 (例如，vddh)減去浮動電壓642(例如，HB)。在又一示例中，值732在大小上近似等于電壓644 (例如，vddh)減去浮動電壓642 (例如，HB)。圖8是根據(jù)本發(fā)明另一實施例的系統(tǒng)600的簡化時序圖。該示圖僅僅是示例，其不應(yīng)當(dāng)不當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域技術(shù)人員將認(rèn)識到許多變體、替換和修改。如圖8所示，波形802表示作為時間的函數(shù)的浮動電壓642 (例如，HB)，波形804表示作為時間的函數(shù)的脈沖信號634 (例如，set_pulse)，并且波形806表示作為時間的函數(shù)的脈沖信號636 (例如，reset_pulse)。另外,波形808表示作為時間的函數(shù)的電壓640 (例如，setb)減去浮動電壓642 (例如,HB),波形810表不作為時間的函數(shù)的電壓信號646 (例如，resetb)浮動電壓642(例如，HB)，并且波形812表示作為時間的函數(shù)的低壓側(cè)柵極驅(qū)動信號653(例如，GATEL)。此外，波形814表示作為時間的函數(shù)的高壓側(cè)柵極驅(qū)動信號652 (例如，GATE_HV)，并且波形816表示作為時間的函數(shù)的高壓側(cè)調(diào)制信號632 (例如，PWM_H)。圖8中示出了六個時間段T5、T6、T7、T8、Tp3和Τρ4。時間段T5開始于時間t1(l并結(jié)束于時間tn，時間段T6開始于時間tn并結(jié)束于時間t13，時間段T7開始于時間t13并結(jié)束于時間t16，并且時間段T8開始于時間t16并結(jié)束于時間t18。另外，時間段Tp3開始于時間t12并結(jié)束于時間t14，并且時間段Tp4開始于時間t15并結(jié)束于時間t17。例如，時間t12在時間段丁6內(nèi)，時間t14和t15在時間段1~7內(nèi)，并且時間t17在時間段1~8內(nèi)。在另一示例中，t1(l ( tΠ ( t12 ( t13 ( t14 ( t15 ( t16 ( t17 ( t18。在又一示例中，時間段Tp3和Tp4的長度相同。根據(jù)一個實施例，在時間段T5期間，高壓側(cè)調(diào)制信號632(例如，PWM_H)保持邏輯低電平(例如，如波形816所示)。例如，低壓側(cè)柵極驅(qū)動信號653 (例如，GATEL)保持邏輯高電平(例如，如波形812所示)，并且高壓側(cè)柵極驅(qū)動信號652 (例如，GATE_HV)保持邏輯低電平(例如，如波形814所示)。在另一示例中，浮動電壓642(例如，HB)保持低值818 (例如，如波形802所示的0V)。在另一示例中，信號634(例如，set_pulse)保持邏輯低電平(例如，波形804所不)，并且晶體管606不被導(dǎo)通。在又一不例中，電壓信號640 (例如，setb)近似等于電壓644(例如，vddh),并且電壓信號640 (例如,setb)減去浮動電壓642在大小上等于值840 (例如，如波形808所示)。在又一示例中，信號636 (例如，reset_pulse)保持邏輯低電平(例如，如波形806所示)，并且晶體管608不被導(dǎo)通。在又一示例中，電壓信號646 (例如,resetb)近似等于電壓 644 (例如,vddh),并且電壓信號646 (例如，resetb)減去浮動電壓642在大小上等于值842 (例如，如波形810所示)。根據(jù)另一實施例，在時間段T6期間，浮動電壓642 (例如，HB)的大小從低值818 (例如，在tn處)增大到高值820(例如，在t13處)，如波形802所示。例如，電壓644 (例如，vddh)隨著浮動電壓642(例如，HB)的增大而增大，并且保持大于浮動電壓642預(yù)定值(例如，10V)。在另一示例中，在浮動電壓642(例如，HB)的上升過程期間，大的充電電流696和698分別通過寄生電容器628和630被生成。在又一示例中，充電電流696和698大得足以分別使齊納二極管680和686擊穿。在又一示例中，信號640(例如，setb)減去浮動電壓642 (例如，HB)在大小上等于電壓644 (例如，vddh)減去電阻器618(例如，Rz)和齊納二極管680兩端的電壓降(例如，如波形808所示)。在又一示例中，在時間段T6期間，信號640 (例如，setb)減去浮動電壓642 (例如，HB)保持為值824。在又一示例中，信號646(例如，resetb)減去浮動電壓642 (例如，HB)在大小上等于電壓644 (例如，vddh)減去電阻器620(例如，Rz)和齊納二極管686兩端的電壓降(例如，如波形810所示)。在又一示例中，在時間段T6期間，信號646 (例如，setb)減去浮動電壓642 (例如，HB)保持為值828。在又一不例中，由于偏移組件662和664所生成的偏移(例如,V J ,比較信號648 (例如，setb_out)和比較信號650(例如，resetb_out)不改變邏輯電平。因此，根據(jù)某些實施例，浮動電壓642的增大(例如，傾斜上升)不會使電平位移電路604的輸出產(chǎn)生邏輯錯誤。例如，高壓側(cè)柵極驅(qū)動信號652 (例如，GATE_HV)在時間段T6期間保持邏輯低電平(例如，如波形814所示)。在另一示例中，低壓側(cè)柵極驅(qū)動信號653(例如，GATEL)在時間段T6的開始處(例如，在tn處)從邏輯高電平變?yōu)檫壿嫷碗娖剑⑶以跁r間段TfJJ間保持邏輯低電平(例如，如波形812所示)。在一個實施例中，在時間段Tp3的開始處(例如，在t12處)，調(diào)制信號632(例如，PWM.H)從邏輯低電平變?yōu)檫壿嫺唠娖?例如，如波形816所示的上升沿)。例如，脈沖信號634 (例如，set_pulse)從邏輯低電平變?yōu)檫壿嫺唠娖?例如，在t12處)，在時間段Tp3中保持邏輯高電平，并且在時間段Tp3之后變回邏輯低電平(例如，在t14處，如波形804所示)。在另一不例中，在時間段Tp3期間，晶體管606被脈沖信號634(例如，set_pulse)導(dǎo)通,生成流經(jīng)電流阱614的阱電流。在又一示例中，信號640(例如，setb)減去浮動電壓642(例如，HB)在大小上從值824減小為值826 (例如，在t12處)，在時間段Tp3中保持為值826，并且在時間段Tp3之后大小從值826增大到值832 (例如，在t14處，如波形808所示)。在又一不例中，在時間段Tp3期間,脈沖信號636(例如，reset_pulse)保持邏輯低電平(例如，如波形806所示)。在又一示例中，晶體管608保持截止,并且信號646 (例如，resetb)保持值828 (例如，如波形810所示)。在又一示例中，值832的大小近似等于電壓644 (例如，vddh)減去浮動電壓642 (例如，HB)。例如，在時間段Tp3期間，信號640 (例如，setb)在大小上低于信號646 (例如，resetb)。在另一不例中，信號646與信號640之差等于講電流與電阻器618 (例如，Rz)的電阻之積，并且大于偏移0U。在又一示例中，比較信號648(例如，setb_0Ut)從邏輯低電平變?yōu)檫壿嫺唠娖健Ｔ谟忠皇纠?，高壓?cè)柵極驅(qū)動信號652(例如，GATE_HV)在時間段T6的結(jié)尾處從邏輯低電平變?yōu)檫壿嫺唠娖?例如，在t13處，如波形814所示)。在又一示例中，開關(guān)688閉合(例如，導(dǎo)通)，并且浮動電壓642 (例如，HB)的大小從值820增大到輸入電壓694(例如，t13處的Vin)，如波形802所示。因此，根據(jù)某些實施例，如果脈沖信號634(例如，set_pulse)在浮動電壓642(例如，HB)上升的過程期間到達(dá)，則高壓側(cè)柵極驅(qū)動信號652 (例如，GATE_HV)響應(yīng)于脈沖信號634變?yōu)檫壿嫺唠娖?。在另一實施例中，在時間段T7的開始處(例如，在t13處)，浮動電壓642(例如，HB)的大小等于輸入電壓694 (例如,Vin)(例如,如波形802所不)。例如，信號646 (例如，resetb)減去浮動電壓642 (例如，HB)在大小上從值828增大到值844 (例如，如波形810所示)。在另一示例中，在時間段T7期間，浮動電壓642(例如，HB)在大小上保持等于輸入電壓694 (例如，Vin)(例如，如波形802所示)。在又一示例中，值844在大小上近似等于電壓644 (例如，vddh)減去浮動電壓642 (例如，HB)。在又一實施例中，在時間段Tp4的開始處(例如，在t15處)，調(diào)制信號632 (例如，PWM.H)從邏輯高電平變?yōu)檫壿嫷碗娖?例如，如波形816所示的下降沿)。例如，脈沖信號636 (例如，reSet_pulSe)從邏輯低電平變?yōu)檫壿嫺唠娖?例如，在t15處)，在時間段Tp4中保持邏輯高電平，并且在時間段Tp4之后變回邏輯低電平(例如，在t17處，如波形806所不)。在另一不例中，在時間段Tp4期間，晶體管608被脈沖信號636(例如，reset_pulse)導(dǎo)通。在又一不例中，信號646 (例如,resetb)減去浮動電壓642 (例如,HB)在大小上從值844減小為值830 (例如，在t15處)，在時間段Tp4中保持低值830，并且在時間段Tp4之后大小從值830增大到值834(例如，在t17處，如波形810所示)。在又一示例中，值834的大小近似等于電壓644 (例如，vddh)減去浮動電壓642 (例如，HB)。在又一示例中，在時間段Tp4期間，脈沖信號634 (例如，set_pulse)為邏輯低電平(例如，如波形804所示)，并且晶體管606截止。在又一示例中，信號640 (例如，setb)減去浮動電壓保持為值832 (例如，如波形808所示)。在又一示例中，在時間段Tp4期間,信號646 (例如，resetb)在大小上小于偏移信號670,偏移信號670等于信號640 (例如， setb)減去偏移V。-在又一不例中匕較信號650 (例如，resetb_out)從邏輯低電平變?yōu)檫壿嫺唠娖?。在又一示例中，高壓?cè)柵極驅(qū)動信號652(例如，GATE_HV)在時間段T7的結(jié)尾處從邏輯高電平變?yōu)檫壿嫷碗娖?例如，在t16處，如波形814所示)。根據(jù)另一實施例,在時間段T8期間，浮動電壓642(例如，HB)的大小從輸入電壓694 (例如，t16處的Vin)下降為值838 (例如，如波形802所示)。例如，在時間段T8的結(jié)尾處，低壓側(cè)柵極驅(qū)動信號653(例如，GATEL)從邏輯低電平變?yōu)檫壿嫺唠娖?例如，在t18處，如波形812所示)。在另一示例中，開關(guān)690閉合(例如，導(dǎo)通)，并且浮動電壓642 (例如，HB)從值838下降到值836(例如，在t18處接近0V)，如波形802所示。圖9是根據(jù)本發(fā)明又一實施例的系統(tǒng)600的簡化時序圖。該示圖僅僅是示例，其不應(yīng)當(dāng)不當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域技術(shù)人員將認(rèn)識到許多變體、替換和修改。波形902表示作為時間的函數(shù)的浮動電壓642 (例如，HB)，波形904表示作為時間的函數(shù)的脈沖信號634(例如，set_pulse)，并且波形906表示作為時間的函數(shù)的脈沖信號636 (例如，reset_pulse)。另外，波形908表示作為時間的函數(shù)的電壓640 (例如，setb)減去浮動電壓642 (例如，HB)，波形910表示作為時間的函數(shù)的電壓信號646 (例如，resetb)浮動電壓642 (例如，HB)，并且波形912表示作為時間的函數(shù)的低壓側(cè)柵極驅(qū)動信號653 (例如，GATEL)。此外，波形914表示作為時間的函數(shù)的高壓側(cè)柵極驅(qū)動信號652 (例如，GATE_HV)，并且波形916示作為時間的函數(shù)的高壓側(cè)調(diào)制信號632 (例如，PWM_H)。圖9中示出了六個時間段T9、T1(l、Tn、T12、Tp5和Tp6。時間段T9開始于時間t2(l并結(jié)束于時間t21，時間段Tltl開始于時間t21并結(jié)束于時間t23，時間段T11開始于時間t23并結(jié)束于時間t26，并且時間段T12開始于時間t26并結(jié)束于時間t28。另外，時間段Tp5開始于時間t22并結(jié)束于時間t24，并且時間段Tp6開始于時間t25并結(jié)束于時間t27。例如，時間t22在時間段Tltl內(nèi)，時間t24和t25在時間段T11內(nèi)，并且時間t27在時間段T12內(nèi)。在另一示例中，t20 ( t21 ( t22 ( t23 ( t24 ( t25 ( t26 ( t27 ( t28。在又一示例中，時間段 Tp5 和 Tp6 的長度相同。根據(jù)一個實施例， 在時間段T9期間，高壓側(cè)調(diào)制信號632(例如，PWM_H)保持邏輯低電平(例如，如波形916所示)。例如，低壓側(cè)柵極驅(qū)動信號653 (例如，GATEL)保持邏輯高電平(例如，如波形912所示)，并且高壓側(cè)柵極驅(qū)動信號652 (例如，GATE_HV)保持邏輯低電平(例如，如波形914所示)。在另一示例中，浮動電壓642(例如，HB)保持低值918(例如,如波形902所示的0V)。在另一示例中，信號634(例如，set_pulse)保持邏輯低電平(例如，波形904所不)，并且晶體管606不被導(dǎo)通。在又一不例中，電壓信號640 (例如，setb)近似等于電壓644(例如，vddh),并且電壓信號640(例如，setb)減去浮動電壓642在大小上等于值924 (例如，如波形908所示)。在又一示例中，信號636 (例如，reset_pulse)保持邏輯低電平(例如，如波形906所示)，并且晶體管608不被導(dǎo)通。在又一示例中，電壓信號646 (例如,resetb)近似等于電壓644 (例如,vddh),并且電壓信號646 (例如，resetb)減去浮動電壓642在大小上等于值928 (例如，如波形910所示)。在又一示例中，值928的大小近似等于電壓644 (例如，vddh)減去浮動電壓642 (例如，HB)。根據(jù)另一實施例，在時間段Tltl期間，浮動電壓642 (例如，HB)保持為低值918 (例如，如波形902所示)。例如，高壓側(cè)柵極驅(qū)動信號652 (例如，GATE_HV)保持邏輯低電平(例如，如波形914所示)。在另一示例中，低壓側(cè)柵極驅(qū)動信號653(例如，GATEL)在時間段Tltl的開始處(例如，在t21處)從邏輯高電平變?yōu)檫壿嫷碗娖剑⑶以跁r間段Tltl期間保持邏輯低電平(例如，如波形912所示)。
根據(jù)又一實施例，在時間段Tp5的開始處(例如，在t22處)，調(diào)制信號632 (例如，PWM.H)從邏輯低電平變?yōu)檫壿嫺唠娖?例如，如波形916所示的上升沿)。例如，脈沖信號634 (例如，set_pulse)從邏輯低電平變?yōu)檫壿嫺唠娖?例如，在t22處)，在時間段Tp5中保持邏輯高電平，并且在時間段Tp5之后變回邏輯低電平(例如，在t24處，如波形904所示)。在另一示例中，在時間段Tp5期間，晶體管606被脈沖信號634(例如，set_pulse)導(dǎo)通。在又一示例中，信號640 (例如，setb)減去浮動電壓642 (例如，HB)在大小上從值924減小為值926 (例如，在t22處)，在時間段Tp5中保持為值926，并且在時間段Tp5之后大小從值926增大到值932(例如，在t24處，如波形908所示)。在又一示例中，在時間段Tp5期間，脈沖信號636 (例如，reset_pulse)保持邏輯低電平(例如，如波形906所示)，并且晶體管608保持截止。在又一示例中，信號646(例如，resetb)減去浮動電壓642 (例如，HB)保持值928 (例如，如波形910所示)。在又一示例中，在時間段Tp5期間，信號640 (例如，setb)在大小上小于偏移信號668,偏移信號668等于信號646 (例如，resetb)減去偏移V。-在又一示例中，比較信號648(例如，setb_0Ut)從邏輯低電平變?yōu)檫壿嫺唠娖健Ｔ谟忠皇纠?，高壓?cè)柵極驅(qū)動信號652 (例如，GATE_HV)在時間段Tltl的結(jié)尾處從邏輯低電平變?yōu)檫壿嫺唠娖?例如，在t23處，如波形914所示)。在又一示例中，開關(guān)688閉合(例如，導(dǎo)通)，并且浮動電壓642 (例如，HB)從值918增大到輸入電壓694 (例如，t23處的Vj，如波形902所示。在又一示例中，值932的大小近似等于電壓644(例如,vddh)減去浮動電壓642(例如，HB)。根據(jù)又一實施例，在時間段T11期間，浮動電壓642(例如，HB)保持為輸入電壓694 (例如，Vin)。例如，調(diào)制信號632 (例如，PWM_H)在時間段Tp6的開始處從邏輯高電平變?yōu)檫壿嫷碗娖?例如，如波形916所示的t25處的下降沿)。在另一示例中，脈沖信號636 (例如，reset_pulse)從邏輯低電平變?yōu)檫壿嫺唠娖?例如，在t25處)，在時間段Tp6中保持邏輯高電平，并且在時間段Tp6之后變回邏輯低電平(例如，在t27處，如波形906所示)。在另一不例中，晶體管608被脈沖信號636(例如，reset_pulse)導(dǎo)通。在又一不例中，信號646(例如，resetb)減去浮動電壓642(例如，HB)在大小上從值928減小為值930 (例如，在t25處)，在時間段Tp6中保持低值930，并且在時間段Tp6之后大小增大到值934 (例如，在t27處，如波形910所 示)。在另一示例中，在時間段Tp6期間，脈沖信號634 (例如，set_pulse)為邏輯低電平(例如，如波形904所示)。在又一示例中，晶體管606截止，并且信號640 (例如，setb)減去浮動電壓642 (例如，HB)保持為值932 (例如，如波形908所示)。在又一不例中，在時間段Tp6期間,信號646(例如，resetb)在大小上小于偏移信號670,偏移信號670等于信號640 (例如，setb)減去偏移Vtjs。在又一不例中，比較信號650 (例如，resetb_out)從邏輯低電平變?yōu)檫壿嫺唠娖健Ｔ谟忠皇纠?，高壓?cè)柵極驅(qū)動信號652 (例如，GATE_HV)在時間段T11的結(jié)尾處從邏輯高電平變?yōu)檫壿嫷碗娖?例如，在t26處，如波形914所示)。在又一示例中，值934的大小近似等于電壓644(例如,vddh)減去浮動電壓642 (例如，HB)。根據(jù)又一實施例，在時間段T12期間，浮動電壓642(例如，HB)保持為輸入電壓694(例如，Vin)，如波形902所示。例如，在時間段T12的結(jié)尾處(例如，在t28處)，低壓側(cè)柵極驅(qū)動信號653(例如，GATEL)從邏輯低電平變?yōu)檫壿嫺唠娖?例如，如波形912所示的上升沿)。在另一示例中，開關(guān)690閉合(例如，導(dǎo)通)，并且浮動電壓642(例如，HB)從輸入電壓694變?yōu)橹?36 (例如，在t28處接近OV)，如波形902所示。圖7、圖8和圖9可應(yīng)用于根據(jù)本發(fā)明一些實施例的系統(tǒng)400。圖7、圖8和圖9可應(yīng)用于根據(jù)本發(fā)明某些實施例的系統(tǒng)500。返回參考圖6、圖7和圖8，例如，集成電路制造過程中，非理想因素可導(dǎo)致電路失配，例如電阻器(例如，Rup，Rz)/或晶體管(例如，晶體管606和608)之間的失配。在另一示例中，如果電路失配使得寄生電容器628的電容比寄生電容器630的電容大m%，則在浮動電壓642(例如，HB)的上升過程期間，充電電流696與充電電流698的比率等于(例如，O 100)與I之和。在又一示例中，電流696與電流698之差隨著寄生電容器628和630的電容以及的值的增大而增大。在又一示例中，如果浮動電壓642 (例如，HB)的變化率(例如，dV/dt)足夠大，則信號640(例如，setb)的大小小于偏移信號668，偏移信號668等于信號646 (例如，resetb)減去偏移(例如，Vos)。在又一不例中，比較信號648 (例如，setb_out)從邏輯低電平變?yōu)檫壿嫺唠娖剑⑶腋邏簜?cè)柵極驅(qū)動信號652(例如，GATE_HV)從邏輯低電平變?yōu)檫壿嫺唠娖健８鶕?jù)某些實施例，因電路失配引起的信號640 (例如，setb)與信號646 (例如,resetb)之間的最大差值可以被估計出，并且可以適當(dāng)?shù)剡x擇電阻器618和620 (例如，Rz)和/或偏移(例如，VJ，以在浮動電壓642 (例如，HB)上升的過程期間避免高壓側(cè)柵極驅(qū)動信號652 (例如，GATE_HV)的錯誤翻轉(zhuǎn)。根據(jù)另一實施例，一種用于控制一個或多個開關(guān)的系統(tǒng)包括第一轉(zhuǎn)換電路、第二轉(zhuǎn)換電路和信號處理組件。第一轉(zhuǎn)換電路被配置為轉(zhuǎn)換第一電流，并且至少基于與第一電流相關(guān)聯(lián)的信息生成第一經(jīng)轉(zhuǎn)換電壓信號。第二轉(zhuǎn)換電路被配置為轉(zhuǎn)換第二電流，并且至少基于與第二電流相關(guān)聯(lián)的信息生成第二經(jīng)轉(zhuǎn)換電壓信號。信號處理組件被配置為接收第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號，并且至少基于與第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息生成輸出信號。信號處理組件還被配置為:如果第二經(jīng)轉(zhuǎn)換電壓信號比第一經(jīng)轉(zhuǎn)換電壓信號大至少第一預(yù)定大小，則生成第一邏輯電平的輸出信號。另夕卜，信號處理組件被配置為:如果第一經(jīng)轉(zhuǎn)換電壓信號比第二經(jīng)轉(zhuǎn)換電壓信號大至少第二預(yù)定大小，則生成第二邏輯電平的輸出信號，第二邏輯電平不同于第一邏輯電平。例如，該系統(tǒng)根據(jù)圖4、圖5、圖6、圖7、圖8和/或圖9來實現(xiàn)。根據(jù)另一實施例，一種用于控制一個或多個開關(guān)的系統(tǒng)包括第一開關(guān)、第一電流阱組件、第二開關(guān)、第二電流阱組件、第一轉(zhuǎn)換電路、第二轉(zhuǎn)換電路、第一比較器和第二比較器。第一開關(guān)被配置為接收第一輸入信號，并且至少基于與第一輸入信號相關(guān)聯(lián)的信息至少允許第一電流流經(jīng)第一開關(guān)。第一電流阱組件被耦合到第一開關(guān)。第二開關(guān)被配置為接收第二輸入信號，并且至少基于與第二輸入信號相關(guān)聯(lián)的信息至少允許第二電流流經(jīng)第二開關(guān)。第二電流阱組件被耦合到第二開關(guān)。第一轉(zhuǎn)換電路被配置為轉(zhuǎn)換第一電流，并且至少基于與第一電流相關(guān)聯(lián)的信息生成第一經(jīng)轉(zhuǎn)換電壓信號。第二轉(zhuǎn)換電路被配置為轉(zhuǎn)換第二電流，并且至少基于與第二電流相關(guān)聯(lián)的信息生成第二經(jīng)轉(zhuǎn)換電壓信號。第一比較器被配置為接收第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號，并且至少基于與第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息生成第一比較信號。第二比較器被配置為接收第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號，并且至少基于與第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的 信息生成第二比較信號。另外，第一比較器還被配置為如果第二經(jīng)轉(zhuǎn)換電壓信號比第一經(jīng)轉(zhuǎn)換電壓信號大至少第一預(yù)定大小，則生成第一邏輯電平的第一比較信號。第二比較器還被配置為如果第一經(jīng)轉(zhuǎn)換電壓信號比第二經(jīng)轉(zhuǎn)換電壓信號大至少第二預(yù)定大小，則生成第一邏輯電平的第二比較信號。例如，該系統(tǒng)根據(jù)圖4、圖5、圖6、圖7、圖8和/或圖9來實現(xiàn)。根據(jù)又一實施例，一種用于控制一個或多個開關(guān)的方法包括:至少基于與第一電流相關(guān)聯(lián)的信息將第一電流轉(zhuǎn)換為第一經(jīng)轉(zhuǎn)換電壓信號；至少基于與第二電流相關(guān)聯(lián)的信息將第二電流轉(zhuǎn)換為第二經(jīng)轉(zhuǎn)換電壓信號；以及接收第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號。該方法還包括:處理第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號；并且至少基于與第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息生成輸出信號。用于至少基于與第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息生成輸出信號的處理包括:如果第二經(jīng)轉(zhuǎn)換電壓信號比第一經(jīng)轉(zhuǎn)換電壓信號大至少第一預(yù)定大小，則生成第一邏輯電平的輸出信號；以及如果第一經(jīng)轉(zhuǎn)換電壓信號比第二經(jīng)轉(zhuǎn)換電壓信號大至少第二預(yù)定大小，則生成第二邏輯電平的輸出信號，第二邏輯電平不同于第一邏輯電平。例如，該方法根據(jù)圖
4、圖5、圖6、圖7、圖8和/或圖9來實現(xiàn)。根據(jù)又一實施例，一種用于控制一個或多個開關(guān)的方法包括:在第一開關(guān)處接收第一輸入信號；處理與第一輸入信號相關(guān)聯(lián)的信息；并且至少基于與第一輸入信號相關(guān)聯(lián)的信息至少允許第一電流流經(jīng)第一開關(guān)。該方法還包括:在第二開關(guān)處接收第二輸入信號；處理與第二輸入信號相關(guān)聯(lián)的信息；并且至少基于與第二輸入信號相關(guān)聯(lián)的信息至少允許第二電流流經(jīng)第二開關(guān)。另外，該方法包括:至少基于與第一電流相關(guān)聯(lián)的信息將第一電流轉(zhuǎn)換為第一經(jīng)轉(zhuǎn)換電壓信號；至少基于與第二電流相關(guān)聯(lián)的信息將第二電流轉(zhuǎn)換為第二經(jīng)轉(zhuǎn)換電壓信號；接收第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號；處理與第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換 電壓信號相關(guān)聯(lián)的信息。此外，該方法包括:至少基于與第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息生成第一比較信號，如果第二經(jīng)轉(zhuǎn)換電壓信號比第一經(jīng)轉(zhuǎn)換電壓信號大至少第一預(yù)定大小，則第一比較信號為第一邏輯電平。該方法還包括:至少基于與第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息生成第二比較信號，如果第一經(jīng)轉(zhuǎn)換電壓信號比第二經(jīng)轉(zhuǎn)換電壓信號大至少第二預(yù)定大小，則第二比較信號為第一邏輯電平。例如，該方法根據(jù)圖4、圖5、圖6、圖7、圖8和/或圖9來實現(xiàn)。例如，本發(fā)明各個實施例中的一些或所有組件單獨地和/或與至少另一組件相組合地是利用一個或多個軟件組件、一個或多個硬件組件和/或軟件與硬件組件的一種或多種組合來實現(xiàn)的。在另一示例中，本發(fā)明各個實施例中的一些或所有組件單獨地和/或與至少另一組件相組合地在一個或多個電路中實現(xiàn)，例如在一個或多個模擬電路和/或一個或多個數(shù)字電路中實現(xiàn)。在又一示例中，本發(fā)明的各個實施例和/或示例可以相組合。雖然已描述了本發(fā)明的具體實施例，然而本領(lǐng)域技術(shù)人員將明白，還存在于所述實施例等同的其它實施例。因此，將明白，本發(fā)明不受所示具體實施例的限制，而是僅由權(quán)利要求的范圍來限定。
權(quán)利要求
1.一種用于控制一個或多個開關(guān)的系統(tǒng)，該系統(tǒng)包括: 第一轉(zhuǎn)換電路，被配置為轉(zhuǎn)換第一電流，并且至少基于與所述第一電流相關(guān)聯(lián)的信息生成第一經(jīng)轉(zhuǎn)換電壓信號； 第二轉(zhuǎn)換電路，被配置為轉(zhuǎn)換第二電流，并且至少基于與所述第二電流相關(guān)聯(lián)的信息生成第二經(jīng)轉(zhuǎn)換電壓信號； 信號處理組件，被配置為接收所述第一經(jīng)轉(zhuǎn)換電壓信號和所述第二經(jīng)轉(zhuǎn)換電壓信號，并且至少基于與所述第一經(jīng)轉(zhuǎn)換電壓信號和所述第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息生成輸出信號； 其中，所述信號處理組件還被配置為: 如果所述第二經(jīng)轉(zhuǎn)換電壓信號比所述第一經(jīng)轉(zhuǎn)換電壓信號大至少第一預(yù)定大小，則生成第一邏輯電平的所述輸出信號；以及 如果所述第一經(jīng)轉(zhuǎn)換電壓信號比所述第二經(jīng)轉(zhuǎn)換電壓信號大至少第二預(yù)定大小，則生成第二邏輯電平的所述輸出信號，所述第二邏輯電平不同于所述第一邏輯電平。
2.如權(quán)利要求1所述的系統(tǒng)，其中: 所述信號處理組件包括差分處理組件和觸發(fā)器組件； 所述差分處理組件被配置為生成第一比較信號和第二比較信號；以及 所述觸發(fā)器組件被配置為至少接收所述第一比較信號和所述第二比較信號。
3.如權(quán)利要求2所述的系統(tǒng)，其中，所述差分處理組件還被配置為: 如果所述第二經(jīng)轉(zhuǎn)換電壓信號比所述第一經(jīng)轉(zhuǎn)換電壓信號大至少第一預(yù)定大小，則生成所述第一邏輯電平的所述第一`比較信號和所述第二邏輯電平的所述第二比較信號；以及如果所述第一經(jīng)轉(zhuǎn)換電壓信號比所述第二經(jīng)轉(zhuǎn)換電壓信號大至少第二預(yù)定大小，則生成所述第二邏輯電平的所述第一比較信號和所述第一邏輯電平的所述第二比較信號。
4.如權(quán)利要求3所述的系統(tǒng)，其中，所述觸發(fā)器組件還被配置為: 如果所述第一比較信號為所述第一邏輯電平并且所述第二比較信號為所述第二邏輯電平，則生成所述第一邏輯電平的所述輸出信號；以及 如果所述第一比較信號為所述第二邏輯電平并且所述第二比較信號為所述第一邏輯電平，則生成所述第二邏輯電平的所述輸出信號。
5.如權(quán)利要求1所述的系統(tǒng)，還包括: 第一開關(guān)，被配置為接收第一輸入信號，并且至少基于與所述第一輸入信號相關(guān)聯(lián)的信息允許所述第一電流流經(jīng)所述第一開關(guān)；以及 第二開關(guān)，被配置為接收第二輸入信號，并且至少基于與所述第二輸入信號相關(guān)聯(lián)的信息允許所述第二電流流經(jīng)所述第二開關(guān)。
6.如權(quán)利要求5所述的系統(tǒng)，其中，所述第一開關(guān)是被配置為承受至少400伏的第一最大漏極-源極電壓的第一 N溝道晶體管。
7.如權(quán)利要求6所述的系統(tǒng)，其中，所述第二開關(guān)是被配置為承受至少400伏的第二最大漏極-源極電壓的第二 N溝道晶體管。
8.如權(quán)利要求5所述的系統(tǒng)，其中: 所述第一轉(zhuǎn)換電路、所述第二轉(zhuǎn)換電路和所述信號處理組件位于第一管芯內(nèi)； 所述第一開關(guān)和所述第二開關(guān)位于第二管芯內(nèi)；以及所述第一管芯不同于所述第二管芯。
9.如權(quán)利要求8所述的系統(tǒng)，其中，所述第一管芯和所述第二管芯通過鍵合線相連。
10.如權(quán)利要求9所述的系統(tǒng)，其中，所述第一管芯和所述第二管芯被封裝到同一芯片內(nèi)。
11.如權(quán)利要求5所述的系統(tǒng)，還包括: 第一電阻器，該第一電阻器被耦合在所述第一開關(guān)與地電壓之間；以及 第二電阻器，該第二電阻器被耦合在所述第二開關(guān)與所述地電壓之間。
12.如權(quán)利要求5所述的系統(tǒng)，其中，所述信號處理組件還被配置為接收第一電壓和第二電壓，所述第一電壓減去所述第二電壓在大小上等于預(yù)定值。
13.如權(quán)利要求12所述的系統(tǒng)，其中: 所述第一開關(guān)還被配置為在第一時間處接收所述第一邏輯電平的所述第一輸入信號，所述第一時間在所述第二電壓的大小增大到第二預(yù)定值之后； 所述第二開關(guān)還被配置為在所述第一時間處接收所述第二邏輯電平的所述第二輸入信號；以及 所述信號處理組件還被配置為在第二時間處將所述輸出信號從所述第二邏輯電平改變?yōu)樗龅谝贿壿嬰娖?，所述第二時間不早于所述第一時間。
14.如權(quán)利要求13所述 的系統(tǒng)，其中: 所述第一開關(guān)還被配置為在第三時間處接收所述第二邏輯電平的所述第一輸入信號，所述第三時間在所述第二電壓的大小減小到第三預(yù)定值之前； 所述第二開關(guān)還被配置為在所述第三時間處接收所述第一邏輯電平的所述第二輸入信號；以及 所述信號處理組件還被配置為在第四時間處將所述輸出信號從所述第一邏輯電平改變?yōu)樗龅诙壿嬰娖?，所述第四時間不早于所述第三時間。
15.如權(quán)利要求12所述的系統(tǒng)，其中: 所述第一開關(guān)還被配置為在第一時間處接收所述第一邏輯電平的所述第一輸入信號，在所述第一時間處所述第二電壓的大小增大到小于第二預(yù)定值的中間值； 所述第二開關(guān)還被配置為在所述第一時間處接收所述第二邏輯電平的所述第二輸入信號；以及 所述信號處理組件還被配置為在第二時間處將所述輸出信號從所述第二邏輯電平改變?yōu)樗龅谝贿壿嬰娖剑龅诙r間不早于所述第一時間，在所述第二時間處所述第二電壓的大小從所述中間值增大到所述第二預(yù)定值。
16.如權(quán)利要求15所述的系統(tǒng)，其中: 所述第一開關(guān)還被配置為在第三時間處接收所述第二邏輯電平的所述第一輸入信號，所述第三時間在所述第二電壓的大小減小到第三預(yù)定值之前； 所述第二開關(guān)還被配置為在所述第三時間處接收所述第一邏輯電平的所述第二輸入信號；以及 所述信號處理組件還被配置為在第四時間處將所述輸出信號從所述第一邏輯電平改變?yōu)樗龅诙壿嬰娖?，所述第四時間不早于所述第三時間。
17.如權(quán)利要求12所述的系統(tǒng)，其中:所述第一開關(guān)還被配置為在第一時間處接收所述第一邏輯電平的所述第一輸入信號，所述第一時間在所述第二電壓的大小增大到第二預(yù)定值之前； 所述第二開關(guān)還被配置為在所述第一時間處接收所述第二邏輯電平的所述第二輸入信號；以及 所述信號處理組件還被配置為在第二時間處將所述輸出信號從所述第二邏輯電平改變?yōu)樗龅谝贿壿嬰娖?，所述第二時間不早于所述第一時間。
18.如權(quán)利要求17所述的系統(tǒng)，其中: 所述第一開關(guān)還被配置為在第三時間處接收所述第二邏輯電平的所述第一輸入信號，所述第三時間在所述第二電壓的大小減小到第三預(yù)定值之前； 所述第二開關(guān)還被配置為在所述第三時間處接收所述第一邏輯電平的所述第二輸入信號；以及 所述信號處理組件還被配置為在第四時間處將所述輸出信號從所述第一邏輯電平改變?yōu)樗龅诙壿嬰娖?，所述第四時間不早于所述第三時間。
19.一種用于控制一個或多個開關(guān)的系統(tǒng)，該系統(tǒng)包括: 第一開關(guān)，被配置為接收第一輸入信號，并且至少基于與所述第一輸入信號相關(guān)聯(lián)的信息至少允許所述第一電流流經(jīng)所述第一開關(guān)； 第一電流阱組件，被耦合到所述第一開關(guān)； 第二開關(guān)，被配置為接收第二輸入信號，并且至少基于與所述第二輸入信號相關(guān)聯(lián)的信息至少允許所述第二電流流經(jīng)·所述第二開關(guān)； 第二電流阱組件，被耦合到所述第二開關(guān)； 第一轉(zhuǎn)換電路，被配置為轉(zhuǎn)換所述第一電流，并且至少基于與所述第一電流相關(guān)聯(lián)的信息生成第一經(jīng)轉(zhuǎn)換電壓信號； 第二轉(zhuǎn)換電路，被配置為轉(zhuǎn)換所述第二電流，并且至少基于與所述第二電流相關(guān)聯(lián)的信息生成第二經(jīng)轉(zhuǎn)換電壓信號； 第一比較器，被配置為接收所述第一經(jīng)轉(zhuǎn)換電壓信號和所述第二經(jīng)轉(zhuǎn)換電壓信號，并且至少基于與所述第一經(jīng)轉(zhuǎn)換電壓信號和所述第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息生成第一比較信號；以及 第二比較器，被配置為接收所述第一經(jīng)轉(zhuǎn)換電壓信號和所述第二經(jīng)轉(zhuǎn)換電壓信號，并且至少基于與所述第一經(jīng)轉(zhuǎn)換電壓信號和所述第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息生成第二比較信號； 其中: 所述第一比較器還被配置為如果所述第二經(jīng)轉(zhuǎn)換電壓信號比所述第一經(jīng)轉(zhuǎn)換電壓信號大至少第一預(yù)定大小，則生成第一邏輯電平的所述第一比較信號；以及 所述第二比較器還被配置為如果所述第一經(jīng)轉(zhuǎn)換電壓信號比所述第二經(jīng)轉(zhuǎn)換電壓信號大至少第二預(yù)定大小，則生成所述第一邏輯電平的所述第二比較信號。
20.如權(quán)利要求19所述的系統(tǒng)，其中: 所述第一比較器還被配置為如果所述第一經(jīng)轉(zhuǎn)換電壓信號比所述第二經(jīng)轉(zhuǎn)換電壓信號大至少所述第二預(yù)定大小，則生成第二邏輯電平的所述第一比較信號；以及 所述第二比較器還被配置為如果所述第二經(jīng)轉(zhuǎn)換電壓信號比所述第一經(jīng)轉(zhuǎn)換電壓信號大至少第一預(yù)定大小，則生成所述第二邏輯電平的所述第二比較信號。
21.如權(quán)利要求20所述的系統(tǒng)，還包括: 觸發(fā)器組件，被配置為至少接收所述第一比較信號和所述第二比較信號； 其中，所述觸發(fā)器組件還被配置為: 如果所述第一比較信號為所述第一邏輯電平并且所述第二比較信號為所述第二邏輯電平，則生成所述第一邏輯電平的輸出信號；以及 如果所述第一比較信號為所述第二邏輯電平并且所述第二比較信號為所述第一邏輯電平，則生成所述第二邏輯電平的輸出信號。
22.如權(quán)利要求21所述的系統(tǒng)，其中: 所述第一轉(zhuǎn)換電路、所述第二轉(zhuǎn)換電路、所述第一比較器、所述第二比較器和所述觸發(fā)器組件位于第一管芯內(nèi)； 所述第一開關(guān)、所述第二 開關(guān)、所述第一電流阱組件和所述第二電流阱組件位于第二管芯內(nèi)；以及 所述第一管芯不同于所述第二管芯。
23.如權(quán)利要求22所述的系統(tǒng)，其中，所述第一管芯和所述第二管芯通過鍵合線相連。
24.如權(quán)利要求23所述的系統(tǒng)，其中，所述第一管芯和所述第二管芯被封裝到同一芯片內(nèi)。
25.如權(quán)利要求21所述的系統(tǒng)，其中: 所述第一比較器還被配置為接收第一電壓和第二電壓，所述第一電壓減去所述第二電壓在大小上等于第一預(yù)定值；以及 所述第二比較器還被配置為接收所述第一電壓和所述第二電壓。
26.如權(quán)利要求25所述的系統(tǒng)，其中: 所述第一開關(guān)還被配置為在第一時間處接收所述第一邏輯電平的所述第一輸入信號，所述第一時間在所述第二電壓的大小增大到第二預(yù)定值之后； 所述第二開關(guān)還被配置為在所述第一時間處接收所述第二邏輯電平的所述第二輸入信號；以及 所述觸發(fā)器組件還被配置為在第二時間處將所述輸出信號從所述第二邏輯電平改變?yōu)樗龅谝贿壿嬰娖?，所述第二時間不早于所述第一時間。
27.如權(quán)利要求26所述的系統(tǒng)，其中: 所述第一開關(guān)還被配置為在第三時間處接收所述第二邏輯電平的所述第一輸入信號，所述第三時間在所述第二電壓的大小減小到第三預(yù)定值之前； 所述第二開關(guān)還被配置為在所述第三時間處接收所述第一邏輯電平的所述第二輸入信號；以及 所述觸發(fā)器組件還被配置為在第四時間處將所述輸出信號從所述第一邏輯電平改變?yōu)樗龅诙壿嬰娖剑龅谒臅r間不早于所述第三時間。
28.如權(quán)利要求25所述的系統(tǒng)，其中: 所述第一開關(guān)還被配置為在第一時間處接收所述第一邏輯電平的所述第一輸入信號，在所述第一時間處所述第二電壓的大小增大到小于第二預(yù)定值的中間值； 所述第二開關(guān)還被配置為在所述第一時間處接收所述第二邏輯電平的所述第二輸入信號；以及 所述觸發(fā)器組件還被配置為在第二時間處將所述輸出信號從所述第二邏輯電平改變?yōu)樗龅谝贿壿嬰娖剑龅诙r間不早于所述第一時間，在所述第二時間處所述第二電壓的大小從所述中間值增大到所述第二預(yù)定值。
29.如權(quán)利要求28所述的系統(tǒng)，其中: 所述第一開關(guān)還被配置為在第三時間處接收所述第二邏輯電平的所述第一輸入信號，所述第三時間在所述第二電壓的大小減小到第三預(yù)定值之前； 所述第二開關(guān)還被配置為在所述第三時間處接收所述第一邏輯電平的所述第二輸入信號；以及 所述觸發(fā)器組件還被配置為在第四時間處將所述輸出信號從所述第一邏輯電平改變?yōu)樗龅诙壿嬰娖?，所述第四時間不早于所述第三時間。
30.如權(quán)利要求25所述的系統(tǒng)，其中: 所述第一開關(guān)還被配置為在第一時間處接收所述第一邏輯電平的所述第一輸入信號，所述第一時間在所述第二電壓的大小增大到第二預(yù)定值之前； 所述第二開關(guān)還被配置為在所述第一時間處接收所述第二邏輯電平的所述第二輸入信號；以及 所述觸發(fā)器組件還被配置為在第二時間處將所述輸出信號從所述第二邏輯電平改變?yōu)樗龅谝贿壿嬰娖?，所述第二時間不早于所述第一時間。
31.如權(quán)利要求30所述的系統(tǒng)，其中: 所述第一開關(guān)還被配置為在第三時間處接收所述第二邏輯電平的所述第一輸入信號，所述第三時間在所述第二電壓的大小減小到第三預(yù)定值之前； 所述第二開關(guān)還被配置為在所述第三時間處接收所述第一邏輯電平的所述第二輸入信號；以及 所述觸發(fā)器組件還被配置為在第四時間處將所述輸出信號從所述第一邏輯電平改變?yōu)樗龅诙壿嬰娖剑龅谒臅r間不早于所述第三時間。
32.一種用于控制一個或多個開關(guān)的方法，該方法包括: 至少基于與第一電流相關(guān)聯(lián)的信息將所述第一電流轉(zhuǎn)換為第一經(jīng)轉(zhuǎn)換電壓信號； 至少基于與第二電流相關(guān)聯(lián)的信息將所述第二電流轉(zhuǎn)換為第二經(jīng)轉(zhuǎn)換電壓信號； 接收所述第一經(jīng)轉(zhuǎn)換電壓信號和所述第二經(jīng)轉(zhuǎn)換電壓信號； 處理所述第一經(jīng)轉(zhuǎn)換電壓信號和所述第二經(jīng)轉(zhuǎn)換電壓信號； 至少基于與所述第一經(jīng)轉(zhuǎn)換電壓信號和所述第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息生成輸出信號； 其中，用于至少基于與所述第一經(jīng)轉(zhuǎn)換電壓信號和所述第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息生成輸出信號的處理包括: 如果所述第二經(jīng)轉(zhuǎn)換電壓信號比所述第一經(jīng)轉(zhuǎn)換電壓信號大至少第一預(yù)定大小，則生成第一邏輯電平的所述輸出信號；以及 如果所述第一經(jīng)轉(zhuǎn)換電壓信號比所述第二經(jīng)轉(zhuǎn)換電壓信號大至少第二預(yù)定大小，則生成第二邏輯電平的所述輸出信號，所述第二邏輯電平不同于所述第一邏輯電平。
33.一種用于控制一個或多個開關(guān)的方法，該方法包括:在第一開關(guān)處接收第一輸入信號； 處理與所述第一輸入信號相關(guān)聯(lián)的信息； 至少基于與所述第一輸入信號相關(guān)聯(lián)的信息至少允許所述第一電流流經(jīng)所述第一開關(guān); 在第二開關(guān)處接收第二輸入信號； 處理與所述第二輸入信號相關(guān)聯(lián)的信息； 至少基于與所述第二輸入信號相關(guān)聯(lián)的信息至少允許所述第二電流流經(jīng)所述第二開關(guān); 至少基于與所述第一電流相關(guān)聯(lián)的信息將所述第一電流轉(zhuǎn)換為第一經(jīng)轉(zhuǎn)換電壓信號; 至少基于與所述第二電流相關(guān)聯(lián)的信息將所述第二電流轉(zhuǎn)換為第二經(jīng)轉(zhuǎn)換電壓信號; 接收所述第一經(jīng)轉(zhuǎn)換電壓信號和所述第二經(jīng)轉(zhuǎn)換電壓信號； 處理與所述第一經(jīng)轉(zhuǎn)換電壓信號和所述第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息； 至少基于與所述第一經(jīng)轉(zhuǎn)換電壓信號和所述第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息生成第一比較信號，如果所述第二經(jīng)轉(zhuǎn)換電壓信號比所述第一經(jīng)轉(zhuǎn)換電壓信號大至少第一預(yù)定大小，則所述第一比較信號為第一邏輯電平；以及 至少基于與所述第一經(jīng)轉(zhuǎn)換電壓信號和所述第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息生成第二比較信號，如 果所述第一經(jīng)轉(zhuǎn)換電壓信號比所述第二經(jīng)轉(zhuǎn)換電壓信號大至少第二預(yù)定大小，則所述第二比較信號為所述第一邏輯電平。
全文摘要
本發(fā)明公開了用于電壓驅(qū)動器的電平位移系統(tǒng)和方法。本發(fā)明涉及用于控制一個或多個開關(guān)的系統(tǒng)和方法。該系統(tǒng)包括第一轉(zhuǎn)換電路、第二轉(zhuǎn)換電路和信號處理組件。第一轉(zhuǎn)換電路被配置為轉(zhuǎn)換第一電流，并且至少基于與第一電流相關(guān)聯(lián)的信息生成第一經(jīng)轉(zhuǎn)換電壓信號。第二轉(zhuǎn)換電路被配置為轉(zhuǎn)換第二電流，并且至少基于與第二電流相關(guān)聯(lián)的信息生成第二經(jīng)轉(zhuǎn)換電壓信號。信號處理組件被配置為接收第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號，并且至少基于與第一經(jīng)轉(zhuǎn)換電壓信號和第二經(jīng)轉(zhuǎn)換電壓信號相關(guān)聯(lián)的信息生成輸出信號。
文檔編號H03K19/0185GK103248353SQ20121003197
公開日2013年8月14日 申請日期2012年2月7日 優(yōu)先權(quán)日2012年2月7日
發(fā)明者姚超, 袁廷志, 羅強(qiáng), 陳志樑, 方烈義 申請人:昂寶電子(上海)有限公司