專利名稱：峰值采樣保持電路及其開關(guān)電源的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及峰值采樣保持技術(shù)，尤其涉及用于開關(guān)電源中的峰值采樣保持電路。
背景技術(shù)：
電源系統(tǒng)中，輸入電壓的大小是決定系統(tǒng)能否正常工作的重要因素，因此需要通過采樣保持對(duì)線電壓進(jìn)行采樣。圖1為現(xiàn)有的采樣保持電路的電路圖。該采樣保持電路包括采樣電路110、保持電路111。所述采樣電路110包括采樣開關(guān)102、采樣電容105和采樣開關(guān)的控制線104，采樣開關(guān)102的一端接輸入線101，采樣開關(guān)102的另一端接采樣電容105的一端，采樣電容105的另一端接地；當(dāng)控制線104為高電平時(shí)采樣開關(guān)導(dǎo)通，控制線104為低電平時(shí)采樣開關(guān)不導(dǎo)通。所述保持電路111包括保持開關(guān)106、保持電容108和保持開關(guān)106的控制線107，保持開關(guān)106的一端接采樣電容，保持開關(guān)106的另一端接保持電容108，保持電容的另一端接地；當(dāng)控制線107為高電平時(shí)保持開關(guān)導(dǎo)通，控制線107 為低電平時(shí)保持開關(guān)不導(dǎo)通。輸出線109是采樣保持電路的輸出圖2是現(xiàn)有的采樣保持電路在交流輸入下的各點(diǎn)波形圖。現(xiàn)有采樣保持電路原理為當(dāng)控制線104為高電平和控制線107為低電平時(shí)，采樣開關(guān)102導(dǎo)通，保持開關(guān)106不導(dǎo)通，此時(shí)對(duì)采樣電容105進(jìn)行充電，信號(hào)線103的電壓上升到輸入信號(hào)101的電壓值為止；采樣完成后進(jìn)入保持階段，此時(shí)控制線104為低電平和控制信號(hào)107為高電平，采樣開關(guān)102不導(dǎo)通、保持開關(guān)106導(dǎo)通，采樣電容105上的電荷流到保持電容108，相當(dāng)于采樣電容105對(duì)保持電容108充電；最后由輸出線109輸出，得到采樣保持電壓?，F(xiàn)有采樣保持電路的不足之處在于當(dāng)保持開關(guān)106導(dǎo)通、采樣開關(guān)102不導(dǎo)通時(shí)， 采樣電容上面的電荷會(huì)流到保持電容108上，對(duì)保持電容進(jìn)行充電，直到采樣電容105上的電壓和保持電容108上的電壓相等才結(jié)束對(duì)保持電容的充電，這樣最后得到的結(jié)果是保持電容108上的電壓是采樣電容105和保持電容108平衡時(shí)的電壓，而不是輸入線101的電壓，輸出電壓不能很好的再現(xiàn)輸入信號(hào)的電壓。還有采樣保持電路的采樣保持速度是充電電流和采樣開關(guān)104和保持開關(guān)頻率決定的，當(dāng)采樣開關(guān)保持的速度一定時(shí)，就是充電電流起決定作用，可以通過補(bǔ)償充電電流的方式使整個(gè)采樣保持過程加快，起到快速采樣保持的作用。由于現(xiàn)有技術(shù)沒有這個(gè)補(bǔ)償充電電流的這個(gè)環(huán)節(jié)，使得整個(gè)采樣保持電路的速度會(huì)下降。
發(fā)明內(nèi)容本實(shí)用新型旨在解決現(xiàn)有技術(shù)的不足，提供一種可以較好較快地再現(xiàn)輸入信號(hào)的峰值采樣保持電路。本實(shí)用新型還提供了一種峰值采樣保持的方法。同時(shí)本實(shí)用新型還提供了一種峰值采樣保持電路的應(yīng)用系統(tǒng)。[0010]峰值采樣保持電路，包括峰值采樣電路、補(bǔ)償電路、峰值保持電路、峰值輸出緩沖電路和清零電路所述峰值采樣電路采樣輸入信號(hào)的各個(gè)時(shí)間點(diǎn)的峰值電壓；所述補(bǔ)償電路是對(duì)所述峰值采樣電路的采樣電容進(jìn)行充電電流補(bǔ)償，使得峰值采樣電路的速度會(huì)加快；所述峰值保持電路對(duì)峰值采樣輸出電路輸出的電壓進(jìn)行保持；所述峰值輸出緩沖電路增強(qiáng)所述峰值保持電路的輸出負(fù)載驅(qū)動(dòng)能力；所述清零電路在峰值保持電路輸出電壓后，將峰值采樣電路輸出的上一周期峰值電壓及時(shí)進(jìn)行清零，以便下一周期進(jìn)行峰值采樣。所述峰值采樣電路包括輸入緩沖器、比較器、采樣開關(guān)、采樣電容、邏輯門所述比較器比較輸入信號(hào)的電壓與峰值采樣緩沖輸出電路輸出的電壓，比較器的輸出同采樣控制線的控制信號(hào)輸入邏輯門，當(dāng)峰值采樣電路輸入信號(hào)的電壓大于采樣緩沖輸出電路輸出的電壓時(shí)，且采樣控制線為有效控制電平的控制下，使得采樣開關(guān)導(dǎo)通，采樣電容進(jìn)行采樣；當(dāng)輸入信號(hào)的電壓小于采樣緩沖輸出電路輸出的電壓，或采樣控制線為為無效控制電平的控制下，采樣開關(guān)關(guān)斷，采樣電容不進(jìn)行采樣，保持原狀態(tài)；所述輸入緩沖器為第一運(yùn)算放大器，第一運(yùn)算放大器的正端接輸入信號(hào)，第一運(yùn)算放大器的負(fù)端連接第一運(yùn)算放大器的輸出，第一運(yùn)算放大器的輸出端連接采樣開關(guān)；所述采樣電容的一端接采樣開關(guān)的輸出，另一端接地。所述采樣開關(guān)由一個(gè)PMOS管、一個(gè)NMOS管、一個(gè)反相器組成，所述PMOS管的漏極連接NMOS管的源極并作為采樣開關(guān)管的一端，所述PMOS管的源極連接NMOS管的漏極并作為采樣開關(guān)的另一端，所述PMOS管的柵極和NMOS的柵極通過反向器連接，PMOS管或NMOS 管的柵極連接所述的邏輯門。所述采樣開關(guān)的另外一種實(shí)現(xiàn)方式是由一個(gè)MOS管組成，所述MOS管的源極和漏極分別作為采樣開關(guān)的兩端，柵極連接所述的邏輯門。所述補(bǔ)償電路由第二比較器、第一電流源、NMOS管鏡像電流、PMOS鏡像電流和開關(guān)NMOS管組成，所述第二比較器的正端接一基準(zhǔn)電壓，負(fù)端接輸入信號(hào)；當(dāng)輸入信號(hào)電壓大于基準(zhǔn)電壓時(shí)，第二比較器的輸出電壓為低電平，此時(shí)補(bǔ)償電路開始對(duì)充電電流進(jìn)行補(bǔ)償；當(dāng)輸入信號(hào)電壓小于基準(zhǔn)電壓時(shí)，第二比較器的輸出電壓為高電平，此時(shí)補(bǔ)償電路不對(duì)充電電流補(bǔ)償。所述峰值保持電路包括保持開關(guān)、保持電容、峰值保持控制線，當(dāng)峰值保持控制線為有效控制電平，保持開關(guān)導(dǎo)通，保持電容進(jìn)行充電，直到充電到峰值采樣電路輸出的峰值電壓為止，從而使得峰值采樣電路輸出的峰值電壓轉(zhuǎn)移到峰值保持電路的輸出電壓；當(dāng)峰值保持控制線為無效控制電平，保持開關(guān)不導(dǎo)通，此時(shí)保持電容維持原來的電壓值；所述的保持電容一端連接保持開關(guān)，另一端接地。所述保持開關(guān)是由一個(gè)PMOS管、一個(gè)NMOS管、一個(gè)反相器組成，所述PMOS管的漏極連接NMOS管的源極(或漏極)并作為保持開關(guān)管的一端，所述PMOS管的源極連接NMOS 管的漏極(或源極)并作為保持開關(guān)的另一端，所述PMOS管的柵極和NMOS的柵極通過反向器連接，PMOS管或NMOS管的柵極連接保持控制線。所述保持開關(guān)另外一種實(shí)現(xiàn)是由一個(gè)MOS管組成，所述MOS管的源極和漏極分別作為采樣開關(guān)的兩端，柵極連接所述保持控制線。所述的峰值輸出緩沖電路為由第三運(yùn)算放大器構(gòu)成的跟隨器組成，所述的第三運(yùn)算放大器的正端連接峰值保持電路的輸出，第三運(yùn)算放大器的負(fù)端連接第三運(yùn)算放大器的輸出端，第三運(yùn)算放大器的輸出端為峰值采樣保持電路的輸出。所述清零電路是由一個(gè)NMOS管和清零控制線組成，所述NMOS管的漏端接峰值采樣電路的輸出，NMOS管的源端接地，清零控制線控制NMOS管的柵極，當(dāng)清零控制線為有效控制電平時(shí)，NMOS管對(duì)地導(dǎo)通，使得采樣電容的上一周期峰值采樣的電壓進(jìn)行放電；當(dāng)清零控制線為無效控制電平時(shí)，NMOS管不導(dǎo)通，采樣電容上的電壓維持上一周期的峰值采樣的電壓。所述輸入信號(hào)為直流信號(hào)或交流信號(hào)。所述的峰值采樣控制線、峰值保持控制線和清零控制線在每個(gè)周期內(nèi)依次進(jìn)行控制。峰值采樣保持的方法，包括如下步驟(1)采樣輸入信號(hào)的各個(gè)時(shí)間點(diǎn)的峰值電壓；(2)補(bǔ)償電路對(duì)充電電流進(jìn)行補(bǔ)償，同時(shí)該步驟輸出的電壓反饋給步驟⑴進(jìn)行采樣比較；(3)對(duì)步驟⑵輸出的跟隨電壓進(jìn)行保持，同時(shí)該步驟輸出保持電壓；(4)對(duì)步驟(3)的輸出的保持電壓進(jìn)行增強(qiáng)后作為峰值輸出電壓；(5)對(duì)峰值采樣電壓進(jìn)行清零，以便下一周期進(jìn)行峰值采樣；(6)重復(fù)步驟(1) 一 (5)。所述步驟⑴實(shí)現(xiàn)的方法為通過比較器比較輸入信號(hào)的電壓值與步驟⑵反饋的保持電壓，所述比較器的輸出同采樣控制線的信號(hào)輸入邏輯門，當(dāng)輸入信號(hào)的電壓大于步驟( 輸出的保持電壓，且采樣控制線為有效控制電平時(shí)，采樣開關(guān)導(dǎo)通，采樣電容對(duì)輸入信號(hào)進(jìn)行采樣；當(dāng)輸入信號(hào)的電壓小于步驟( 輸出的保持電壓，或采樣控制線為無效控制電平時(shí)，采樣開關(guān)關(guān)斷，采樣電容不進(jìn)行采樣，保持原狀態(tài)。所述步驟O)實(shí)現(xiàn)的方法為當(dāng)輸入電壓高于一基準(zhǔn)電壓時(shí)，補(bǔ)償電路開始對(duì)充電電流進(jìn)行補(bǔ)償；所述步驟(3)實(shí)現(xiàn)的方法為當(dāng)峰值保持控制線為有效控制電平時(shí)，保持開關(guān)導(dǎo)通，保持電容進(jìn)行充電，直到充電到步驟(1)輸出的的峰值電壓為止，從而使得峰值電壓轉(zhuǎn)移到保持電壓；當(dāng)峰值保持控制線為無效控制電平，保持開關(guān)不導(dǎo)通，此時(shí)保持電容維持原來的電壓值。所述步驟(4)實(shí)現(xiàn)的方法為通過第三運(yùn)算放大器實(shí)現(xiàn)對(duì)保持電壓的跟隨。所述步驟(5)實(shí)現(xiàn)的方法為清零控制線控制MOS管的柵極，當(dāng)清零控制線為有效控制電平時(shí)，MOS管對(duì)地導(dǎo)通，使得采樣電容的上一周期峰值采樣的電壓進(jìn)行放電；當(dāng)清零控制線為無效控制電平時(shí)，MOS管不導(dǎo)通，采樣電容上的電壓維持上一周期的峰值采樣的電壓。開關(guān)電源，包括變壓器和整流、兩個(gè)分壓電阻、濾波電容、峰值采樣保持電路。所述變壓器為開關(guān)電源的主變壓器，在變壓器的副邊產(chǎn)生出與匝數(shù)比成比例的電壓；[0044]所述兩個(gè)電阻是分壓作用，通過這兩電阻的分壓可以降低輸入到峰值采樣保持電路的電壓，便于芯片對(duì)這一電壓進(jìn)行處理；所述電容是對(duì)通過整流分壓后的電壓進(jìn)行濾波，電容的一端接地，另一端接分壓出來的節(jié)點(diǎn)上，得到電壓進(jìn)入峰值采樣保持電路進(jìn)行處理，當(dāng)濾波電容容值很大時(shí)，峰值采樣保持電路的輸入電壓是直流電壓；當(dāng)濾波電容容值很小時(shí)，峰值采樣保持電路的輸入電壓是交流電壓。所述的峰值采樣保持電路如前所述。本實(shí)用新型的有益效果是通過峰值采樣電路解決了何時(shí)進(jìn)行實(shí)時(shí)采樣，即當(dāng)輸入峰值采樣保持電路的電壓大于采樣緩沖輸出的的電壓時(shí)進(jìn)行；通過補(bǔ)償電路對(duì)充電電流進(jìn)行補(bǔ)償；通過峰值保持電路將每一周期的峰值進(jìn)行保持；通過清零電路清除上一周期的峰值采樣出來的電壓，實(shí)時(shí)清零可以準(zhǔn)確得到峰值電壓；避免采樣電容上的電荷積累；通過峰值輸出緩沖電路增強(qiáng)負(fù)載驅(qū)動(dòng)能力。該電路應(yīng)用到開關(guān)電源系統(tǒng)上能夠更快更好地采樣輸入電壓的峰值信號(hào)，通過峰值采樣保持電路得到的峰值信號(hào)根據(jù)系統(tǒng)的設(shè)置進(jìn)行相應(yīng)的動(dòng)作。

圖1為現(xiàn)有技術(shù)的采樣保持電路的電路圖。圖2為圖1所示的采樣保持電路的各點(diǎn)波形圖。圖3為本實(shí)用新型的峰值采樣保持電路結(jié)構(gòu)圖。圖4為本實(shí)用新型的峰值采樣保持電路的電路圖。圖5為圖4的直流電壓輸入的各點(diǎn)波形圖。圖6為圖4的交流電壓輸入的各點(diǎn)波形圖。圖7為本實(shí)用新型峰值采樣保持電路的開關(guān)電源系統(tǒng)。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型內(nèi)容進(jìn)一步說明。峰值采樣保持電路，如圖3、圖4所示，包括峰值采樣電路11、補(bǔ)償電路14、峰值保持電路12、峰值輸出緩沖電路15和清零電路13 所述峰值采樣電路11采樣輸入信號(hào)21的各個(gè)時(shí)間點(diǎn)的峰值電壓22 ；所述補(bǔ)償電路14是對(duì)所述峰值采樣電路11的采樣電容37進(jìn)行充電電流補(bǔ)償，使得峰值采樣電路的速度會(huì)加快；所述峰值保持電路12對(duì)峰值電壓22進(jìn)行保持；所述峰值輸出緩沖電路15增強(qiáng)所述峰值保持電路12的輸出負(fù)載驅(qū)動(dòng)能力；所述清零電路13在峰值保持電路12輸出電壓后，將峰值采樣電路11輸出的上一周期峰值電壓及時(shí)進(jìn)行清零，以便下一周期進(jìn)行峰值采樣。所述峰值采樣電路11包括輸入緩沖器31、比較器32、采樣開關(guān)51、采樣電容37、 邏輯門33 所述比較器32比較輸入信號(hào)21的電壓與峰值電壓22，比較器的輸出41同采樣控制線42的信號(hào)輸入邏輯門33，當(dāng)峰值采樣電路11的輸入信號(hào)21的電壓大于峰值電壓22，且采樣控制線42為高電平，采樣開關(guān)51導(dǎo)通，采樣電容37進(jìn)行采樣；當(dāng)輸入信號(hào)21的電壓小于峰值電壓22，或采樣控制線42為低電平，采樣開關(guān)關(guān)斷，采樣電容37不進(jìn)行采樣，保持原狀態(tài)，在本實(shí)施例中，所述邏輯門33為與非門。所述輸入緩沖器31為第一運(yùn)算放大器31，第一運(yùn)算放大器31的正端接輸入信號(hào) 21，第一運(yùn)算放大器31的負(fù)端連接運(yùn)算放大器31的輸出，第一運(yùn)算放大器31的輸出端連接采樣開關(guān)51。所述采樣電容37的一端接采樣開關(guān)的輸出，另一端接地。所述采樣開關(guān)51是由一個(gè)PMOS管35、一個(gè)NMOS管36、一個(gè)反相器；34組成；所述補(bǔ)償電路14由第二比較器81、第一電流源87、NM0S管鏡像電流83和85、PM0S 鏡像電流88和89和開關(guān)NMOS管84組成，所述第二比較器81的正端接一基準(zhǔn)電壓80，負(fù)端接輸入信號(hào)21 ；當(dāng)輸入信號(hào)電壓21大于基準(zhǔn)電壓80時(shí)，第二比較器81的輸出電壓為低電平，此時(shí)補(bǔ)償電路14開始對(duì)充電電流進(jìn)行補(bǔ)償；當(dāng)輸入信號(hào)電壓21小于基準(zhǔn)電壓80時(shí)， 第二比較器81的輸出電壓為高電平，此時(shí)補(bǔ)償電路14不對(duì)充電電流補(bǔ)償。所述峰值保持電路12包括保持開關(guān)66、保持電容64、峰值保持控制線61，當(dāng)峰值保持控制線61為高電平，保持開關(guān)66導(dǎo)通，保持電容64進(jìn)行充電，直到充電到峰值采樣電路11輸出的峰值電壓22為止，從而使得峰值采樣電路11輸出的峰值電壓22轉(zhuǎn)移到峰值保持電路12的輸出電壓23 ；當(dāng)峰值保持控制線61為低電平，保持開關(guān)66不導(dǎo)通，此時(shí)保持電容64維持原來的電壓值；所述的保持電容64 —端連接保持開關(guān)，另一端接地。所述保持開關(guān)66是由一個(gè)PMOS管65、一個(gè)NMOS管63、一個(gè)反相器62組成。所述的峰值輸出緩沖電路15由第三運(yùn)算放大器71接成的跟隨器組成，所述的第三運(yùn)算放大器71的正端連接峰值保持電路15的輸出23，第三運(yùn)算放大器71的負(fù)端連接第三運(yùn)算放大器71的輸出端，第三運(yùn)算放大器71的輸出端為峰值采樣保持電路的輸出。所述清零電路13是由NMOS管52和清零控制線53組成，所述NMOS管52的漏端接峰值采樣電路11的輸出22，NM0S管52的源端接地，清零控制線53控制NMOS管的柵極， 當(dāng)清零控制線53為高電平時(shí)，NMOS管52對(duì)地導(dǎo)通，使得采樣電容37上的上一周期峰值采樣的電壓進(jìn)行放電；當(dāng)清零控制線53為低電平時(shí)，NMOS管52不導(dǎo)通，采樣電容的電壓維持上一周期的峰值采樣的電壓；所述輸入信號(hào)21為直流信號(hào)或交流信號(hào)。如圖5所示，為圖4的直流電壓輸入21的各點(diǎn)波形圖。如圖6所示，為圖4的交流電壓輸入21的各點(diǎn)波形圖。如圖7所示，開關(guān)電源，包括變壓器及整流電路91、兩個(gè)分壓電阻92和93、濾波電容94、峰值采樣保持電路95。所述變壓器為開關(guān)電源的主變壓器；所述電阻92和93是分壓作用，通過這兩電阻的分壓可以降低輸入到峰值采樣保持電路95的電壓，便于芯片對(duì)這一電壓進(jìn)行處理；所述電容94是對(duì)通過分壓后的電壓進(jìn)行濾波，電容的一端接地，另一端接分壓出來的節(jié)點(diǎn)上，得到電壓進(jìn)入峰值采樣保持電路進(jìn)行處理，當(dāng)濾波電容容值很大時(shí)，峰值采樣保持電路95的輸入電壓是直流電壓；當(dāng)濾波電容值很小時(shí)，峰值采樣保持電路95的輸入電壓是交流電壓；[0079]所述的峰值采樣保持電路如前所述。本實(shí)用新型公開了峰值采樣保持電路及其開關(guān)電源，并且參照附圖描述了本實(shí)用新型的具體實(shí)施方式
和效果。應(yīng)該理解到的是上述實(shí)施例只是對(duì)本實(shí)用新型的說明，而不是對(duì)本實(shí)用新型的限制，任何不超出本實(shí)用新型實(shí)質(zhì)精神范圍內(nèi)的實(shí)用新型創(chuàng)造，均落入本實(shí)用新型保護(hù)范圍之內(nèi)。
權(quán)利要求1.峰值采樣保持電路，其特征在于包括峰值采樣電路、補(bǔ)償電路、峰值保持電路、峰值輸出緩沖電路和清零電路所述峰值采樣電路采樣輸入信號(hào)的各個(gè)時(shí)間點(diǎn)的峰值電壓；所述補(bǔ)償電路是對(duì)所述峰值采樣電路的采樣電容進(jìn)行充電電流補(bǔ)償，使得峰值采樣電路的速度會(huì)加快；所述峰值保持電路對(duì)峰值采樣輸出電路輸出的電壓進(jìn)行保持；所述峰值輸出緩沖電路增強(qiáng)所述峰值保持電路的輸出負(fù)載驅(qū)動(dòng)能力；所述清零電路在峰值保持電路輸出電壓后，將峰值采樣電路輸出的上一周期峰值電壓及時(shí)進(jìn)行清零，以便下一周期進(jìn)行峰值采樣。
2.如權(quán)利要求1所述峰值采樣保持電路，其特征在于所述峰值采樣電路包括輸入緩沖器、比較器、采樣開關(guān)、采樣電容、邏輯門所述比較器比較輸入信號(hào)的電壓與峰值采樣緩沖輸出電路輸出的電壓，比較器的輸出同采樣控制線的控制信號(hào)輸入邏輯門，當(dāng)峰值采樣電路輸入信號(hào)的電壓大于采樣緩沖輸出電路輸出的電壓時(shí)，且采樣控制線為有效控制電平的控制下，使得采樣開關(guān)導(dǎo)通，采樣電容進(jìn)行采樣；當(dāng)輸入信號(hào)的電壓小于采樣緩沖輸出電路輸出的電壓，或采樣控制線為為無效控制電平的控制下，采樣開關(guān)關(guān)斷，采樣電容不進(jìn)行采樣，保持原狀態(tài)；所述輸入緩沖器為第一運(yùn)算放大器，第一運(yùn)算放大器的正端接輸入信號(hào)，第一運(yùn)算放大器的負(fù)端連接第一運(yùn)算放大器的輸出，第一運(yùn)算放大器的輸出端連接采樣開關(guān)；所述采樣電容的一端接采樣開關(guān)的輸出，另一端接地。述采樣開關(guān)由一個(gè)PMOS管、一個(gè)NMOS管、一個(gè)反相器組成，所述PMOS管的漏極連接 NMOS管的源極并作為采樣開關(guān)管的一端，所述PMOS管的源極連接NMOS管的漏極并作為采樣開關(guān)的另一端，所述PMOS管的柵極和NMOS的柵極通過反向器連接，PMOS管或NMOS管的柵極連接所述的邏輯門。所述采樣開關(guān)的另外一種實(shí)現(xiàn)方式是由一個(gè)MOS管組成，所述MOS管的源極和漏極分別作為采樣開關(guān)的兩端，柵極連接所述的邏輯門。
3.如權(quán)利要求1所述峰值采樣保持電路，其特征在于所述補(bǔ)償電路由第二比較器、第一電流源、NMOS管鏡像電流、PMOS鏡像電流和開關(guān)NMOS管組成，所述第二比較器的正端接一基準(zhǔn)電壓，負(fù)端接輸入信號(hào)；當(dāng)輸入信號(hào)電壓大于基準(zhǔn)電壓時(shí)，第二比較器的輸出電壓為低電平，此時(shí)補(bǔ)償電路開始對(duì)充電電流進(jìn)行補(bǔ)償；當(dāng)輸入信號(hào)電壓小于基準(zhǔn)電壓時(shí)，第二比較器的輸出電壓為高電平，此時(shí)補(bǔ)償電路不對(duì)充電電流補(bǔ)償。
4.如權(quán)利要求1所述峰值采樣保持電路，其特征在于所述峰值保持電路包括保持開關(guān)、保持電容、峰值保持控制線，當(dāng)峰值保持控制線為有效控制電平，保持開關(guān)導(dǎo)通，保持電容進(jìn)行充電，直到充電到峰值采樣電路輸出的峰值電壓為止，從而使得峰值采樣電路輸出的峰值電壓轉(zhuǎn)移到峰值保持電路的輸出電壓；當(dāng)峰值保持控制線為無效控制電平，保持開關(guān)不導(dǎo)通，此時(shí)保持電容維持原來的電壓值；所述的保持電容一端連接保持開關(guān)，另一端接地。所述保持開關(guān)是由一個(gè)PMOS管、一個(gè)NMOS管、一個(gè)反相器組成，所述PMOS管的漏極連接NMOS管的源極(或漏極)并作為保持開關(guān)管的一端，所述PMOS管的源極連接NMOS管的漏極(或源極)并作為保持開關(guān)的另一端，所述PMOS管的柵極和NMOS的柵極通過反向器連接，PMOS管或NMOS管的柵極連接保持控制線。所述保持開關(guān)另外一種實(shí)現(xiàn)是由一個(gè)MOS管組成，所述MOS管的源極和漏極分別作為采樣開關(guān)的兩端，柵極連接所述保持控制線。
5.如權(quán)利要求1所述峰值采樣保持電路，其特征在于所述的峰值輸出緩沖電路為由第三運(yùn)算放大器構(gòu)成的跟隨器組成，所述的第三運(yùn)算放大器的正端連接峰值保持電路的輸出，第三運(yùn)算放大器的負(fù)端連接第三運(yùn)算放大器的輸出端，第三運(yùn)算放大器的輸出端為峰值采樣保持電路的輸出。
6.如權(quán)利要求1所述峰值采樣保持電路，其特征在于所述清零電路是由一個(gè)NMOS管和清零控制線組成，所述NMOS管的漏端接峰值采樣電路的輸出，NMOS管的源端接地，清零控制線控制NMOS管的柵極，當(dāng)清零控制線為有效控制電平時(shí)，NMOS管對(duì)地導(dǎo)通，使得采樣電容的上一周期峰值采樣的電壓進(jìn)行放電；當(dāng)清零控制線為無效控制電平時(shí)，NMOS管不導(dǎo)通，采樣電容上的電壓維持上一周期的峰值采樣的電壓。
7.開關(guān)電源，其特征在于包括變壓器和整流、兩個(gè)分壓電阻、濾波電容、峰值采樣保持電路所述變壓器為開關(guān)電源的主變壓器，在變壓器的副邊產(chǎn)生出與匝數(shù)比成比例的電壓；所述兩個(gè)電阻是分壓作用，通過這兩電阻的分壓可以降低輸入到峰值采樣保持電路的電壓，便于芯片對(duì)這一電壓進(jìn)行處理；所述電容是對(duì)通過整流分壓后的電壓進(jìn)行濾波，電容的一端接地，另一端接分壓出來的節(jié)點(diǎn)上，得到電壓進(jìn)入峰值采樣保持電路進(jìn)行處理，當(dāng)濾波電容容值很大時(shí)，峰值采樣保持電路的輸入電壓是直流電壓；當(dāng)濾波電容容值很小時(shí)，峰值采樣保持電路的輸入電壓是交流電壓。所述的峰值采樣保持電路對(duì)濾波電壓進(jìn)行峰值采樣保持。
專利摘要本實(shí)用新型公開了峰值采樣保持電路及其開關(guān)電源。峰值采樣保持電路包括峰值采樣電路、補(bǔ)償電路、峰值保持電路、峰值輸出緩沖電路和清零電路所述峰值采樣電路采樣輸入信號(hào)的各個(gè)時(shí)間點(diǎn)的峰值電壓；所述補(bǔ)償電路是對(duì)所述峰值采樣電路的采樣電容進(jìn)行充電電流補(bǔ)償，使得峰值采樣電路的速度會(huì)加快；所述峰值保持電路對(duì)峰值采樣輸出電路輸出的電壓進(jìn)行保持；所述峰值輸出緩沖電路增強(qiáng)所述峰值保持電路的輸出負(fù)載驅(qū)動(dòng)能力；所述清零電路在峰值保持電路輸出電壓后，將峰值采樣電路輸出的上一周期峰值電壓及時(shí)進(jìn)行清零，以便下一周期進(jìn)行峰值采樣。利用本實(shí)用新型可以較好較快地再現(xiàn)輸入信號(hào)的峰值，并可將峰值采樣保持電路應(yīng)用到開關(guān)電源系統(tǒng)上。
文檔編號(hào)H03K19/0185GK202340216SQ201120485149
公開日2012年7月18日 申請(qǐng)日期2011年11月25日 優(yōu)先權(quán)日2011年11月25日
發(fā)明者沈?qū)O園, 王文建, 齊盛 申請(qǐng)人:浙江商業(yè)職業(yè)技術(shù)學(xué)院