專利名稱：一種電流復(fù)用二分頻電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及分頻技術(shù)，尤其涉及一種電流復(fù)用二分頻電路。
背景技術(shù)：
二分頻電路的主要作用是為輸入差分信號產(chǎn)生正交輸出信號，其輸入信號頻率是輸出信號頻率的2倍，并且輸出可產(chǎn)生四路相位分別為0°、90°、180°和270°的信號；此外，二分頻電路也可以僅僅用于降低輸入信號的頻率，以降低后級分頻電路的工作速度，它是鎖相環(huán)中的重要模塊。二分頻電路有多種實現(xiàn)方式，可以采用靜態(tài)CMOS邏輯電路、真單相鐘控邏輯電路及源耦合邏輯電路實現(xiàn)。靜態(tài)CMOS邏輯電路、真單相鐘控邏輯電路的輸出均為單端信號，因此用這兩種邏輯電路實現(xiàn)的二分頻電路不能產(chǎn)生四個相位依次相差90°的輸出信號。此外，靜態(tài)CMOS邏輯電路、真單相鐘控邏輯電路的工作速度比源耦合邏輯電路要低很多，因此在需要高速二分頻電路或者要求輸出四相正交信號的情況下，源耦合邏輯電路實現(xiàn)的二分頻電路得到廣泛使用，如附圖1所示。由于二分頻電路工作在鎖相環(huán)中的最高速度，通常消耗的功耗在鎖相環(huán)中占有很大比重，因此降低二分頻電路的功耗意義重大。

實用新型內(nèi)容發(fā)明目的為了克服現(xiàn)有技術(shù)中存在的不足，本實用新型提供一種低功耗的電流復(fù)用二分頻電路。技術(shù)方案為實現(xiàn)上述目的，本實用新型采用的技術(shù)方案為一種電流復(fù)用二分頻電路，包括主鎖存器、從鎖存器、和偏置電路，所述主鎖存器和從鎖存器接在偏置電路上，且從鎖存器層疊在主鎖存器上，流過主鎖存器的電流可以被從鎖存器重復(fù)利用，達到減低二分頻電路功耗的目的。所述主鎖存器包括匪OS管匪1、匪OS管匪2、匪OS管匪3、匪OS管匪4、匪OS管匪5和NMOS管NM6，負載電阻RM1和負載電阻冊2，自偏置電阻隊和自偏置電阻&，交流耦合電容C1、交流耦合電容C2、交流耦合電容Ca和交流耦合電容C。2，用于隔離外加偏置電壓Vb1和分頻輸入信號(elk, clkn)的電阻Rb1和電阻Rb2。從鎖存器與主鎖存器結(jié)構(gòu)類似，從鎖存器包括NMOS管NS1、NMOS管NS2、NMOS管NS3、NMOS管NS4、NMOS管NS5和NMOS管NS6，負載電阻RS1和負載電阻RS2,自偏置電阻民和自偏置電阻R4,交流耦合電容C3、交流耦合電容C4、交流耦合電容Cc3和交流耦合電容Cc4，用于隔離外加偏置電壓補2和分頻輸入信號(elk，clkn)的電阻Rb3和電阻Rb4。偏置電路包括為主鎖存器和從鎖存器提供偏置電流的電流源IC、濾除電壓波動的旁路電容Cgnd、外加偏置電壓Vb1、外加偏置電壓VlD2和分頻輸入信號(elk，clkn)。交流耦合電容Ca的第一輸入端接分頻輸入信號的負端(clkn)，交流耦合電容Ca的第二輸入端分別與電阻Rb1的第一輸入端、NMOS管匪1的柵極相連接，電阻Rb1的第二輸入端接外加偏置電壓Vb1, NMOS管匪1的源極分別與電流源IC的第一輸入端、NMOS管匪2的源極相連接，電流源IC的第二輸入端接地，NMOS管匪1的漏極分別與NMOS管匪3的源極、NMOS管NM4的源極相連接，NMOS管匪3的柵極分別與交流耦合電容C1的第一輸入端、自偏置電阻隊的第一輸入端相連接，NMOS管匪3的漏極分別與自偏置電阻隊的第二輸入端、負載電阻RM1的第一輸入端、NMOS管匪5的漏極、NMOS管NM6的柵極相連接，并輸出第一負分頻輸出信號(IN)，NM0S管NM4的柵極分別與交流耦合電容C2的第一輸入端、自偏置電阻&的第一輸入端相連接，NMOS管NM4的漏極分別與自偏置電阻&的第二輸入端、負載電阻RM2的第一輸入端、NMOS管NM6的漏極、NMOS管匪5的柵極相連接，并輸出第一正分頻輸出信號(I)，匪OS管匪2的漏極分別與匪OS管匪5的源極、匪OS管匪6的源極相連接，交流耦合電容C。2的第一輸入端接分頻輸入信號的正端(elk)，交流耦合電容C。2的第二輸入端分別與電阻Rb2的第一輸入端、NMOS管匪2的柵極相連接，電阻Rb2的第二輸入端接外加偏置電壓Vb1，負載電阻RM1的第二輸入端分別與負載電阻RM2的第二輸入端、旁路電容Cgnd的第一輸入端、NMOS管NSl的源極、NMOS管NS2的源極相連接，旁路電容Cgnd的第二輸入端接地。交流耦合電容Cra的第一輸入端接分頻輸入信號的正端(Clk)，交流耦合電容Cra的第二輸入端分別與電阻Rb3的第一輸入端、NMOS管NSl的柵極相連接，電阻Rb3的第二輸入端接外加偏置電壓vb2，NMOS管NSl的漏極分別與NMOS管NS3的源極、NMOS管NS4的源極相連接，NMOS管NS3的柵極分別與交流耦合電容C3的第一輸入端、自偏置電阻民的第一輸入端相連接，NMOS管NS3的漏極分別與自偏置電阻民的第二輸入端、負載電阻RS1的第一輸入端、NMOS管NS6的漏極、NMOS管NS5的柵極相連接，并輸出第二正分頻輸出信號(Q)，NMOS管NS4的柵極分別與交流耦合電容C4的第一輸入端、自偏置電阻R4的第一輸入端相連接，NMOS管NS4的漏極分別與自偏置電阻R4的第二輸入端、負載電阻RS2的第一輸入端、NMOS管NS5的漏極、NMOS管NS6的柵極相連接，并輸出第二負分頻輸出信號(QN)，NMOS管NS2的漏極分別與NMOS管NS5的源極、NMOS管NS6的源極相連接，交流耦合電容C。4的第一輸入端接分頻輸入信號的負端(clkn)，交流耦合電容C。4的第二輸入端分別與電阻Rb4的第一輸入端、NMOS管NS2的柵極相連接，電阻Rb4的第二輸入端接外加偏置電壓vb2，負載電阻RS1的第二輸入端分別與負載電阻的第二輸入端、電源vdd相連接；交流耦合電容C1的第二輸入端接第二負分頻輸出信號(QN)，交流耦合電容C2的第二輸入端接第二正分頻輸出信號⑴)，交流耦合電容C3的第二輸入端接第一負分頻輸出信號(IN)，交流耦合電容C4的第二輸入端接第一正分頻輸出信號(I)。所述NMOS管即為N型金屬氧化物半導(dǎo)體場效應(yīng)管。有益效果本實用新型提供的電流復(fù)用二分頻電路，其從鎖存器層疊在主鎖存器上，使得流過主鎖存器的電流可以被從鎖存器重復(fù)利用，達到了降低二分頻電路功耗的目的，具有具有結(jié)構(gòu)簡單、設(shè)計難度低、實用性強等優(yōu)點。

圖1為傳統(tǒng)二分頻電路圖；圖2為本實用新型二分頻電路圖；圖3為本實用新型二分頻電路工作在5GHz時的輸入和輸出信號波形圖。
具體實施方式

以下結(jié)合附圖對本實用新型作更進一步的說明。如圖2所示為一種電流復(fù)用二分頻電路，包括主鎖存器、從鎖存器、和偏置電路，所述主鎖存器和從鎖存器接在偏置電路上，且從鎖存器層疊在主鎖存器上，流過主鎖存器的電流可以被從鎖存器重復(fù)利用，達到減低二分頻電路功耗的目的。所述主鎖存器包括匪OS管匪1、匪OS管匪2、匪OS管匪3、匪OS管匪4、匪OS管匪5和NMOS管NM6，負載電阻RM1和負載電阻冊2，自偏置電阻隊和自偏置電阻&，交流耦合電容C1、交流耦合電容C2、交流耦合電容Ca和交流耦合電容C。2，用于隔離外加偏置電壓Vb1和分頻輸入信號(elk, clkn)的電阻Rb1和電阻Rb2。從鎖存器與主鎖存器結(jié)構(gòu)類似，從鎖存器包括NMOS管NS1、NMOS管NS2、NMOS管NS3、NMOS管NS4、NMOS管NS5和NMOS管NS6，負載電阻RS1和負載電阻RS2,自偏置電阻民和自偏置電阻R4,交流耦合電容C3、交流耦合電容C4、交流耦合電容Cc3和交流耦合電容Cc4，用于隔離外加偏置電壓補2和分頻輸入信號(elk，clkn)的電阻Rb3和電阻Rb4。偏置電路包括為主鎖存器和從鎖存器提供偏置電流的電流源IC、濾除電壓波動的旁路電容Cgnd、外加偏置電壓Vb1、外加偏置電壓VlD2和分頻輸入信號(elk，clkn)。交流耦合電容Ca的第一輸入端接分頻輸入信號的負端(clkn)，交流耦合電容Ca的第二輸入端分別與電阻Rb1的第一輸入端、NMOS管匪1的柵極相連接，電阻Rb1的第二輸入端接外加偏置電壓Vb1, NMOS管匪1的源極分別與電流源IC的第一輸入端、NMOS管匪2的源極相連接，電流源IC的第二輸入端接地，NMOS管匪1的漏極分別與NMOS管匪3的源極、NMOS管NM4的源極相連接，NMOS管匪3的柵極分別與交流耦合電容C1的第一輸入端、自偏置電阻隊的第一輸入端相連接，NMOS管匪3的漏極分別與自偏置電阻隊的第二輸入端、負載電阻RM1的第一輸入端、NMOS管匪5的漏極、NMOS管NM6的柵極相連接，并輸出第一負分頻輸出信號(IN)，NM0S管NM4的柵極分別與交流耦合電容C2的第一輸入端、自偏置電阻&的第一輸入端相連接，NMOS管NM4的漏極分別與自偏置電阻&的第二輸入端、負載電阻RM2的第一輸入端、NMOS管NM6的漏極、NMOS管匪5的柵極相連接，并輸出第一正分頻輸出信號(I)，匪OS管匪2的漏極分別與匪OS管匪5的源極、匪OS管匪6的源極相連接，交流耦合電容C。2的第一輸入端接分頻輸入信號的正端(elk)，交流耦合電容C。2的第二輸入端分別與電阻Rb2的第一輸入端、NMOS管匪2的柵極相連接，電阻Rb2的第二輸入端接外加偏置電壓Vb1，負載電阻RM1的第二輸入端分別與負載電阻RM2的第二輸入端、旁路電容Cgnd的第一輸入端、NMOS管NSl的源極、NMOS管NS2的源極相連接，旁路電容Cgnd的第二輸入端接地。交流耦合電容Cra的第一輸入端接分頻輸入信號的正端(elk)，交流耦合電容Cra的第二輸入端分別與電阻Rb3的第一輸入端、NMOS管NSl的柵極相連接，電阻Rb3的第二輸入端接外加偏置電壓vb2，NMOS管NSl的漏極分別與NMOS管NS3的源極、NMOS管NS4的源極相連接，NMOS管NS3的柵極分別與交流耦合電容C3的第一輸入端、自偏置電阻民的第一輸入端相連接，NMOS管NS3的漏極分別與自偏置電阻民的第二輸入端、負載電阻RS1的第一輸入端、NMOS管NS6的漏極、NMOS管NS5的柵極相連接，并輸出第二正分頻輸出信號(Q)，NMOS管NS4的柵極分別與交流耦合電容C4的第一輸入端、自偏置電阻R4的第一輸入端相連接，NMOS管NS4的漏極分別與自偏置電阻R4的第二輸入端、負載電阻RS2的第一輸入端、NMOS管NS5的漏極、NMOS管NS6的柵極相連接，并輸出第二負分頻輸出信號(QN)，NMOS管NS2的漏極分別與NMOS管NS5的源極、NMOS管NS6的源極相連接，交流耦合電容C。4的第一輸入端接分頻輸入信號的負端(clkn)，交流耦合電容C。4的第二輸入端分別與電阻Rb4的第一輸入端、NMOS管NS2的柵極相連接，電阻Rb4的第二輸入端接外加偏置電壓vb2，負載電阻RS1的第二輸入端分別與負載電阻的第二輸入端、電源vdd相連接；交流耦合電容C1的第二輸入端接第二負分頻輸出信號(QN)，交流耦合電容C2的第二輸入端接第二正分頻輸出信號⑴)，交流耦合電容C3的第二輸入端接第一負分頻輸出信號(IN)，交流耦合電容C4的第二輸入端接第一正分頻輸出信號(I)。如圖3所示，本實用新型電流復(fù)用二分頻電路能夠正確實現(xiàn)二分頻功能，并且產(chǎn)生四路相位輸出信號(I，Q，IN, QN)，由于流過主鎖存器的電流被從鎖存器重復(fù)利用，其消耗電流是傳統(tǒng)二分頻電路的一半，可見所實用新型的二分頻電路極大的降低了功耗。以上所述僅是本實用新型的優(yōu)選實施方式，應(yīng)當指出對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實用新型原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應(yīng)視為本實用新型的保護范圍。
權(quán)利要求1.一種電流復(fù)用二分頻電路，其特征在于該電路包括主鎖存器、重復(fù)利用流過主鎖存器上的電流的從鎖存器、和偏置電路，所述主鎖存器和從鎖存器接在偏置電路上，且從鎖存器層疊在主鎖存器上。
2.根據(jù)權(quán)利要求1所述的電流復(fù)用二分頻電路，其特征在于所述主鎖存器包括匪OS管匪1、匪OS管NM2、NM0S管NM3、NM0S管NM4、NM0S管匪5和NMOS管NM6，負載電阻RM1和負載電阻RM2,自偏置電阻R1和自偏置電阻R2,交流耦合電容C1、交流耦合電容C2、交流耦合電容Ca和交流耦合電容C。2，用于隔離外加偏置電壓Vb1和分頻輸入信號(elk, clkn)的電阻Rb1和電阻Rb2 ；從鎖存器包括匪OS管NS1、NMOS管NS2、NM0S管NS3、NM0S管NS4、NM0S管NS5和匪OS管NS6，負載電阻RS1和負載電阻RS2,自偏置電阻R3和自偏置電阻R4,交流耦合電容C3、交流耦合電容C4、交流耦合電容Cra和交流耦合電容C。4，用于隔離外加偏置電壓補2和分頻輸入信號(elk, clkn)的電阻Rb3和電阻Rb4 ；偏置電路包括為主鎖存器和從鎖存器提供偏置電流的電流源IC、濾除電壓波動的旁路電容Cgnd、外加偏置電壓Vb1、外加偏置電壓補2和分頻輸入信號(elk，clkn)；交流耦合電容Ca的第一輸入端接分頻輸入信號的負端(clkn)，交流耦合電容Ca的第二輸入端分別與電阻Rb1的第一輸入端、NMOS管匪1的柵極相連接，電阻Rb1的第二輸入端接外加偏置電壓Vb1, NMOS管匪1的源極分別與電流源IC的第一輸入端、NMOS管匪2的源極相連接，電流源IC的第二輸入端接地，NMOS管匪1的漏極分別與NMOS管匪3的源極、NMOS管NM4的源極相連接，NMOS管匪3的柵極分別與交流耦合電容C1的第一輸入端、自偏置電阻隊的第一輸入端相連接，NMOS管匪3的漏極分別與自偏置電阻隊的第二輸入端、負載電阻RM1的第一輸入端、NMOS管匪5的漏極、NMOS管NM6的柵極相連接，并輸出第一負分頻輸出信號(IN)，NM0S管NM4的柵極分別與交流耦合電容C2的第一輸入端、自偏置電阻&的第一輸入端相連接，NMOS管NM4的漏極分別與自偏置電阻&的第二輸入端、負載電阻RM2的第一輸入端、NMOS管NM6的漏極、NMOS管匪5的柵極相連接，并輸出第一正分頻輸出信號⑴，NMOS管匪2的漏極分別與NMOS管匪5的源極、NMOS管NM6的源極相連接，交流耦合電容C。2的第一輸入端接分頻輸入信號的正端(elk)，交流耦合電容C。2的第二輸入端分別與電阻Rb2的第一輸入端、NMOS管匪2的柵極相連接，電阻Rb2的第二輸入端接外加偏置電壓Vb1,負載電阻RM1的第二輸入端分別與負載電阻RM2的第二輸入端、旁路電容Cgnd的第一輸入端、NMOS管NSl的源極、NMOS管NS2的源極相連接，旁路電容Cgnd的第二輸入端接地；交流耦合電容C。3的第一輸入端接分頻輸入信號的正端(elk)，交流耦合電容C。3的第二輸入端分別與電阻Rb3的第一輸入端、NMOS管NSl的柵極相連接，電阻Rb3的第二輸入端接外加偏置電壓vb2，NMOS管NSl的漏極分別與NMOS管NS3的源極、NMOS管NS4的源極相連接，NMOS管NS3的柵極分別與交流耦合電容C3的第一輸入端、自偏置電阻R3的第一輸入端相連接，NMOS管NS3的漏極分別與自偏置電阻民的第二輸入端、負載電阻RS1的第一輸入端、NMOS管NS6的漏極、NMOS管NS5的柵極相連接，并輸出第二正分頻輸出信號(Q)，NMOS管NS4的柵極分別與交流耦合電容C4的第一輸入端、自偏置電阻R4的第一輸入端相連接，NMOS管NS4的漏極分別與自偏置電阻R4的第二輸入端、負載電阻的第一輸入端、NMOS管NS5的漏極、NMOS管NS6的柵極相連接，并輸出第二負分頻輸出信號(QN)，NMOS管NS2的漏極分別與NMOS管NS5的源極、NMOS管NS6的源極相連接，交流耦合電容C。4的第一輸2入端接分頻輸入信號的負端(clkn)，交流耦合電容C。4的第二輸入端分別與電阻Rb4的第一輸入端、NMOS管NS2的柵極相連接，電阻Rb4的第二輸入端接外加偏置電壓vb2，負載電阻RS1的第二輸入端分別與負載電阻的第二輸入端、電源vdd相連接；交流耦合電容C1的第二輸入端接第二負分頻輸出信號(QN)，交流耦合電容C2的第二輸入端接第二正分頻輸出信號⑴)，交流耦合電容C3的第二輸入端接第一負分頻輸出信號(IN)，交流耦合電容C4的第二輸入端接第一正分頻輸出信號(I)。
專利摘要本實用新型公開了一種電流復(fù)用二分頻電路，包括主鎖存器、重復(fù)利用流過主鎖存器上的電流的從鎖存器、和偏置電路，所述主鎖存器和從鎖存器接在偏置電路上，且從鎖存器層疊在主鎖存器上。本實用新型提供的電流復(fù)用二分頻電路，其從鎖存器層疊在主鎖存器上，使得流過主鎖存器的電流可以被從鎖存器重復(fù)利用，達到了降低二分頻電路功耗的目的，具有結(jié)構(gòu)簡單、設(shè)計難度低、實用性強等優(yōu)點。
文檔編號H03L7/18GK202168066SQ201120287298
公開日2012年3月14日 申請日期2011年8月9日 優(yōu)先權(quán)日2011年8月9日
發(fā)明者吉新村, 吳建輝, 張萌, 朱賈峰, 李紅, 王子軒, 陳超, 黃福青 申請人:東南大學(xué)